JPS6057794B2 - Display control method for remote monitoring and control equipment - Google Patents

Display control method for remote monitoring and control equipment

Info

Publication number
JPS6057794B2
JPS6057794B2 JP7213078A JP7213078A JPS6057794B2 JP S6057794 B2 JPS6057794 B2 JP S6057794B2 JP 7213078 A JP7213078 A JP 7213078A JP 7213078 A JP7213078 A JP 7213078A JP S6057794 B2 JPS6057794 B2 JP S6057794B2
Authority
JP
Japan
Prior art keywords
display
processing
mode
counter
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7213078A
Other languages
Japanese (ja)
Other versions
JPS54163287A (en
Inventor
欣四郎 大西
正弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7213078A priority Critical patent/JPS6057794B2/en
Publication of JPS54163287A publication Critical patent/JPS54163287A/en
Publication of JPS6057794B2 publication Critical patent/JPS6057794B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 本発明は複数のプログラマブルプロセッサで監視盤の
表示ランプを表示制御する遠方監視制御装置の表示制御
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display control system for a remote monitoring and control device that controls the display of display lamps on a monitoring panel using a plurality of programmable processors.

遠方監視制御装置は、その処理機能のソフトウェア化
によつてハードウェアを小型、標準化する目的から電子
計算機化されてきている。
Remote monitoring and control devices have been computerized for the purpose of downsizing and standardizing the hardware by converting its processing functions into software.

更に近年のマイクロプロセッサの普及に伴いこれが導入
されつつある。しかし、大規模な遠方監視システムでは
マイクロプロセッサ1台だけでは必らずしも十分な処理
能力を得られず、この場合にはトータル処理能力を増大
化する為に複合マイクロプロセッサ構成がとられる。
第1図は、この様な複合マイクロプロセッサ構成をとつ
た遠方監視制御装置の親局装置を示している。
Furthermore, with the spread of microprocessors in recent years, they are being introduced. However, in a large-scale remote monitoring system, a single microprocessor does not necessarily provide sufficient processing power, and in this case, a multiple microprocessor configuration is used to increase the total processing power.
FIG. 1 shows a master station device of a remote monitoring and control device having such a complex microprocessor configuration.

以下、この図における各部の機能の概略を説明し、従来
の問題点を明らかにする。 第1図において、図示しな
い子局側から表示データが伝送回線4を介して伝送され
てくる。
Hereinafter, the functions of each part in this diagram will be briefly explained and the problems of the conventional system will be clarified. In FIG. 1, display data is transmitted via a transmission line 4 from a slave station (not shown).

一般に伝送方式としてはサイクリツク方式が多く用いら
れており、同期ワードと多数の表示ワードで構成された
伝送フレームがサイクリツクに伝送されてくる。 処理
装置(プロセッサ)11〜1Nは同期ワードの検出、表
示ワードの誤り検定を行い、正しく受信した表示ワード
を共通バス40を介して処理装置31〜3Nへ転送する
Generally, a cyclic method is often used as a transmission method, and a transmission frame consisting of a synchronization word and a large number of display words is transmitted cyclically. The processing devices (processors) 11 to 1N detect synchronization words, check the display words for errors, and transfer correctly received display words to the processing devices 31 to 3N via the common bus 40.

処理装置31〜3Nは受取つた表示データを記憶して
おき、その内容に応じて監視盤3の表示ランプヘ表示出
力を行うが、これらのデータ受領処理および表示制御処
理については後で詳述する。
The processing devices 31 to 3N store the received display data and output the display data to the display lamps of the monitoring panel 3 according to the contents thereof, and the data reception process and display control process will be described in detail later.

以上は監視機能であるが、一方、制御機能は次の様に
なされる。運転員が制御卓2を操作したときこの制御信
号が処理装置21に入力されて解読され、処理装置21
から共通バス40を介して処理装置11〜1Nのいずれ
か1つに転送され、伝送回線4を介して当該子局へ伝送
される。 ここに、処理装置11〜1N、21、31〜
3Nはいずれもマイクロプロセッサで構成されており、
このうちの処理装置31〜3Nf)N台の処理装置でも
つて、全子局から伝送されてくる表示データの総数をN
分割した各一部分の表示データを分担して表示制御を行
つている。
The above is a monitoring function, but on the other hand, a control function is performed as follows. When the operator operates the control console 2, this control signal is input to the processing device 21, decoded, and processed by the processing device 21.
The data is transferred via the common bus 40 to any one of the processing devices 11 to 1N, and then transmitted via the transmission line 4 to the corresponding slave station. Here, processing devices 11 to 1N, 21, 31 to
All 3Ns are composed of microprocessors,
Of these processing devices 31 to 3Nf) Even if there are N processing devices, the total number of display data transmitted from all slave stations is N
Display control is performed by sharing the display data of each divided portion.

第2図は表示制御を行うこれらの処理装置の構成を示し
たもので、内部バスBUSを介して、プログラムに従つ
て命令を実行していく処理回路BPUlプログラムなど
を格納している読み出し専用の記憶回路ROM、データ
を格納しておく読み書き可能な記憶回路RAMl一定周
期の割込信号を発生するタイマTMRl共通バス40に
対するデータの入出力回路1N/0頂゛、および信号線
6Nに対するデータの出力回路0UTが相互接続されて
いる。
Figure 2 shows the configuration of these processing devices that perform display control, and includes a read-only processing circuit that stores programs such as BPU1, which executes instructions according to the program via the internal bus BUS. Memory circuit ROM, readable/writable memory circuit RAM that stores data; timer TMR that generates interrupt signals with a constant cycle; data input/output circuit 1N/0 for the common bus 40; and data output for the signal line 6N. Circuits 0UT are interconnected.

以下、従来の処理方式について詳細に説明する。The conventional processing method will be explained in detail below.

第3図は記憶回路ROMおよびRAMの記憶内容を示し
たものである。
FIG. 3 shows the contents of the memory circuits ROM and RAM.

記憶回路ROMにはデータ受領処理プログラム、表示制
御プログラムなどのプログラム、および表示データを監
視盤へ表示出力する場合の表示形式を規定したパラメー
タなどが格納されており、記憶回路RAMには表示デー
タを格納する表示メモリ、表示データに状態変化(以下
状変と略す)があつたときこの状変情報を格納する状変
メモI八表示データを監視盤にフリッカ出力する為の表
示モードを記憶するモードカウンタなどが設けられてい
る。まず、データ受領処理から説明する。
The memory circuit ROM stores programs such as a data reception processing program and display control program, as well as parameters that define the display format when display data is output to the monitoring panel, and the memory circuit RAM stores display data. Display memory to store, status change memo I to store status change information when there is a status change (hereinafter abbreviated as status change) in display data; mode to store display mode for flickering display data to the monitoring panel. There are counters etc. First, the data reception process will be explained.

第4図はデータ受領処理プログラムの処理フローである
。このプログラムは第1図の処理装置11〜1Nのいず
れかから表示データが転送されてくる毎に開始する。ま
ず処理ステップ110ではいま受取つた新データと、表
示メモリ内の該当ワード位置に格納されていた旧データ
との不一致論理をとつζて状変のあつたビットを検出す
る。次の処理ステップ120ではいま検出した状変ビッ
トと、状変メモリ内の該当ワード位置の内容との論理和
をとつて新たに検出した状変ビットを上乗せする。しか
る後、処理ステップ130で新データを表示メ・モリの
該当ワード位置に格納する。次に表示制御処理について
説明する。
FIG. 4 is a processing flow of the data reception processing program. This program is started every time display data is transferred from any of the processing devices 11 to 1N shown in FIG. First, in processing step 110, a bit whose state has changed is detected by checking the mismatch logic between the new data just received and the old data stored in the corresponding word position in the display memory. In the next processing step 120, the status change bit just detected is ORed with the content of the corresponding word position in the status change memory, and the newly detected status change bit is added. Thereafter, process step 130 stores the new data in the appropriate word location in display memory. Next, display control processing will be explained.

この処理に藺連して、記憶回路RAM内のモードカウン
タが使用される。例えば250wLS毎にモードカウン
タの内容を点灯モードと消灯モードに切換え、この表示
モードに従つて250m.sの周期で表示ランプの点灯
と消灯を繰り返えしてフリッカさせる場合、モードカウ
ンタとして2進のカウンタが使用される。以下、表示制
御の処理内容について、第5図の処理フローと第6図の
動作タイムチャートを用いて具体的に説明する。
In connection with this process, a mode counter in the memory circuit RAM is used. For example, the contents of the mode counter are switched between a lighting mode and a lighting off mode every 250wLS, and the display mode is changed for 250m. When a display lamp is repeatedly turned on and off at a cycle of s to cause flickering, a binary counter is used as a mode counter. The contents of display control processing will be specifically explained below using the processing flow shown in FIG. 5 and the operation time chart shown in FIG. 6.

第6図の時刻T1において、第2図のタイマ)゛■Rか
ら処理回路BPUに割込信号が入力すると、第5図の処
理が開始される。
At time T1 in FIG. 6, when an interrupt signal is input to the processing circuit BPU from the timer )'R in FIG. 2, the processing in FIG. 5 is started.

まず処理ステップ210では表示モードカウンタの内容
を1歩進する。
First, in processing step 210, the contents of the display mode counter are incremented by one step.

このカウンタは前に述べた様に2進カウンタであるから
、2回歩進される.毎に1回転して“0゛になるが、こ
の例では時刻T1が丁度この時に当たつており、表示モ
ードは点灯モード鳩になる。引続いて、処理ステップ2
20〜250において1ワード分の表示制御を実行する
As mentioned earlier, this counter is a binary counter, so it is incremented twice. In this example, time T1 is exactly at this time, and the display mode becomes the lighting mode pigeon.Subsequently, processing step 2
20 to 250, display control for one word is executed.

即ち、処理−ステップ220では表示メモリから第1番
目の表示ワードを取出し、以下のステップでこの表示デ
ータを表示ランプへの出力データに加工していく。ここ
に、遠方監視制御装置における表示方式について述べる
と、批制御対象機器の状態が「切」から「入」に変化し
た時のみ該機器に対応している表示ランプをフリッカさ
せる方式(これをA方式と呼ぶ)や、機器の状態が「入
上「切」のいずれにでも変化した時にはフリッカさせる
方式にれをB方式と呼ぶ)などの種々の表示方式がある
。これらの表示方式に従つて表示データを加工する方法
についてはすでに特願昭50−9314gs特願昭50
−102155に述べられており、ここでは簡単な説明
に留める。第5図に戻つて、次の処理ステップ230で
はモードカウンタの内容を調らべて、いまの場合この内
容は“0゛であり点灯モードであるから左方のバスに分
岐する。
That is, in process step 220, the first display word is retrieved from the display memory, and in the following steps, this display data is processed into output data to the display lamp. Here, we will discuss the display method in remote monitoring and control equipment.The method is to flicker the display lamp corresponding to the controlled device only when the state of the device to be controlled changes from "off" to "on" (this is called A). There are various display methods, such as a method that flickers when the status of the device changes to either "input" or "off" (this method is called "method B"). The method of processing display data according to these display methods has already been disclosed in Japanese Patent Application No. 1983-9314gs.
-102155, and a brief explanation will be given here. Returning to FIG. 5, in the next processing step 230, the content of the mode counter is checked, and in this case, the content is "0", indicating the lighting mode, so branching is made to the left bus.

次の処理ステップ241Aでは表示メモリから取出して
おいた前記表示データのうちA方式のポジションに対し
ては変更を加えないで次のステップに進む。次の処理ス
テップ241Bでは、第3図の表示方式テーブルと状変
メモリのうち各第1番目のワードの論理積をとつてこの
結果を前記表示データに論理和することにより、B方式
でかつ状変有りのポジションの表示デ―夕を64199
にする。以下、第5図では省略しているが、表示方式の
分だけ当該ポジションの表示データが加工されていく。
In the next processing step 241A, the process proceeds to the next step without making any changes to the position of method A among the display data taken out from the display memory. In the next processing step 241B, the display method table shown in FIG. Display date of position with change is 64199
Make it. Hereinafter, although not shown in FIG. 5, the display data of the position is processed according to the display method.

しかる後、次の処理ステップ250では加工し終つた表
示データを第1図の信号線6を介して監視盤3の表示ラ
ンプに出力する。この結果、フリッカさせるべきポジシ
ョンの表示ランプは点灯され、フリッカさせないポジシ
ョンの表示ランプは表示データの状態がそのまま表示さ
れる。以上で第1番目のワードの処理が完了し、次の処
理ステップ260では、引続いて第2番目以降のワード
についても同様の処理を施すべく処理ステップ220へ
戻り、自己が分担している全ワードの処理が完了した時
には一連の処理を終了する。一定時間経過後の時刻T2
においてタイマTMRから割込信号が入力したとき、次
回の処理が開始される。
Thereafter, in the next processing step 250, the processed display data is output to the display lamp of the monitoring panel 3 via the signal line 6 in FIG. As a result, the display lamps in the positions where flickering is to be caused are lit, and the display lamps in positions where flickering is not to be caused continue to display the state of the display data. The processing of the first word is thus completed, and in the next processing step 260, the process returns to processing step 220 to perform the same processing on the second and subsequent words. When the word processing is completed, the series of processing ends. Time T2 after a certain period of time has elapsed
When an interrupt signal is input from timer TMR, the next process is started.

即ち、処理ステップ210ではモードカウンタの内容を
1歩進してその内容は“゜0゛から゜“1゛になつて、
表示モードは点灯モードM。から消灯モードM1に変わ
る。この結果、今回は処理ステップ230から右方のバ
スに分岐して、処理ステップ242において消灯モード
に対応した表示データの加工をする以外は前回と同様に
、第1番目のワードから順番に表示ランプにデータを出
力して、フリッカさせるべきポジションの表示ランプを
消灯していく。更に一定時間経過後の時亥11T3にお
いては、モードカウンタは1歩進されて゜“1゛から゜
“0゛に戻る。
That is, in processing step 210, the content of the mode counter is incremented by one step, and the content changes from "゜0゛" to "゜"1゛.
The display mode is lighting mode M. to turn off mode M1. As a result, this time, the process branches to the right bus from processing step 230, and the display lamps are processed in order from the first word in the same way as last time, except that the display data corresponding to the lights-out mode is processed in processing step 242. Outputs data to and turns off the display lamps at the positions where flickering should occur. Further, at time 11T3 after a certain period of time has elapsed, the mode counter is incremented by one step and returns from ゜"1゛ to ゜"0゛.

即ち時刻T1と同じ状態に戻つた訳であ.り、これ以降
はこれまで述べてきたのと同じ動作が繰返えされていく
。この結果、フリッカさせるべきポジションの表示ラン
プは時刻T1で点灯され、時刻T2で消灯され以下同じ
周期で点灯されまたは消灯されてフリッカする。
In other words, it returned to the same state as at time T1. From then on, the same operations as described above are repeated. As a result, the display lamp at the position to be flickered is turned on at time T1, turned off at time T2, and thereafter turned on and off at the same cycle to cause flickering.

尚このフリッカを停止させるには運転員が制御卓2に設
けられたフリッカ停止スイッチを操作することにより、
フリッカ停止指令が処理装置21から共通バス40を介
して処理装置31〜3Nに転送され、処理装置31〜3
Nが各々自′己の状変メモリの内容を全てクリアするこ
とによつてなされるが、これについては本発明と直接関
係しな発明の詳細な説明は省略する。以上は処理装置3
1について説明したが、この様な処理装置を単に寄せ集
めただけでは、各々の処理装置が独自のタイミングで表
示制御を行う為、異なる処理装置から制御される表示ラ
ンプ間のフリッカ位相もまたランダムにずれてしまう。
In order to stop this flicker, the operator operates a flicker stop switch provided on the control console 2.
The flicker stop command is transferred from the processing device 21 to the processing devices 31 to 3N via the common bus 40, and
This is done by clearing all the contents of the state change memory of each N, but a detailed explanation of this invention, which is not directly related to the present invention, will be omitted. The above is processing device 3
As explained in 1, if such processing devices are simply brought together, each processing device will perform display control at its own timing, so the flicker phase between display lamps controlled by different processing devices will also be random. It shifts.

第6図は各処理装置のタイマ間でその位相がずれており
、処理装置内部の状態(モードカウンタの内容)もまた
処理装置間でずれている為に、表示ランプのフリッカ位
相が不揃いになつている様子を示している。) しかる
に、遠方監視制御装置では従来から表示ランプのフリッ
カ位相を一致させて運転員に良好な視感を与えてきたの
に対して、複合プロセッサ化した装置ではこの要求を満
足し得なくなつてしまう。
Figure 6 shows that the phases of the timers of each processing device are different, and the internal state of the processing device (the contents of the mode counter) is also different between the processing devices, so the flicker phases of the display lamps become uneven. It shows how it is. ) However, while remote monitoring and control equipment has conventionally matched the flicker phases of indicator lamps to provide operators with good visibility, equipment equipped with multiple processors is no longer able to satisfy this requirement. Put it away.

本発明の目的は、複数のマイクロプロセッサで多数の表
示ランプのうちの一部分ずつ分担して表示制御する場合
に、表示ランプ全体のフリッカ位相を揃えることを可能
にした遠方監視制御装置における表示制御方式を提供す
ることである。
An object of the present invention is to provide a display control method in a remote monitoring control device that makes it possible to align the flicker phase of the entire display lamp when multiple microprocessors share the display control of a portion of a large number of display lamps. The goal is to provide the following.

この目的を達成する為に本発明は、いずれか1つの処理
装置で表示モードが遷移する毎にこれ以外の処理装置の
表示モードをこれに一致させてから一斉に表示制御を開
始させる様にしたものである。以下、本発明を詳細に述
べよう。第7図は本発明の実施例における記憶装置RO
M,RAMの内容であり、第8,9図は表示制御処理フ
ローであり、第10図は動作タイムチャートである。
In order to achieve this objective, the present invention is configured such that each time the display mode of any one processing device changes, the display modes of the other processing devices are made to match the display mode, and then display control is started all at once. It is something. The present invention will be described in detail below. FIG. 7 shows the storage device RO in the embodiment of the present invention.
8 and 9 are display control processing flows, and FIG. 10 is an operation time chart.

以下これらの図を用いて本発明を説明する。第7図の記
憶装置ROMの内容のうち、表示制御プログラムI,■
は従来例の表示制御プログラムとは異なるプログラムで
あり、宛先テーブルは本発明のために新たに加わつたテ
ーブルであり、これ以外の受信処理プログラム、表示方
式テーブルなどは従来例と同じものである。
The present invention will be explained below using these figures. Among the contents of the storage device ROM in FIG. 7, display control programs I,
is a program different from the display control program of the conventional example, and the destination table is a table newly added for the purpose of the present invention.Other than this, the reception processing program, display method table, etc. are the same as the conventional example.

記憶回路RAMの内容は本発明の為に位相カウンタを新
たに設けた以外は従来例と同様である。この位相カウン
タの用途は、タイマTMRの周期を表示更新周期の1/
Nにして、N進の位相カウンタにより処理装置内部で表
示更新周期を作り出すために用いる。
The contents of the memory circuit RAM are the same as in the conventional example except that a phase counter is newly provided for the present invention. The purpose of this phase counter is to set the cycle of timer TMR to 1/1/1 of the display update cycle.
N and used to create a display update cycle within the processing device using an N-ary phase counter.

その目的は後で明らかになる。一例として、タイマTM
Rの周期が507T1,Sであり、これを基準にして5
進の位相カウンタで2507n,sの表示更新周期を作
り出し、この250Tn,s毎にモードカウンタを更新
して点灯モードと消灯モードに交互に切換え、この表示
モードに従つて表示ランプの点灯と消灯を繰り返えして
表示ランプをフリッカさせる場合について述べる。第1
0図の時刻Tl。
Its purpose will be revealed later. As an example, timer TM
The period of R is 507T1,S, and based on this, 5
A display update cycle of 2507n,s is created using a forward phase counter, and the mode counter is updated every 250Tn,s to alternately switch between the lighting mode and the lights-off mode, and the display lamp is turned on and off according to this display mode. A case where the display lamp flickers repeatedly will be described. 1st
Time Tl in Figure 0.

において、タイマTMRから処理回路BPUに割込が入
ると、第8図の処理を開示する。まず処理ステップ10
では位相カウンタの内容を1歩進する。この位相カウン
タは、前述の様に5進カウンタであるから、5回歩進さ
れる毎に1回転して゜゜0゛に戻る。この例では時刻T
lOが丁度この時に当つている。従つて、次の処理ステ
ップ20では表示モード更新周期に当たつていることを
認識して次の処理ステップ210に進む。この処理ステ
ップ210は第5図の従来例のそれと同じものであり、
表示モードドカウンタの内容を1歩進する。この表示モ
ードカウンタもまた従来例で述べた様に2進カウンタで
あるから、2回歩進される毎に1回転して゜“0゛に戻
るが、この例では時亥!RrlOが丁度この時に当たつ
ており、表示モードは点灯モードM。に変わる。この後
、従来例では直ちに処理ステップ220に進んで表示制
御を開始したのに対し、本実施例ではその前に処理ステ
ップ30〜50にて自身の表示モードを他の処理装置3
2〜3Nに連絡する。即ち、処理ステップ30では記憶
回路ROM内の宛先テーブルから宛先1を取出し入出力
回路IN/0UTを介して共通バス上に出力する。
In this case, when an interrupt is input from the timer TMR to the processing circuit BPU, the processing shown in FIG. 8 is performed. First, processing step 10
Now, the contents of the phase counter are incremented by one step. Since this phase counter is a quinary counter as described above, it rotates once every time it is incremented five times and returns to ゜゜0゛. In this example, time T
IO is hitting at exactly this time. Therefore, in the next processing step 20, it is recognized that the display mode update period has come, and the process proceeds to the next processing step 210. This processing step 210 is the same as that of the conventional example shown in FIG.
Advances the contents of the display mode counter by one step. Since this display mode counter is also a binary counter as described in the conventional example, it rotates once every time it is incremented twice and returns to ゛0゛. , and the display mode changes to lighting mode M. After this, in the conventional example, the process immediately proceeds to processing step 220 to start display control, whereas in the present embodiment, processing steps 30 to 50 are performed before that. to change its own display mode to another processing device 3.
Contact 2-3N. That is, in processing step 30, destination 1 is taken out from the destination table in the storage circuit ROM and outputted onto the common bus via the input/output circuit IN/0UT.

ここに、各処理装置31〜3Nの記憶回路ROM内の宛
先テーブルには自身を除く処理装置31〜3Nのアドレ
スが設定されており、例えば処理装置31にあつては処
理装置32〜3Nのアドレスが格納されている。第8図
に戻つて、処理ステップ30で第1番目の宛先を共通バ
ス40に出力す仝ことによつて処理装置32が呼び出さ
れる。
Here, the addresses of the processing devices 31 to 3N excluding itself are set in the destination table in the storage circuit ROM of each processing device 31 to 3N, and for example, in the case of the processing device 31, the addresses of the processing devices 32 to 3N are set. is stored. Returning to FIG. 8, processing unit 32 is invoked by outputting the first destination onto common bus 40 in processing step 30 .

次の処理ステップ40では、全ての宛先の送信を完了す
るまでは処理ステップ30に分岐する。
In the next process step 40, the process branches to process step 30 until transmission to all destinations is completed.

処理ステップ30では宛先テーブルから1つずつ順番に
宛先を取出して共通バス40に出力し、全ての宛先の送
信を完了したとき処理ステップ40から次の処理ステッ
プ50に進む。この間、他の処理装置32〜3Nは次々
に呼び出され、各々第9図の処理を開始し、処理ステッ
プ31において各自の記憶回路RAM内の位相カウンタ
の内容をクリアした後、表示モードが送信されてくるの
を待つ。処理装置31が次の処理ステップ50において
モードカウンタの内容を共通バス40上に出力すると、
他の処理装置32〜3Nは一斉にこれを受信して次の処
理ステップ51において各自のモードカウンタにセット
する。
In processing step 30, destinations are taken out one by one from the destination table and output to the common bus 40, and when transmission of all destinations is completed, processing proceeds from processing step 40 to the next processing step 50. During this time, the other processing devices 32 to 3N are called one after another, each starts the process shown in FIG. wait for it to come. When the processing device 31 outputs the contents of the mode counter onto the common bus 40 in the next processing step 50,
The other processing devices 32 to 3N receive this all at once and set it in their respective mode counters in the next processing step 51.

ここに、処理装置31からモードカウンタの内容を他の
処理装置32〜3Nへ同時に転送することは、一般的に
云い換えれば1つの送信局から複数の受信局へデータ転
送することであるが、この技術については例えば特開昭
49−12713で知られておりこ発明の詳細な説明を
省略する。以上の結果、処理装置31〜3Nの表示モー
ドは全て点灯モードに統一された。
Here, transferring the contents of the mode counter from the processing device 31 to the other processing devices 32 to 3N at the same time generally means transferring data from one transmitting station to a plurality of receiving stations. This technique is known, for example, from Japanese Patent Laid-Open No. 49-12713, and a detailed explanation of the invention will be omitted. As a result of the above, the display modes of the processing devices 31 to 3N are all unified to the lighting mode.

この後、処理装置31および処理装置32〜3Nは各々
第8図および第9図における次の処理ステップ220に
進み表示制御を開始する。
Thereafter, the processing device 31 and the processing devices 32 to 3N proceed to the next processing step 220 in FIGS. 8 and 9, respectively, and start display control.

以下の一連の処理ステップ220〜260は第5図の従
来例と同じであり説明を省略するが、その結果、フリッ
カすべきポジションの表示ランプを時刻TlOにおいて
一斉に点灯する。この後、各処理装置はタイマTMRか
ら割込が入る毎に位相カウンタの内容を1歩進していく
The following series of processing steps 220 to 260 are the same as those in the conventional example shown in FIG. 5 and will not be described again, but as a result, the display lamps at the positions to be flickered are lit all at once at time TlO. Thereafter, each processing device increments the contents of the phase counter by one step each time an interrupt is received from timer TMR.

例えば時刻Tllにおいて、処理装置31のタイマTM
Rから処理回路BPUに割込が入つたとき第8図の処理
を開始するが処理ステップ10で位相カウンタを1歩進
した結果その内容は“0゛から゜゜1゛となるだけで、
まだ1回転して660゛に戻らないので、次の処理ステ
ップ20では右方のバスに分岐して処理を終了する。時
A2。
For example, at time Tll, the timer TM of the processing device 31
When an interrupt is received from R to the processing circuit BPU, the process shown in FIG. 8 is started, but as a result of incrementing the phase counter by one step in step 10, the contents only change from 0 to 1.
Since it has not yet completed one rotation and returned to 660°, in the next process step 20, the process branches to the right bus and ends the process. Time A2.

において、今度は処理装置32の位相カウンタの内容が
1回転して゜“0゛に戻り、モードカウンタが歩進され
て消灯モードM1に変わると、処理装置32から他の処
理装置31,33〜3Nへ消灯モードM1が連絡された
後、一斉に処理ステップ220〜260が実行される。
但しこの時は消灯モードであるから処理ステップ230
“から処理ステップ242Aに分岐し、従つてフリッカ
すべきポジションの表示ランプは一斉に消灯される。以
下同様にして、いずれかの処理装置で表示モードが変化
する毎にフリッカすべきポジションの表示ランプの点灯
と消灯を繰り返えしてフリッカさせる。
Then, when the contents of the phase counter of the processing device 32 rotate once and return to ゛0゛, and the mode counter is incremented and changes to the light-off mode M1, the contents of the phase counter of the processing device 32 are transferred to the other processing devices 31, 33 to 3N. After the light-off mode M1 is communicated to the computer, processing steps 220 to 260 are executed all at once.
However, at this time, since the light is off mode, processing step 230 is performed.
From ", the process branches to step 242A, and the display lamps at the positions to be flickered are turned off all at once. In the same way, every time the display mode changes in any of the processing devices, the display lamps at the positions to be flickered are turned off. The light turns on and off repeatedly, causing it to flicker.

これによつて表示ランプ全体のフリッカ位相を揃える事
が出来る。一方、本発明においては位相カウンタとモー
ドカウンタの内容を複数の処理装置相互間で補正し合つ
ている為、各処理装置間のタイマ位相のずれ方によつて
フリッカ周期が変動する点を考慮しておかねばならない
This allows the flicker phase of the entire display lamp to be aligned. On the other hand, in the present invention, since the contents of the phase counter and mode counter are mutually corrected between a plurality of processing devices, it is taken into consideration that the flicker period varies depending on the timer phase shift between each processing device. I have to keep it.

この観点から第10図の時刻TlOに着目するに、処理
装置32〜3Nの位相カウンタは強制的に0にリセット
されるが、この事はその時点でタイマからの割込が1回
余分に入つた事と等価であり、1クロック分だけ位相が
進まされる。これに対して処理装置31の位置カウンタ
だけは1クロック分位相が進まないので、この時点で他
に比らべて最も遅れた位相となり、これに変わつて処理
装置32の位相カウンタが最も進んだ位相となる。この
為、処理装置31が次回の表示更新周期に達する以前に
処理装置32の方が先に表示更新周期に達する。
From this point of view, focusing on time TlO in FIG. 10, the phase counters of the processing units 32 to 3N are forcibly reset to 0, but this means that one extra interrupt from the timer is generated at that point. This is equivalent to the following, and the phase is advanced by one clock. On the other hand, only the position counter of the processing device 31 does not advance in phase by one clock, so at this point it is the most delayed phase compared to the others, and in contrast, the phase counter of the processing device 32 is the most advanced. It becomes a phase. Therefore, before the processing device 31 reaches the next display update period, the processing device 32 reaches the display update period first.

従つて、時刻Tl。において処理装置31の位相カウン
タに対して処理装置32の位相カウンタの位相が進んだ
分だけ表示更新周期は短かくなる。しかし、この位相差
は位相カウンタの1カウント以内であるから、それ以上
に表示更新周期は変動しない。
Therefore, time Tl. In this case, the display update period becomes shorter by the amount that the phase counter of the processing device 32 advances in phase with respect to the phase counter of the processing device 31. However, since this phase difference is within one count of the phase counter, the display update cycle does not change any further.

いまの例では507nSである。しかし、1これは説明
を簡明にする為に便宜上、タイマの周期を50WL,S
とした為であり、実際にはタイマの周期を短かくし、例
えばタイマの周期を10Tnsとしてこれに伴い位相カ
ウンタを2随カウンタとすることにより、表示更新周期
の変動を10TrLs以下と運転員にとつて視感的に感
じない程度に押え得る。以上述べた様に、本発明によれ
ば表示ランプのフリッカ位相を揃える事ができ、運転員
にとつて良好な視感を得ることができる。
In the present example, it is 507 nS. However, 1. For the sake of simplicity, the timer cycle is set to 50 WL, S.
In reality, by shortening the timer cycle, for example, by setting the timer cycle to 10Tns and making the phase counter a double counter, it is possible for the operator to keep the fluctuation in the display update cycle to 10TrLs or less. It can be pressed to the extent that it is not visually noticeable. As described above, according to the present invention, the flicker phases of the display lamps can be aligned, and the operator can obtain good visibility.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は遠方監視制御装置の親局の構成図、第2図は処
理装置の構成図、第3図は従来例の記憶回路内部のデー
タ構成図、第4,5図は従来例の処理フロー図、第6図
は従来例の動作タイムチャート図、第7図は本発明の記
憶回路内部のデータ構成図、第8,9図は本発明の処理
フロー図、第10図は本発明の動作タイムチャート図で
ある。 1・・・・・・制御盤、2・・・・・・制御卓、3・・
・・・・監視盤、4・・・・・・伝送回線、RAM・・
・・・・ラジダムアクセスメモリ、ROM・・・・・・
リードオンリーメモリ。
Fig. 1 is a block diagram of the master station of the remote monitoring and control device, Fig. 2 is a block diagram of the processing device, Fig. 3 is a diagram of the data structure inside the storage circuit of the conventional example, and Figs. 4 and 5 are the processing of the conventional example. Flowcharts, FIG. 6 is an operation time chart of the conventional example, FIG. 7 is a data configuration diagram inside the memory circuit of the present invention, FIGS. 8 and 9 are processing flow diagrams of the present invention, and FIG. It is an operation time chart figure. 1... Control panel, 2... Control console, 3...
...Monitoring board, 4...Transmission line, RAM...
・・・Radidam access memory, ROM・・・・・・
Read-only memory.

Claims (1)

【特許請求の範囲】[Claims] 1 各々が独自のタイミングで動作する複数のプログラ
マブルプロセッサを有する親局装置の各プログラマブル
プロセッサでもつて、監視盤の各一部分の表示ランプに
対して、フリッカを含めた表示制御を行う遠方監視制御
装置において、いずれか1つのプログラマブルプロセッ
サの表示モードが遷移する毎に、全ての表示制御用のプ
ログラマブルプロセッサの表示モードを該遷移後の表示
モードに一致させてから、一斉に表示制御を実行させる
ことにより、異なるプログラマブルプロセッサで表示制
御される表示ランプ間のフリッカ位相を同期せしめた遠
方監視制御装置の表示制御方式。
1. In a remote monitoring and control device that performs display control, including flicker, on the display lamps of each part of the monitoring panel with each programmable processor of a master station device having a plurality of programmable processors, each of which operates at its own timing. , each time the display mode of any one programmable processor changes, the display modes of all the programmable processors for display control are made to match the display mode after the transition, and then the display control is executed all at once. A display control method for a remote monitoring and control device that synchronizes the flicker phase between display lamps controlled by different programmable processors.
JP7213078A 1978-06-16 1978-06-16 Display control method for remote monitoring and control equipment Expired JPS6057794B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7213078A JPS6057794B2 (en) 1978-06-16 1978-06-16 Display control method for remote monitoring and control equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7213078A JPS6057794B2 (en) 1978-06-16 1978-06-16 Display control method for remote monitoring and control equipment

Publications (2)

Publication Number Publication Date
JPS54163287A JPS54163287A (en) 1979-12-25
JPS6057794B2 true JPS6057794B2 (en) 1985-12-17

Family

ID=13480405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7213078A Expired JPS6057794B2 (en) 1978-06-16 1978-06-16 Display control method for remote monitoring and control equipment

Country Status (1)

Country Link
JP (1) JPS6057794B2 (en)

Also Published As

Publication number Publication date
JPS54163287A (en) 1979-12-25

Similar Documents

Publication Publication Date Title
US8321612B2 (en) Method and device for synchronizing two bus systems by transmission of a time associated trigger signal from one system to another
US4566111A (en) Watchdog timer
JPS59146345A (en) Control flow parallel computer system
JPH0433056B2 (en)
CN108040389A (en) Synchronous method, system and the DMX lamps and lanterns of online DMX lamps and lanterns dynamic effect
JPS6057794B2 (en) Display control method for remote monitoring and control equipment
EP0827070A2 (en) Pipelined computer
JPH09238175A (en) Device for detecting constitution parameter of asynchronous data link
JP3017223B2 (en) Microcomputer communication method
JP2003202907A (en) Method for synchronizing plc module with option module
JPH04306917A (en) Clock distributer
JP2709602B2 (en) Link system for programmable controller
JPH0527294B2 (en)
JPH06131209A (en) Artificial error generating system
JPS58166424A (en) Timing control system for interface part
SU1571552A1 (en) Device for checking program automatic machines
JPS58169387A (en) Data transferring system
JPS58119026A (en) Input and output data transmission system of programmable controller
JPS61201346A (en) Control method for microprogram
JP2903548B2 (en) Logic circuit diagnostic system
JPH04291536A (en) Frame synchronization circuit
JPH11112599A (en) Serial communication control system
JPH0512461A (en) Clock supply circuit
JPS58155405A (en) Input/output device of programmable controller
JPS58158747A (en) Programable controller