JPS6056330B2 - 調整機構付きａｄ変換回路 - Google Patents
調整機構付きａｄ変換回路Info
- Publication number
- JPS6056330B2 JPS6056330B2 JP5222777A JP5222777A JPS6056330B2 JP S6056330 B2 JPS6056330 B2 JP S6056330B2 JP 5222777 A JP5222777 A JP 5222777A JP 5222777 A JP5222777 A JP 5222777A JP S6056330 B2 JPS6056330 B2 JP S6056330B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counting
- output
- input
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、比較的大ざつぱな値が出力される届変換回
路の出力値をより精密に調整する機構に関する。
路の出力値をより精密に調整する機構に関する。
計数方式油変換回路に於いては入力量と計数値とが一
致せず、これを調整することが必ず必要となる。
致せず、これを調整することが必ず必要となる。
例えばコンパレータの入力に測定アナログ電圧を与え、
一方の入力に傾斜した電圧を与えてコンパレータ出力が
反転する迄の時間クロックパルスの数を計数させる積分
方式では、傾斜した電圧波形の傾斜、スタート電圧レベ
ル、被測定入力増幅回路の利得、オフセット及び計数ク
ロックパルス周波数等のいづれか又はそれらの組合せを
調節して入力アナログ量と計数結果とを絶対値的に対応
させなければならない。このような不一致はたとえ回路
定数を適当に設定しても、使用部品の精度及びバラツキ
等によつて生じるため、これを吸収する為にも必ず必要
となるものである。 この様な油変換の調整はクロック
パルス数を一の桁まで表示する表示回路を有する場合は
入力量と表示とを比較して行うことができるが、例えば
カメラの電子シャッター等に用いる油変換回路はごく大
ざつぱな値を表示する表示回路しか有しておらず、この
ため表示用の計数回路を外に調整用の計数回路を別に設
けてその計数値を見ながら前述の傾斜した電圧波形の傾
斜等を精密に調節していた。すなわち、ＡＤ変換用計数
回路中で所定の数だけ分周しており、この計数回路の出
力として外部から見ることができるのは計数回路の上位
桁のみの場合が多く、この計数回路の出力を見て調整す
る方法では高々分周比によつて決まる精度しか得られな
い。例えば電子カメラ等では油変換の分解能即ちデータ
処理精度に比べてかなり粗い精度での表示出力しか出て
いないのが通常である。このためより精度の高い調整を
するためには分周回路を用いない計数回路と、その表示
回路とをデータ処理用の計数回路とは別に設けなければ
ならない欠点がある。 本発明の目的は、簡単で精度の
良い調整ができる届変換回路を提供することである。
一方の入力に傾斜した電圧を与えてコンパレータ出力が
反転する迄の時間クロックパルスの数を計数させる積分
方式では、傾斜した電圧波形の傾斜、スタート電圧レベ
ル、被測定入力増幅回路の利得、オフセット及び計数ク
ロックパルス周波数等のいづれか又はそれらの組合せを
調節して入力アナログ量と計数結果とを絶対値的に対応
させなければならない。このような不一致はたとえ回路
定数を適当に設定しても、使用部品の精度及びバラツキ
等によつて生じるため、これを吸収する為にも必ず必要
となるものである。 この様な油変換の調整はクロック
パルス数を一の桁まで表示する表示回路を有する場合は
入力量と表示とを比較して行うことができるが、例えば
カメラの電子シャッター等に用いる油変換回路はごく大
ざつぱな値を表示する表示回路しか有しておらず、この
ため表示用の計数回路を外に調整用の計数回路を別に設
けてその計数値を見ながら前述の傾斜した電圧波形の傾
斜等を精密に調節していた。すなわち、ＡＤ変換用計数
回路中で所定の数だけ分周しており、この計数回路の出
力として外部から見ることができるのは計数回路の上位
桁のみの場合が多く、この計数回路の出力を見て調整す
る方法では高々分周比によつて決まる精度しか得られな
い。例えば電子カメラ等では油変換の分解能即ちデータ
処理精度に比べてかなり粗い精度での表示出力しか出て
いないのが通常である。このためより精度の高い調整を
するためには分周回路を用いない計数回路と、その表示
回路とをデータ処理用の計数回路とは別に設けなければ
ならない欠点がある。 本発明の目的は、簡単で精度の
良い調整ができる届変換回路を提供することである。
本発明の他の目的は調整が容易で、かつ又集積回路に
適したＡＤ変換回路を提供することである。
適したＡＤ変換回路を提供することである。
以下本発明について図面を用いて説明する。
第１図、第２図は本発明を説明する為のブロック図で
あり、第１図は変換計数回路出力の全ビットを表示出力
によつて確認できる場合の回路例であり、第２図は上位
桁しか表示出力によつて確認できない場合の回路例であ
る。第１図に於いて、入力端子１には測定アナログ電圧
と傾斜した電圧とを入力するコンパレータ（図示せす）
の反転に要する時間である時間幅信号ＴＡＤＣが入り入
力端子２には計数クロックＦｃｋが入り、アンドゲート
２を通じて、時間幅信号ＴＡＯ。
あり、第１図は変換計数回路出力の全ビットを表示出力
によつて確認できる場合の回路例であり、第２図は上位
桁しか表示出力によつて確認できない場合の回路例であ
る。第１図に於いて、入力端子１には測定アナログ電圧
と傾斜した電圧とを入力するコンパレータ（図示せす）
の反転に要する時間である時間幅信号ＴＡＤＣが入り入
力端子２には計数クロックＦｃｋが入り、アンドゲート
２を通じて、時間幅信号ＴＡＯ。
がハイレベルの期間だけ計数クロックＦｃｋは通過する
。通常使用時には、切換回路５はその制御入力端子６に
加えられる制御入力信号によつて１ＩＮ分周回路４の出
力を計数回路８のパルス入力７とする様に働く。計数回
路８の計数結果は所定の動作のために出力端子８″から
出力されるとともにデコーダ９、表示回路１０によつて
表示される。この時計数回路８の出力は〔ＴＡＤＯ・Ｆ
Ｃｋ／Ｎ〕として表わされる数である。次に入力量と計
数結果とを調整する調整時には、入力端子６によつて切
換回路５の出力７が１１Ｎ分周回路４の入力パルスとな
る様に切換える。この場合の計数結果は〔ＴＡＤＣ−Ｆ
Ｃｋ〕として表わされる数となる。即ち、通常使用時に
表示される数のＮ倍の数を表示する訳である。切換入力
端子６はオーバーフロー制御入力２５にも接続され、こ
の時には計数回路をオーバーフロー可能状態にしておく
。調整の手順は次の様になる。
。通常使用時には、切換回路５はその制御入力端子６に
加えられる制御入力信号によつて１ＩＮ分周回路４の出
力を計数回路８のパルス入力７とする様に働く。計数回
路８の計数結果は所定の動作のために出力端子８″から
出力されるとともにデコーダ９、表示回路１０によつて
表示される。この時計数回路８の出力は〔ＴＡＤＯ・Ｆ
Ｃｋ／Ｎ〕として表わされる数である。次に入力量と計
数結果とを調整する調整時には、入力端子６によつて切
換回路５の出力７が１１Ｎ分周回路４の入力パルスとな
る様に切換える。この場合の計数結果は〔ＴＡＤＣ−Ｆ
Ｃｋ〕として表わされる数となる。即ち、通常使用時に
表示される数のＮ倍の数を表示する訳である。切換入力
端子６はオーバーフロー制御入力２５にも接続され、こ
の時には計数回路をオーバーフロー可能状態にしておく
。調整の手順は次の様になる。
先づ粗調整をするために、所定の入力アナログ電圧を前
記のコンパレーターの一人力に与え、切換回路５は１１
Ｎ分周回路４の出力を選択するように設定し、計数結果
が所定の正しい値となる様に表示を見ながら、前述した
傾斜した電圧波形の傾斜、スタート電圧レベル、被測定
入力増幅回路の利得、オフセット、．計数クロックパル
スの周波数等のパラメータのどれかを調節する。表示が
正しい値を示したら、次に精密に調節するために、切換
回路５が１１Ｎ分周回路４の入力パルスを選択する様に
設定する。例えばＮ＝１０の楊合について考えると、表
示がｗ進．３桁とすると、最珈Ｂｃ（Ａ，ｂ，ｃは０〜
９の整数）なる表示に調整されたものが、１０倍（Ｎ倍
）の計数をすることによつて最上位桁値ａはオーバーフ
ローして現れずＢｃｄなる表示となる。即ち１＠の精度
で表示に現われるので、実際のデーータ処理精度の１０
倍の精度で調整できることになる。この時上位桁のａは
すでに前述の粗調整で調整されているので問題とならな
い。この様に１１Ｎ分周回路を挿入しておくことによつ
て高精度の調整が簡単にできることになる。
記のコンパレーターの一人力に与え、切換回路５は１１
Ｎ分周回路４の出力を選択するように設定し、計数結果
が所定の正しい値となる様に表示を見ながら、前述した
傾斜した電圧波形の傾斜、スタート電圧レベル、被測定
入力増幅回路の利得、オフセット、．計数クロックパル
スの周波数等のパラメータのどれかを調節する。表示が
正しい値を示したら、次に精密に調節するために、切換
回路５が１１Ｎ分周回路４の入力パルスを選択する様に
設定する。例えばＮ＝１０の楊合について考えると、表
示がｗ進．３桁とすると、最珈Ｂｃ（Ａ，ｂ，ｃは０〜
９の整数）なる表示に調整されたものが、１０倍（Ｎ倍
）の計数をすることによつて最上位桁値ａはオーバーフ
ローして現れずＢｃｄなる表示となる。即ち１＠の精度
で表示に現われるので、実際のデーータ処理精度の１０
倍の精度で調整できることになる。この時上位桁のａは
すでに前述の粗調整で調整されているので問題とならな
い。この様に１１Ｎ分周回路を挿入しておくことによつ
て高精度の調整が簡単にできることになる。
ここでＮは計数回路８の進数より小さくなければならな
い。さもなければ、調整時に確認したい桁の上位側がオ
ーバーフローしてしまうからである。第２図は、上位桁
の計数回路の出力のみが表示され、下位桁の計数回路の
出力はデータ処理には用いられるが表示には寄与しない
場合の構成例を示す。端子１１を介してコンパレーター
（図示せず）によつて得られた時間幅信号ＴＡＤＣと端
子１Ｊ３を介して計数クロックＦｃｋとがアンドゲート
１２に加えられ、１１Ｎ分周回路１４が前段に挿入され
ており、ア“ンドゲート１２の出力パルスと１１Ｎ分周
回路１４の出力パルスとが制御端子１６に加えられる制
御信号によつて動作する切換回路１５によつて選択され
て切換回路１５の出力１７に導かれる。次段にＭ進下位
桁計数回路１８が挿入されており、その入力パルスと出
力パルスとは制御端子２１に加えられる制御信号で動作
する切換回路２０によつて選択されて次段のＬ進上位桁
計数回路２２に伝えられる。上位桁計数回路２２の出力
はデコーダ回路２３及び表示回路２４を通じて表示され
る。所定の動作のための出力は出力端子１９から得られ
る。又、入力パルス切換え時には、制御端子２１と接続
されているオーバーフロー制御入力端子２６によつて上
位桁計数回路はオーバーフロー可能状態にされる。通常
計測時には１１Ｎ分周回路１４、下位桁計数回路１８及
び上位桁計数回路２２は縦続接続される。
い。さもなければ、調整時に確認したい桁の上位側がオ
ーバーフローしてしまうからである。第２図は、上位桁
の計数回路の出力のみが表示され、下位桁の計数回路の
出力はデータ処理には用いられるが表示には寄与しない
場合の構成例を示す。端子１１を介してコンパレーター
（図示せず）によつて得られた時間幅信号ＴＡＤＣと端
子１Ｊ３を介して計数クロックＦｃｋとがアンドゲート
１２に加えられ、１１Ｎ分周回路１４が前段に挿入され
ており、ア“ンドゲート１２の出力パルスと１１Ｎ分周
回路１４の出力パルスとが制御端子１６に加えられる制
御信号によつて動作する切換回路１５によつて選択され
て切換回路１５の出力１７に導かれる。次段にＭ進下位
桁計数回路１８が挿入されており、その入力パルスと出
力パルスとは制御端子２１に加えられる制御信号で動作
する切換回路２０によつて選択されて次段のＬ進上位桁
計数回路２２に伝えられる。上位桁計数回路２２の出力
はデコーダ回路２３及び表示回路２４を通じて表示され
る。所定の動作のための出力は出力端子１９から得られ
る。又、入力パルス切換え時には、制御端子２１と接続
されているオーバーフロー制御入力端子２６によつて上
位桁計数回路はオーバーフロー可能状態にされる。通常
計測時には１１Ｎ分周回路１４、下位桁計数回路１８及
び上位桁計数回路２２は縦続接続される。
調整時には先づこの状態で上位桁の調節を表示を見なが
ら行う。次に制御端子２１に加えられる切換入力によつ
て切換回路２０を動作し、Ｍ進下位桁計数回路１８をバ
イパスさせてＬ進上位桁計数回路２２の入力パルスとす
る。この状態で最初の調整結果を更にＭ倍の精度で微調
整できる。ここでＬ≧Ｍの場合は上述の方法で良いが、
ＬくＭの場合はＭ進の下位桁計数回路１８の中間からの
出力パルスと切換えるようにして確認したい下位桁の値
がオーバーフローしないようにしなければならない。こ
の中間から出力パルスが入力パルスに対して１１Ｍの周
波数であるとすれば、Ｌ≧Ｍ／Ｍ″なる様にＭ″を選べ
ば良い。次には制御端子１６に加えられる切換入力によ
つて切換回路１５を動作し１ＩＮ分周回路１４をバイパ
スさせて更にＮ倍の精度で変換結果を表示させることが
できる。この場合もＮ≦Ｌでなければならないのは前述
の理由と同じである。以上説明した様に計測時に使用さ
れる計数回路の前段に１１Ｎ分周回路を設計しかもＮを
表示出力の容量と等しいかそれよりも小さくすることに
よつて、Ｎ倍の精度で微調整することができる。
ら行う。次に制御端子２１に加えられる切換入力によつ
て切換回路２０を動作し、Ｍ進下位桁計数回路１８をバ
イパスさせてＬ進上位桁計数回路２２の入力パルスとす
る。この状態で最初の調整結果を更にＭ倍の精度で微調
整できる。ここでＬ≧Ｍの場合は上述の方法で良いが、
ＬくＭの場合はＭ進の下位桁計数回路１８の中間からの
出力パルスと切換えるようにして確認したい下位桁の値
がオーバーフローしないようにしなければならない。こ
の中間から出力パルスが入力パルスに対して１１Ｍの周
波数であるとすれば、Ｌ≧Ｍ／Ｍ″なる様にＭ″を選べ
ば良い。次には制御端子１６に加えられる切換入力によ
つて切換回路１５を動作し１ＩＮ分周回路１４をバイパ
スさせて更にＮ倍の精度で変換結果を表示させることが
できる。この場合もＮ≦Ｌでなければならないのは前述
の理由と同じである。以上説明した様に計測時に使用さ
れる計数回路の前段に１１Ｎ分周回路を設計しかもＮを
表示出力の容量と等しいかそれよりも小さくすることに
よつて、Ｎ倍の精度で微調整することができる。
しかも、この微調整は調整端子を用いて実際の表示出力
等を見ながらできるので、調整用の付加回路を特に必要
とせずに又極めて容易に行えるものであり、その効果は
非常に大きい。又１１Ｎ分周回路と切換回路は簡単な構
成てあり、集積回路化する上に於いて大した障害にはな
らず、その効果、利点はこれらの回路を余計に搭載する
ことによるチップサイズの増大を補つて余りあるもので
ある。特に、大きなステップでの表示出力しか必要とし
ない用途の例えば電子カメラ用油変換回路等に於ける表
示精度を高くすることができる利点がある。尚、１ＩＮ
分周回路を設けることによつて生じる問題は、変換時間
がＮ倍要するようになつてしまうことであるが、これは
計数クロック周波数をＮ倍にすれば済むことである。
等を見ながらできるので、調整用の付加回路を特に必要
とせずに又極めて容易に行えるものであり、その効果は
非常に大きい。又１１Ｎ分周回路と切換回路は簡単な構
成てあり、集積回路化する上に於いて大した障害にはな
らず、その効果、利点はこれらの回路を余計に搭載する
ことによるチップサイズの増大を補つて余りあるもので
ある。特に、大きなステップでの表示出力しか必要とし
ない用途の例えば電子カメラ用油変換回路等に於ける表
示精度を高くすることができる利点がある。尚、１ＩＮ
分周回路を設けることによつて生じる問題は、変換時間
がＮ倍要するようになつてしまうことであるが、これは
計数クロック周波数をＮ倍にすれば済むことである。
又、計数クロック周波数をＮ倍にすることによつて１カ
ウント当りの変換電圧レベル８Ｖがアナログ入力回路の
分解能４Ｖより小さくなつてしまい、精度上計数クロッ
ク周波数をＮ倍にすることが無意味になつてしまう場合
も考えられるが、このＮ倍の精度の部分はその出力はデ
ータ処理には利用されない１１Ｎ分周回路に貯えられる
のであるから実用上全く問題にならない。又このＮ倍の
精度の部分は調整時に表．示上に現われるが、調整時に
利用されるだけなので、多少精度が悪くても実用上問題
とはならない。以上の実施例に於いては、１１Ｎ分周回
路を計数回路の前段に設けたが、計数クロック出力と計
数．回路との間に１１Ｎ分周回路を設け、計数クロック
周波数自体を切換えるようにしても全く同じことである
。
ウント当りの変換電圧レベル８Ｖがアナログ入力回路の
分解能４Ｖより小さくなつてしまい、精度上計数クロッ
ク周波数をＮ倍にすることが無意味になつてしまう場合
も考えられるが、このＮ倍の精度の部分はその出力はデ
ータ処理には利用されない１１Ｎ分周回路に貯えられる
のであるから実用上全く問題にならない。又このＮ倍の
精度の部分は調整時に表．示上に現われるが、調整時に
利用されるだけなので、多少精度が悪くても実用上問題
とはならない。以上の実施例に於いては、１１Ｎ分周回
路を計数回路の前段に設けたが、計数クロック出力と計
数．回路との間に１１Ｎ分周回路を設け、計数クロック
周波数自体を切換えるようにしても全く同じことである
。
すなわち、クロック入力端子３３に加えられたクロック
を１１Ｎ分周回路３４で分周するかどうか切換回路３５
で端子３６に加えられる切換入力により制御し、アンド
ゲート３２に加え、さらにアンドゲート３２は時間幅信
号ＴＡＤＣを端子３１から加えている。ゲートされたク
ロック信号を計数回路３８に加え、その出力を出力端子
３８″から出力するとともにデコーダ３９を通して表示
回路４０に表示する。オーバーフロー制御端子３６の切
換入力で行なわれる。この場合、通常計測時には切換回
路３５により１１Ｎ分周回路３４の出力が計数クロック
として計数回路３８に与えられる。調整時には１ＩＮ分
周回路３４をバイパスさせて高い周波数で計数させるの
は前述の実施例（例えば第１図）の場合と同じである。
以上説明した様に、本発明によつて構成が簡単で、容易
で高精度な調整ができるＡＤ変換回路が得られ、又、集
積回路化にも適しているので、その効果は顕著である。
を１１Ｎ分周回路３４で分周するかどうか切換回路３５
で端子３６に加えられる切換入力により制御し、アンド
ゲート３２に加え、さらにアンドゲート３２は時間幅信
号ＴＡＤＣを端子３１から加えている。ゲートされたク
ロック信号を計数回路３８に加え、その出力を出力端子
３８″から出力するとともにデコーダ３９を通して表示
回路４０に表示する。オーバーフロー制御端子３６の切
換入力で行なわれる。この場合、通常計測時には切換回
路３５により１１Ｎ分周回路３４の出力が計数クロック
として計数回路３８に与えられる。調整時には１ＩＮ分
周回路３４をバイパスさせて高い周波数で計数させるの
は前述の実施例（例えば第１図）の場合と同じである。
以上説明した様に、本発明によつて構成が簡単で、容易
で高精度な調整ができるＡＤ変換回路が得られ、又、集
積回路化にも適しているので、その効果は顕著である。
以上詳しく説明した実施例回路につき本発明の範囲内で
種々の変形を施すことができるものであり、本発明の範
囲は特許請求の範囲記載の全てにおよぶものである。
種々の変形を施すことができるものであり、本発明の範
囲は特許請求の範囲記載の全てにおよぶものである。
第１図、第２図、第３図は本発明の各実施例を示すブロ
ック図である。 図において２，１２、３２はアンドゲート、４，１４，
３４は１１Ｎ分周回路、５，１５，２０，３５は２入力
切換回路、８，１８，２２，３８は計数回路、９，２３
，３９はデコーダ回路、１０，２４，４０は表示回路、
３，１３，３３は計数クロック入力端子、１，１１，３
１はＡＤ変換時間幅信号入力端子を夫々示す。
ック図である。 図において２，１２、３２はアンドゲート、４，１４，
３４は１１Ｎ分周回路、５，１５，２０，３５は２入力
切換回路、８，１８，２２，３８は計数回路、９，２３
，３９はデコーダ回路、１０，２４，４０は表示回路、
３，１３，３３は計数クロック入力端子、１，１１，３
１はＡＤ変換時間幅信号入力端子を夫々示す。
Claims (1)
- １ 計数方式ＡＤ変換回路に於いて、出力を利用するＡ
Ｄ変換用計数回路と、その前段に設けられた分周回路と
、前記ＡＤ変換用計数回路への入力クロックを分周回路
への入力クロックかその出力パルスかに切り換える少く
とも１つの切り換え回路とを具備し、調整時には前記Ａ
Ｄ変換用計数回路へのクロックを前記分周回路の入力ク
ロックに切り換えることを特徴とする調整機構付きＡＤ
変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222777A JPS6056330B2 (ja) | 1977-05-06 | 1977-05-06 | 調整機構付きａｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222777A JPS6056330B2 (ja) | 1977-05-06 | 1977-05-06 | 調整機構付きａｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53136950A JPS53136950A (en) | 1978-11-29 |
| JPS6056330B2 true JPS6056330B2 (ja) | 1985-12-10 |
Family
ID=12908848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5222777A Expired JPS6056330B2 (ja) | 1977-05-06 | 1977-05-06 | 調整機構付きａｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6056330B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01500882A (ja) * | 1986-08-14 | 1989-03-30 | ウルリヒ ペー．サクサー | 歯掃除具 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3047869C1 (de) * | 1980-12-18 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | PIN-Diodenschalter |
-
1977
- 1977-05-06 JP JP5222777A patent/JPS6056330B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01500882A (ja) * | 1986-08-14 | 1989-03-30 | ウルリヒ ペー．サクサー | 歯掃除具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53136950A (en) | 1978-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4344067A (en) | Analog to digital converter and method of calibrating same | |
| DE102018131578A1 (de) | Verwenden einer rückführenden verzögerungsleitung mit einem zeit-digital-wandler | |
| US7603602B2 (en) | Built-in self test circuit for analog-to-digital converter and phase lock loop and the testing methods thereof | |
| USRE32845E (en) | Period and frequency measuring instrument | |
| US5128607A (en) | Constant events frequency measurement and fast inverse circuit | |
| GB2157515A (en) | Electronic thermometer | |
| US4225824A (en) | Frequency adjusting circuit | |
| US4559521A (en) | Calibration of a multi-slope A-D converter | |
| JPS6056330B2 (ja) | 調整機構付きａｄ変換回路 | |
| US3919634A (en) | Current arrangement for correcting the measured voltage of an analog speed transducer | |
| US3703001A (en) | Analog to digital converter | |
| US4958362A (en) | Clock signal generating circuit | |
| US4728816A (en) | Error and calibration pulse generator | |
| JP2527695B2 (ja) | 温度測定方法 | |
| CA1140220A (en) | Method of and apparatus for producing a logarithmic representation of an input voltage | |
| NL8104415A (nl) | Afstemschakeling met een frequentiesyntheseschakeling. | |
| JPH01261025A (ja) | クロック発生回路 | |
| JP2527696B2 (ja) | 電子温度計 | |
| DE3334364C2 (ja) | ||
| JPH04196813A (ja) | 遅延回路 | |
| US5014228A (en) | Method and apparatus for calibrating linear delay lines | |
| JPH02246622A (ja) | 多重積分型ａ／ｄ変換装置 | |
| US4999573A (en) | Method and apparatus for measurement gate display | |
| JP2548418B2 (ja) | 遅延装置 | |
| SU362460A1 (ru) | ВСЕСОЮЗНА л i |