JPS6055759A - デイジタル信号用コード規則適否チエツク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＡＭＩコードのディジタル信号に対するコード
規則適否チェック装置に関する。

デジタル信号の伝送の際伝送系の種々の部分間のインタ
ーフェースで又は種々の伝送系間で例えばケーブル区間
相互間とか指向性無線区間相互間のインターフェースで
デジタル信号をそのエラー絢頻度についてしらぺる必要
性がある。

連続的なデジタル信号の和を監視するほかに、適当なコ
ード化の際、使用される規則への適合ないし適格性があ
るかがチェックされる。それにより多くの場合において
確実なエラー捕捉検出が行なわえ１−る。従ってデジタ
ル信号の監視のだめのコード規則適否チェック装置は付
加装置として数１００ＭＢａｕｄ　（ｓ？　−）までの
歩進速度のもとての伝送装置に付加的に組込まれ従って
わずかな所要コストのほかにｍ」単な構成にしなければ
ならない。この種コード規則適否チェック装置に対する
ほかの重要な要件はデジタル信号の伝送を損なわずに簡
単な試験で特に重要な部分の機能を監視できるというこ
とである。

本発明の課題とするところは数１００　Ｍ　１３ａｕｄ
（ボー）までの歩進速度を有するデジタル信号に対する
冒頭に述べた形式のコード規則適正チェック装置であっ
て、簡単な構成とわずかなコストのほかに簡単に集的な
いし統合化されイ１）また試験をも行ない得るものを提
供することにある。

この課題の解決のため本発明によればディジタル信号に
対して設けられた入力側に、／ユミットトリガと遅延素
子と、エラー検出器の第２入力端とを直列に接続し、前
記エラー検出器は人力信号に対して１歩進期間だけ遅延
さｔｉ、だ／ユミットトリガ出力信号により制御される
切換スイッチと、該切換スイッチにより作動される２つ
の限界値比較器とを有し、該両比較器のうち一方は入力
信号をシュミットトリガの下限限界値電圧を比較し、他
方の比較器は上限限界値と比較し、さらにコード規則適
否チェック装置の入力端に、エラー検出器の第１入力端
を直接接続し、またコード規則不適合の際前記チエソり
装置６．の出力側に相応するエラー検出器の出力１則に
、そのつど１つのエラーノξルスが取出されるようにし
たのである。

本発明の電流節減構成のため有利な実施例によればエラ
ー検出器は第］、第２トランジスタを有し、前記トラン
ジスタのエミッタ端子カ相岳に接続されかつ電流源と接
続されており、さらに第１トラ・ンジスタのベース端子
がエラー検出器の第２入力端を形成し、第２トランジス
タのベース端子が基準電圧源と、また第２トランジスタ
のコレクタ端子が第３．第４トランジスタの１とめられ
たエミッタ４１１１子に接続されており、さらに第１ト
ランジスタのコレクタ端子が、第５．第６トランジスタ
の１とめられたエミッタ端子と接続されており、さらに
、第３．第５トランジスタのベース端子がエラー検出器
の第１入力端を形成し、第４．第５トランジスタのコレ
クタ端子は相互に接続されかつ出力端子と接続されさら
に第１抵抗を介して基準電位と接続され、さらに第３．
第６トランジスタのコレクタ端子は相互にかつ別の、ｖ
ｉｉ：、子と接続さｆ’Ｌかつ第２抵抗を介して基準電
位と接続され、さらに第４トランジスタのベース端子が
シュミノ）　ｌ−リガの負の切換限界値に相応する電圧
に対する源と接続され、第６トランジスタのペース☆’
：ｌトｊ−がシュミットトリガの正の切換限界値に相応
する電圧に対する源と接続されているのである。

次に図示の実施例を用いて本発明を説明する。

第１図においてＥはデジタル信号に対するコード規則適
否チェック装置の入力側であり、この入力側にはエラー
検出器ＦＤの第１入力端と、シュミットトリガＳＴの入
力端とが接続されている。／ユミットトリガの出力側は
遅延素子ＶＬを介してエラー検出器ＦＤの第２入力端Ｅ
２と接続されている。エラー検出器は２つの別の入力側
ｐ１　、ｐ２を有し、この入力側にはエラー検出器の試
験用のチェックノξルスを加え得る。

エラー検出器の出力側Ａは同時にコード規則適否チェッ
ク装置の出力側を成し、コード規則不適格の確認された
際そのつど出力側へに１つのパルスが生ぜしめられる。

第１図のコード規則適否チェック装置はＡＭＩコード化
されたデジタル信号の処理のため設けられている。Ａ、
ＭＩ　コードは擬似３進コードであり、一方のロジック
レベルは零レベルに、また他方のロジックレベルは＋１
ないし−１に対応し、その際１つの正の・パルスには常
に１つの負の・パルスが、またその逆の順序でっづがな
け力、ばならない。

ｔハ１図のコード規則適否チェック装置の動作の説明の
ため第２図のパルスダイヤグラムを用いるｏ、ｌＪ２図
中ｕ　ＨＢで示す最上方のｌ゛イヤグラムコード規則適
否チェック装置の入力側Ｅに加わる人力（ｉ号を示す。

その下方にあるｕＡでボすり゛イヤグラムは／ユミノト
トリかｓ１’の出力信号である。／ユミットトリガの機
能にしたがってその出力信刊は人力信号Ｕ。がンユミノ
トトりがの上限限界値Ｕ１を上回る限りロジックＯから
ロジック１へ切換わる。入力信号Ｕ。

の負の）パルスが負の電圧領域内にある／ユミットトリ
プタの下限限界値ＵＯを下回ると７ユミノトトリプｆの
出力信号は相応に１からＯへ切換わる。従って限界値Ｉ
ＪＩ　−ＵＯの間隔は／ユミノトトリガのヒステリシス
特性に相応する。要’１−るにその場合シュミットトリ
ガは擬似３進振幅判別器としての作用をなし、この判別
器は差分２進コードで現われる出力信号を生じる。

シュミットトリガの人、出力信号はエラー検出器ＦＤに
供給される。エラー検出器は基本的に３つの適当に合成
接続されたエミッタ結合された差動アンプから成る。そ
れらの差動アンプのうち第１のものは限界値比較器とし
て接続構成された２つの別の差動アンプに対する切換ス
イッチとして用いられる。この切換スイッチは人力信号
に対して１歩進期間だけ遅延されたンユミットトリガの
出力信号により制御される。

一方の限界値比較器はシュミットトリガの下限限界値電
圧ＵＯに相応する基準電圧を供給され、一方、他方の限
界値比較器にはンユミノトトリガの上限限界値電圧Ｕｌ
に相応する基準電圧が加わる。ンユミソトトリガの出力
Ｎ　圧ｕ　Ａｉ’ｊ：　口／ツクゲートの形、すなわち
縦続接続された多数のイン・ζ−７段の形の遅延素子Ｖ
ｌ、を介して次のように遅延される。即ち／ユミットト
リフｆ及び遅延素子の遅延時間の和がデジタル信号の１
歩進期間に相応するように遅延される。その場合遅延さ
れた信号はエラー検出器の第２人力（ＩＩＩ　Ｅ　２に
加わり、以下制御信号ｕＢとも称される。これを第２図
中３番目のダイヤグラムに示す。図示から明かなように
、人力信号ｕＦにおける最初の正の・ξルスにより／ユ
ミノトトリガは状態ＬＩ　Ａ−１に切換ゎる。・ゼルス
持続時間が歩進期間ないしビット期間に相応することを
前１にとすｉ′Ｌぼ正の人力・ｑルスの減衰後直ちに制
御１ｌｌｌ信号４　Ｌｌ　＝１になる。それにより、コ
ード規則に適合しないさらに正の・ξルスを入力信号Ｕ
。

中に見イ」けるようにコード規則適否チェック装置６．
が作動される。もってＣＶで示す別の正のパルスがある
と、コード規則適否チェック装置の出力１則Ａ２にエラ
ー信号Ｕ９、が現われるようになる。正の・ξルスに対
するチェック状便は第１負 の負の入力パルスの終り１で継続し、こζζ゛ルスによ
りンユミソトトリプｆは出力信号ｕ　２、−Ｑに確認す
ることも可能である。最初の負の人力・ξルスの発生後
１歩進期間してから制御信−４９ｕＳ−〇になり、それ
によりコード規則適否チェック装置は次のように制四１
される、即ち後続のひきつづいての負の入力パルスの際
そのつどエラー信号ｕ　Ｆ＝１を送出するように制御卸
される３゜本例の場合を考えれば負の人力・ξルスの幅
拡がりがコード規則不適合ないし不適格性ＣＶと捕捉検
出され、相応のエラー信号が生ぜしめられ、その際その
間に人力パルスがＯに減衰していなくてもよいのである
。

本例の場合出力側Ａにテレメータ（遠隔測定）データの
伝送装置が接続されており、この伝送装置によりエラー
・ξルスが、中央監視局−＼伝達される。

エラーパルスはデジタル信号におけるコード規則不適合
ないし不適格性の結果として生じるのみならず、例えば
エラー検出器における不精確な動作によっても起こり得
る。その際エラー検出器の基準ないし限界値電圧は、例
えば温度の影響により変化し得る。エラー検出器自体に
て生じるエラーのうち、デジタル信号用の伝送中に生じ
たエラーの制限のためエラー検出器ＦＤを」場合により
チェックすることが必要である。

この目的のためエラー検出器ＦＤは入力１１ｔｌｌＰｌ
。

■〕２を用い、ここにチェック・々ルスを印加し得る。

その場合チェックパルスを発生し得るがまたエラー・ゼ
ルスの伝送用に設けられた伝送区間を介して、中央５・
ｒ価装〆ｌからテレメータ装置６を用いて個々のコード
規則適否チェック装置に送信することもできる。

チェックパルスの人力結合のため幾らかの手段がある。

その１つの手段によ？Ｌば人力１ｌｊＥｌにおける信号
が常にシュミットトリガの斗限限Ｏ Ｗ埴迂１・回るようにエラー検出器中にチェックパルス
を入力結合するのである。この場合、制が生ぜしめられ
る。

入力側Ｅ１における信号が常に上限の限界値Ｕ１を上回
るように相応してチェックパルスが人力結合され得る。

制御信号ｕ　＝１である期られる。

チェック・ξルス入力結合の別の手段によればとに１つ
のエラーパルスが生ぜ＆ 第３図に第１図のエラー検出器ＦＤの回路詳細図である
。エラー検出器は基本的に３つの適当に合成接続された
差動アンプから成る。第１の差動アンプは両トランジス
タＴＩ　、Ｔ２によって形成され、第２差動アノゾはト
ラン／スタＴ３　、　ｒｇ　ｖｃよって、第３差動アノ
ゾはトラン／メタＴ５　、　’ｌ’６によって形成され
る。

第１．第２トランジスタＴｌ　、Ｔ２のエミッタ’ｊＷ
子は相互に接続されかつ電流源Ｉを介して負の動作電圧
−Ｕ　ｂと接続されている。第１トランジスタＴ１のベ
ース端子はエラー検出器の第２入力端Ｊ４２を成し、一
方、トランジスタＴ２のベース端子は基準電圧源と接続
されている。

第３．第５トランジスタＴ３　、Ｔ５のベース端偵は相
互に接続され、第１図に相応するエラー検出器の人力１
ｌｌｌｌ　Ｅ　ｌを成す端子と接続されている。第４ト
ランジスタＴ４のベース端子は／ユミソｌ−１−ＩＪガ
ｓＴの下限切換限界値ＵＱに相応する電圧を送出する源
と接続されている。一方策６トランジスタＴ６のベース
端子はンユミソトトリガＳＴの上限切換限界値Ｕ１に相
応する電圧を送出する諒と接続されている。第１トラン
ジスタ゛ｒ１のコレクタ端子は第５．第６トランシスタ
゛Ｊ″５．Ｔ６の相互に接続されたエミッタ端子と接続
されている。一方策２トランジスタＴ２のコレクタ端子
はトランジスタ′１′凸、　’Ｌ’　４の結合されたエ
ミッタ端子と接Ｉ読さｉｔている。

第牛、第５トランジスタＴ４　、Ｔ５のコレクタ端子は
相互に接続され、端子Ａｌに接続され、第１抵抗Ｒ１を
介して基準電位と接続さり、ている。第３．第６トラン
ジスタＴ３．’Ｉ”５のコレクタ端子は相互に接続され
、第２出力端子に接続され、かつ第２抵抗Ｒ２を介して
基準電位と接続されている。出力端子ＡＩ　、Ａ２はそ
れぞれ相互に逆のパルスを導き、従って選択的に第１図
の出力側Ａ２として用い得る。

切換速度を高めるため基準電圧Ｕ１の代わりは第２トラ
ンジスタＴ２のベース端子に制御信号ｕ８と逆の電圧を
供給できる。制御信号ｕ８が相補出力を有するフリップ
フロップの一方の出力側から現われる場合そのフリップ
フロップの他方の出力側から逆の制御信号をさらにコス
トを要せずに取出し、基準電６代わりにエラー検出器の
制御のために用いることができる。

第３図のエラー検出器は入力側Ｅと出力側Ａから見て当
該出力が両状態０と１をとり得、状態１が比較的高い電
位に相応するロジック回路を成す。第１．第２トランジ
スタＴｌ　、Ｔ２がら成る差動アンプにより、制御信号
ｕ８と基準電圧Ｕｒとの比較により制御は号のロジック
レベルが捕捉される。ｕ　ｓ　＝　Ｏの制御電圧の場合
トランジスタＴ２が導通し、第３．第４トランジスタか
ら差動アンプに電流を供給する。それにより入力端Ｅ１
における入力信号に対する基準信号として下限限界値Ｕ
Ｏが作用する。この場仔入力端子がこの限界値ＵＯを下
回ると、第３トランジスタＴ３が遮断し、出力側Ａ２に
エラー信号ｕ１４．−１ないし出力１１１Ｉ　Ａ　１に
相応して逆のエラー信号が現われる。制御信号Ｉ」８−
１の場合、第１トランジスタＴ１が導通する。この場合
電流■は第１トランジスタ′■゛１のコレクタを介して
第５．ｉ６トランジスタから成る差動アンプへｂｌしれ
、その結果人力信号に対する基準信号としてツユミツト
トリガＳＴの上限限界値Ｕ１が作用する。人力電圧が電
圧Ｕ１を下回ると出力１１１１Ａ２におけるエラー信号
が生ぜしめられる。それはその場合トラン７スタ′」６
が遮断されるからである。

イ」加重にトランジスタＴ１にエミッタとコレクタ側で
トランジスタＴ１１が１寸だ、トランジスタＴ２にトラ
ンジスタ′Ｐ２１が並列接続されている。これら両トラ
ンジスタ゛Ｉ’ｌｌ　、’ｌ’２１　。

はチェック・ぐルスの供給に用すらｉする。そｆ′Ｌは
それらのベース端子ＰＬ　、Ｐ２は第１図のチェックノ
ξルスの端子に相応するからである。

端子Ｐ１における印加された電圧が制御１Ｌ圧ｕ８−１
より正の場合、電流Ｉは常時トランジスタＴ５　、Ｔ６
から成る差動アンプを流れる。

この場合Ｐ１にて信号の正の状態が続く限り、判別入力
側にいずれの正の入力パルスが加わっても、出力側Ａ２
に相応のエラー・ξルスが生ぜしめられる。相応して、
端子Ｐ２に正の信号が加わると、電流１が、トランジス
タＴ３　、　Ｔ４から形成された差動アンプを流れるよ
うになる。

その場合いずれの負の入力パルスがあっても出力１ｌｉ
ｌｊＡ２にエラーパルスｕ＝１が生ぜしめらＦ ハ、る。

生伊しめられたエラーパルスの持続時間はほはデジタル
伝送信号の持続時間に相応する。そｔ＋、により非常に
高い伝送速度を有する伝送系の」混合著しく短いエラー
・ξルスが生じ、これらのパルスの、中央監視局への伝
送及び評価に著しくコストが掛る。したがって非常に高
いビットレイトを有するデジタル信号の場合生ぜしめら
ｆｚ　ｋエラーパルスを伝送前に例えばモノフロップに
よって幅拡大すると有利である。その際エラー・ぐルス
数の精確な捕捉をしなくてもよいならば・々ルスの幅拡
がりが幾つかの歩進期間にわたっていてもよい。

【図面の簡単な説明】

ｍ１図は本発明のコード規則適否チェック装置６の実施
例のブロック接続図、第２メ１は第１図の装置の動作説
明用ダイヤグラムを表わす線図、８ｒ！３図はｒπ１図
のチェック装置に設けられているエラー検出器の回路詳
細図である。 Ｅ・・コード規則適否チェック装置入力側、■（Ｄ・エ
ラー検出器、ＳＴ・・・ンユミノトトリが、■Ｌ。 ・・・遅延素子、Ａ・・出力側

Claims (1)

1. 【特許請求の範囲】 １、ＡＭＩ　コードのディジタル信号に対するコード規
   則適否チェック装置において、ディジタル信号に対して
   設けられた人力１１Ｉｌｌ（Ｅ）に、／ユミノトトリガ
   （ＳＴ　）と遅延素子（ＶＬ）と、エラー検出器（ＦＤ
   　）の第２人力ｉｌ］！１（Ｅ２）とを直列に接続し、
   前記エラー検出器は人力信号に対して１歩進期間だけ遅
   延された／ユミノトトリガ出力信号により制御される切
   換スイッチ（１’ｌ　、　Ｔ２　）と、該切換スイッチ
   により作動される２つの限界値比較器（′Ｐ３、“］’
   ４　、　’Ｉ”５　、　Ｔ６　）とを有し、該両比較器
   のうち一方は人力信号を／ユミノトトリガの下限限界値
   電圧（ＵＯ）と比較し、他方の比較器は上限限界値と比
   較し、さらにコード規則適否チェック装置の人力側ｊに
   、エラー検出器（ＦＤ）の第１入力端（Ｅｌ　）を直接
   接続し、またコード規則不適合の際前記チェック装置の
   出力側に相応するエラー検出器の出力側（Ａ、　）に、
   そのつど１つのエラー・ミ゛ルスが取出されるようにし
   たことを特徴とするディジタル信号用コード規則適否チ
   ェック装置。 ２、　エラー検出器（ＦＤ　）は第１．第２トランジス
   タ（Ｔｌ　、　Ｔ２　）を有し、前記トランジスタのエ
   ミッタ端子が相互に接続されかつ電流源（１）と接続さ
   れており、さらに第１トランジスタ（Ｔｌ）のベース端
   子がエラー検出器（ＦＤ）の第２入力端（Ｅ２）を形成
   し、第２トランジスタ（Ｔ２）のベース端子が基準電圧
   源（Ｕｒ）と、−また第２トランジスタ（Ｔ２）のコレ
   クタ端子が第３．第４トランジスタ（Ｔ３　、　Ｔ４　
   ）のまとめられたエミッタ端子に接続されており、さら
   に第１トランジスタ（Ｔ１）のコレクタ端子が、第５．
   第６トランジスタ（Ｔ５　、　Ｔ６　）のまとめられた
   エミッタ端子と接続されており、さらに、第３．第５ト
   ランジスタ（Ｔ３　、　Ｔ５　）のベース端子がエラー
   検出器の第１入力端（Ｅｌ）を形成し、第４．第５トラ
   ／ジスタ（Ｔ４．Ｔ５）のコレクタ端子は相互に接続さ
   れかつ出力端子（Ａ１）と接続されさらに第１抵抗（Ｒ
   １）を介して基準電位と接続され、さらに第３゜れかつ
   第２抵抗（Ｒ２）を介して基準電位と接続され、さらに
   第４トラノジスタ（Ｔ４）のベース端子がシュミットト
   リが（ＳＴ　）の負の切換限界値に相応する電圧（ｔＪ
   Ｏ）に対する源と接続され、第６トランジスタ（Ｔ６）
   のベースｙ：ｉｌ（子が７ユミソトトリガ（ＳＴ　）の
   正の切換限界値に相応する電圧（Ｕｌ）に対する源と接
   続されている特許請求の範囲第１項記載のチェック装置
   。 ３　第２トランジスタ（Ｔ２）のベース端子が源と接続
   されており該源は第２入力端（Ｒ２）に加わる制御信号
   （Ｒ８）に対して逆極性の制御信号（Ｕ、；）を送出す
   るようにした特許請求の範囲第２項記載のチェック装置
   。 ４、チェック・ξルスの供給のため第１トランジスタ（
   Ｔ１）にエミッタ側及びコレクタ側に別のトランジスタ
   （Ｔｌｌ　）を並列接続し、第２トランジスタ（Ｔ２）
   にエミッタ側及びコレクタ側にて別のトランジスタ（Ｔ
   ２１）を並列接続し、さらに、それらのトランジスタ（
   Ｔｌｌ　、Ｔ２１　）の２つのベースＷ：１，１子（Ｐ
   Ｌ、Ｐ２）のうちの１つにンユミソトトリガ（ＳＴ　）
   の上限限界値（Ｕｌ）を越える電圧又は／ユミットトリ
   ガ（ＳＴ　）の下限限界値（ＵＯ）を下回る電圧を供給
   するようにした特許請求の範囲第２項記載のチェック装
   置。 ５、遅延素子（ＶＬ　）としてロジックゲートを設けた
   特許請求の範囲第１項記載のチェック装置。 ６、　エラー検出器（ＥＤ　）の出力仰［（Ａ）にモノ
   フロップを接続した特許請求の範囲第１項記載のチェッ
   ク装置。