JPS6054053A - Microprogram development supporting system - Google Patents
Microprogram development supporting systemInfo
- Publication number
- JPS6054053A JPS6054053A JP58162851A JP16285183A JPS6054053A JP S6054053 A JPS6054053 A JP S6054053A JP 58162851 A JP58162851 A JP 58162851A JP 16285183 A JP16285183 A JP 16285183A JP S6054053 A JPS6054053 A JP S6054053A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microprogram
- control
- microprograms
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はマイクロプログラム制御方式で動作する制御装
置を開発する場合のサポートクールにかかわり、特にマ
イクロプログラムのデバッグに対してハードウェアとは
独立して、オフライン的に検証できるようなマイクロプ
ログラム開発の支援方式に関する。[Detailed Description of the Invention] (1) Technical Field of the Invention The present invention relates to support when developing a control device that operates using a microprogram control method, and particularly to debugging a microprogram that is independent of hardware. This paper relates to a support method for developing microprograms that can be verified offline.
（２）従来技術と問題点
従来マイクロプログラムの開発にあたってはその性格上
、ハードウェアの動作ムこ深く依存するケースが多く、
特にマイクロ命令が開発するシステム毎に独自に定義さ
れるため、他のホストマシンによりソフトウェアシミュ
レーションによるものが大勢を占めている。(2) Conventional technology and problems In the development of conventional microprograms, due to their nature, there are many cases in which the operation of the hardware is deeply dependent.
In particular, since microinstructions are uniquely defined for each system being developed, most instructions are based on software simulations using other host machines.
この方式では、本来開発しようとしているハードウェア
特有の動作を完全に検証することは困難であり、どうし
てもハードウェアのワイヤドロシック部の動作状態を密
接に１〜レースしてマイクロプログラムをデバッグして
行く形をとることが多くなり、特に開発初期においては
、デバッグ効率を低下させる要因となっている。With this method, it is difficult to completely verify the behavior specific to the hardware that you are originally trying to develop, so it is necessary to closely trace the operating status of the wired logic part of the hardware and debug the microprogram. This is a factor that reduces debugging efficiency, especially in the early stages of development.
（３）発明の目的
本発明は上記従来の欠点に鑑み、マイクロプログラムの
開発効率を向上させ、開発目的となる制御装置のハード
ウェアデバッグそのものの効率を良くするマイクロプロ
グラム開発支援方式を提供することを目的とするもので
ある。(3) Purpose of the Invention In view of the above-mentioned conventional drawbacks, the present invention provides a microprogram development support method that improves the efficiency of microprogram development and improves the efficiency of hardware debugging of a control device that is the purpose of development. The purpose is to
（４）発明の構成
そしてこの目的は本発明によればマイクロプログラム制
御により動作する制御装置において、該制御装置の制御
回路と被制御回路対応に接続端子を〃有し、かつ該被制
御回路の該制御回路に対するインタフェース部を擬似回
路で構成した遅延回路を有し、該制御回路と該遅延回路
とを接続して該破割回路を擬像的に動作保証して制御装
置のマイクロプログラムを動作させることを特徴とする
マイクロプログラム開発支援方式を提供することによっ
て達成される。(4) Structure and object of the invention According to the present invention, a control device operated by microprogram control has connection terminals corresponding to a control circuit of the control device and a controlled circuit, and a control device for controlling the control circuit of the control device. The interface section for the control circuit has a delay circuit configured with a pseudo circuit, and the control circuit and the delay circuit are connected to guarantee the operation of the break circuit in a virtual manner to operate the microprogram of the control device. This is achieved by providing a microprogram development support method that is characterized by the following.
（５）発明の実施例 以下本発明実施例を図面によって詳述する。(5) Examples of the invention Embodiments of the present invention will be described in detail below with reference to the drawings.
第１図は制御装置を分割したものであり制御回路（８）
、被制御回路（７）がその構成要素である。遅延回路（
６）はマイクロプログラムの開発時に被制御回路（７）
の代替となるものである。Figure 1 shows the control device divided into control circuits (8).
, a controlled circuit (7) is its component. Delay circuit (
6) is the controlled circuit (7) when developing the microprogram.
It is an alternative to
６．７．８の各回路はそれぞれ入出力インタフェースＡ
Ｏ〜Ａｍ、’−ＢＯ〜Ｂｎを有しておりそれぞれは第２
図のように接続される。例えば、マイクロプログラム開
発時は第２図（ａ＋のように制御回路と遅延回路が組合
わされてマイクロプログラムのデバッグを行い、マイク
ロプロゲラＪの開発が完了すると、第２図＋１）ｌのよ
うに制御回路と被制御回路とが組合わされて、全体とし
て制御装置を構成しデバッグの終たマイクロプログラム
の動作の元に未調整の被制御回路のワイヤードロジック
部分を検証する。この時、制御装置の分割にあたっては
、プリント板等の構成単位で入出力インタフェースが取
り出せるようにするのが普通のやり方である。第１図に
より本発明の動作概要を説明する。Each circuit in 6.7.8 has an input/output interface A.
O~Am, '-BO~Bn, each of which has the second
Connect as shown. For example, when developing a microprogram, the control circuit and delay circuit are combined as shown in Figure 2 (a+) to debug the microprogram. The control circuit and the controlled circuit are combined to form a control device as a whole, and the unadjusted wired logic portion of the controlled circuit is verified based on the operation of the debugged microprogram. At this time, when dividing the control device, it is common practice to make the input/output interfaces accessible in structural units such as printed boards. An outline of the operation of the present invention will be explained with reference to FIG.
Ｓ Ｅ Ｑ（１，１はマイクロプログラムシーケンザで
ありＣＭ （２１制御メモリに格納されたマイクロプロ
グラムをＣＭＩＲ（３１ＣＭ命令レジスタに読出しなが
ら所定の動作を実行する。ＣＴ Ｌ （５１は制御信号
送出回路でありＣＭＩＲの内容をデコート′シてＢＯ〜
Ｂｎのいずれかのインタフェース線に制御信号を送出す
る。被制御回路では、該当制御信号により定められた機
能動作を遂行させた後対応したＡ０〜Ａｍのいずれかの
インタフェース線に処理結果を出力する。このインタフ
ェースは制御回路のＳ Ｑ Ｃ（４１シ一ケンザ制御回
路に与えられマイクロプログラムからステータスチェッ
クを受けて処理をマイクロプログラムに引継ぐ。この時
ＡＯ−Ａｍのインタフェースはマイクロプログラムから
ルックインされる形式の他に成る条件のもとで割込みル
ーチンを起動するケースもある。また被制御回路が自律
的にＡＯ〜Ａｍのインタフェースを起動するケースもあ
る。マイクロプログラムを開発する場合、これらのイン
タフェース信号が規定通り応答されないとデバッグの効
率が非常に低下する。被制御回路は通常ワイヤドロシッ
ク部で構成しており、実現する機能が多岐にわたる場合
、このような傾向が顕著である。この被制御回路の代わ
りに遅延回路（６）を接続することでＡＯ〜Ａｍのイン
タフェースは全て規定通りの応答を保証することが可能
である。この遅延回路（６）は被制御回路（７）の動作
を擬以するものであり、主としてカウンタ類で構成する
ことができる。例えばＢＯから制御信号を受けるとカウ
ンタを起動し規定時間経過１ｉＡｏに、ステータス “
１゛を出力するような論理である。S E Q (1, 1 is a micro program sequencer, CM (21) executes a predetermined operation while reading the micro program stored in the control memory to the CMIR (31 CM instruction register), CT L (51 is a control signal sending circuit Then decode the contents of CMIR and BO~
A control signal is sent to one of the interface lines of Bn. After the controlled circuit performs the functional operation determined by the corresponding control signal, it outputs the processing result to the corresponding interface line A0 to Am. This interface is given to the SQC (41 sequencer control circuit) of the control circuit, receives a status check from the microprogram, and takes over the processing to the microprogram.At this time, the AO-Am interface is a type of look-in from the microprogram. There are cases in which an interrupt routine is activated under other conditions. There are also cases in which the controlled circuit autonomously activates the AO to Am interfaces. When developing a microprogram, these interface signals are If the response is not received correctly, the efficiency of debugging will be greatly reduced.The controlled circuit is usually composed of wire rosic parts, and this tendency is noticeable when the functions to be realized are wide. By connecting a delay circuit (6) instead, it is possible to ensure that all interfaces from AO to Am respond as specified.This delay circuit (6) can simulate the operation of the controlled circuit (7). It can be mainly composed of counters. For example, when a control signal is received from the BO, the counter is started, and when the specified time elapses 1iAo, the status "
The logic is such that it outputs 1.
遅延回路にば手操作部分を設けることにより、このステ
ータス“１゛を出力する時間を変えるとか、異常障害の
擬似としてステータス゛１゛を出力させないような指定
も可能でありマイクロプログラムのデパックで異常動作
シーケンスの検証も行える。また、ＡＯ−Ａｍへの割込
信号を自律的に発生することも可能である。ただし遅延
回路の機能を余り豊富に構成することはあまり効果的と
は言えず単機能におさえて最終的には被制御回路（７）
と本来の接続形態でオンラインデバッグを実施し全体的
に能率を向上させることになる。By providing a manual operation part in the delay circuit, it is possible to change the time at which this status "1" is output, or to specify that the status "1" will not be output as a simulation of an abnormal failure. It is also possible to verify the sequence. It is also possible to autonomously generate an interrupt signal to the AO-Am. However, it is not very effective to configure the delay circuit with too many functions, so it is a single function. Finally, the controlled circuit (7)
This will improve overall efficiency by performing online debugging using the original connection configuration.
（６）発明の効果
以上、詳細に説明したように、本発明のマイクロプログ
ラム開発支援方式によれば、マイクロプログラム制御方
式の機器を開発する場合マイクロプログラムの開発作業
時に、安定して動作するハードウェアを提供することが
でき、障害ハゲ等の探索に費ず無効作業を、極力おさえ
ることが可能であり効率の良いマイクロプログラム開発
の支援回路が実現されるといった効果大なるものである
。(6) Effects of the invention As explained in detail above, according to the microprogram development support system of the present invention, when developing equipment using a microprogram control method, it is possible to use hardware that operates stably during microprogram development work. The present invention has great effects in that it is possible to provide a support circuit for highly efficient microprogram development, and it is possible to minimize unnecessary work spent searching for obstacles such as bald spots.
第１図は本発明によるマイクロプログラム開発支援方式
の実施例のブロック構成図、第２図は第１図に示す各装
置の接続図でありｔａ＋はマイクロプログラム開発時の
接続図、（ｂ）はマイクロプログラム開発完了時の接続
図である。
図面において、■はマイクロプログラムシーケンサ、２
は制御メモリ、３はＣＭ命令レジスタ。
４ばシーケンサ制御回路、５は制御信号送出回路。
６は遅延回路、７は被制御回路、８は制御回路をそれぞ
れ示す。Fig. 1 is a block diagram of an embodiment of the microprogram development support system according to the present invention, Fig. 2 is a connection diagram of each device shown in Fig. 1, ta+ is a connection diagram during microprogram development, and (b) is It is a connection diagram at the time of completion of microprogram development. In the drawing, ■ indicates a microprogram sequencer, 2
is a control memory, and 3 is a CM instruction register. 4 is a sequencer control circuit, and 5 is a control signal sending circuit. Reference numeral 6 indicates a delay circuit, 7 indicates a controlled circuit, and 8 indicates a control circuit.
Claims (1)
て、該制御装置の制御回路と被制御回路対応に接続端子
を有し、かつ該被制御回路の該制御回路に対するインタ
フェース部を擬似回路で横制御−装置のマイクロプログ
ラムを動作させることヲ特徴とするマイクロプログラム
開発支援方式。A control device that operates under microprogram control has connection terminals corresponding to a control circuit of the control device and a controlled circuit, and an interface section of the controlled circuit to the control circuit is formed by a pseudo circuit that connects the lateral control device to the microcontroller. A microprogram development support method characterized by running programs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162851A JPS6054053A (en) | 1983-09-05 | 1983-09-05 | Microprogram development supporting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162851A JPS6054053A (en) | 1983-09-05 | 1983-09-05 | Microprogram development supporting system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6054053A true JPS6054053A (en) | 1985-03-28 |
Family
ID=15762446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58162851A Pending JPS6054053A (en) | 1983-09-05 | 1983-09-05 | Microprogram development supporting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054053A (en) |
-
1983
- 1983-09-05 JP JP58162851A patent/JPS6054053A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6054053A (en) | Microprogram development supporting system | |
| JPH07253909A (en) | Microprogram verifying method | |
| JPH0550016B2 (en) | ||
| JPS63271542A (en) | Rom debugger | |
| JPS5968034A (en) | Input and output port simulator for microcomputer developing device | |
| JP2001209555A (en) | Device for input/output emulation, method for emulating input/output device and storage medium which stores input/output emulation program | |
| JP2704935B2 (en) | Processor with test function | |
| JPS62103738A (en) | Programmable controller | |
| JP2686801B2 (en) | Microcomputer program development tool | |
| JPS61239345A (en) | I/o simulator | |
| JPS59202548A (en) | Debugging device | |
| JPS6177933A (en) | Data processing system | |
| JPH096641A (en) | Information processor | |
| JPH06301569A (en) | Emulator for peripheral lsi | |
| JPS6093519A (en) | Simulating device for process input and output signal | |
| JPS58121461A (en) | Debugging device for diagnostic program | |
| JPH0895610A (en) | Programmable controller | |
| JPH05204680A (en) | Malfunction preventing system for information processor | |
| JPS61239335A (en) | I/o simulator | |
| JPS6143347A (en) | Simulation method of vector instruction | |
| JPS5927355A (en) | Information processing system | |
| JPS63126043A (en) | Logic simulator | |
| JPH04191906A (en) | User program execution control system for programmable controller | |
| JPH02244343A (en) | Debugging system for program | |
| JPH08147191A (en) | Emulator and microcomputer development supporting device using the same |