JPS6051313A - Equivalent variable resistance circuit - Google Patents
Equivalent variable resistance circuitInfo
- Publication number
- JPS6051313A JPS6051313A JP15926583A JP15926583A JPS6051313A JP S6051313 A JPS6051313 A JP S6051313A JP 15926583 A JP15926583 A JP 15926583A JP 15926583 A JP15926583 A JP 15926583A JP S6051313 A JPS6051313 A JP S6051313A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- transistor
- transistors
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
Landscapes
- Networks Using Active Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はトランジスタによる等価可変抵抗回路の改良
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an improvement in an equivalent variable resistance circuit using transistors.
従来、音響機器を含む電子機器一般に広く使用される半
導体素子を利用した等価可変抵抗回路として第1図に示
すように構成されたものが知られている。2. Description of the Related Art Conventionally, an equivalent variable resistance circuit configured as shown in FIG. 1 is known as an equivalent variable resistance circuit using semiconductor elements that is widely used in general electronic equipment including audio equipment.
すなわち、これは電源vccと基準電位点GND間に電
流源SとダイオードDを直列に接続してなる最も基本的
なものであって、ダイオードDに電流源Sから■なる電
流を流すと、ダイオードDの動作抵抗rが熱電圧vTと
電流工とによシr=」−
■
となることを利用したものである。In other words, this is the most basic configuration in which a current source S and a diode D are connected in series between the power supply vcc and the reference potential point GND, and when a current of This takes advantage of the fact that the operating resistance r of D depends on the thermal voltage vT and the electric current r=''- (2).
つまシ、図示ω点からみた抵抗が上記rとなるもので、
電流源Sを制御して電流■を可変することにより、等価
可変抵抗rを得ることかできる。The resistance seen from the ω point shown in the diagram is the above r,
By controlling the current source S and varying the current (2), an equivalent variable resistance r can be obtained.
しかるに、実際の使用上において図示(A)点を入力端
としてΔiなる電流が流れこむと、ダイオードDに流れ
る電流は1十Δiとなるが、ダイオードの電圧電流特性
が指数関数であるために、非直線性歪が生じてしまうの
を避けられないという問題を有していた。However, in actual use, when a current of Δi flows into the input terminal at the point (A) shown in the figure, the current flowing through the diode D becomes 10 Δi, but since the voltage-current characteristic of the diode is an exponential function, The problem is that nonlinear distortion cannot be avoided.
このため、従来、第2図に示すように構成して非直線性
歪を抑制し得るようにしたものが知られている。For this reason, conventionally known devices are configured as shown in FIG. 2 to suppress nonlinear distortion.
すなわち、これは差動対トランジスタQ1 。In other words, this is a differential pair transistor Q1.
Q2に対し、それらの各コレクタと電源vCc間にカレ
ントミラ一対トランジスタQ!、Q4を負荷として接続
すると共に、それらの共通エミッタと基準電位点GND
間に電流源となるカレントミラ一対トランジスタQs、
Qlを接続してなるものであシ、トランジスタQ5への
入力電流Iと同じ電流がトランジスタQ6にも流れるよ
うになって、これらが上記差動対トランジスタQ1 、
Qzの動作電流となる。なお、トランジスタQ2のペー
スは適当なバイアス電流源VrefK接続されている。For Q2, a pair of current mirror transistors Q! between their respective collectors and the power supply vCc. , Q4 as a load, and their common emitter and reference potential point GND.
A pair of current mirror transistors Qs serving as a current source between them,
The same current as the input current I to the transistor Q5 also flows through the transistor Q6, and these are connected to the differential pair transistors Q1,
The operating current is Qz. Note that the pace of transistor Q2 is connected to an appropriate bias current source VrefK.
そして、かかる第2図において図示(A′)点からトラ
ンジスタQl側をみた等価抵抗r′について考えてみる
と、トランジスタQ1がダイオード接続となっているの
でトランジスタQ4のコレクタ抵抗rCを無視した場合
、それはトランジスタQ1のエミッタ動作抵抗r。に等
しくr’−re(Qt ) C但しre (Q4 )
>> re (Ql) :)の関係にある。これよシ
Ic(Qs) I
■
が得られ、図示(B)点から流れ込む電流Iを制御する
ことによって、図示(A′)からみた等価抵抗r′を可
変することができるようになる。Considering the equivalent resistance r' when looking at the transistor Ql side from the point (A') shown in FIG. 2, if we ignore the collector resistance rC of the transistor Q4 since the transistor Q1 is diode-connected, It is the emitter operating resistance r of transistor Q1. Equal to r'-re(Qt) Cwhere re(Q4)
>> re (Ql) :). From this, Ic(Qs) I.sub.2 is obtained, and by controlling the current I flowing from point (B) in the figure, it becomes possible to vary the equivalent resistance r' as seen from point (A') in the figure.
ところで、この場合、トランジスタQ1の電流がΔiだ
け増加したとすると、トランジスタQ1.Q2は差動構
成となっているので、トランジスタQ2の電流がΔiだ
け減少すると共に、カレントミラ一対トランジスタQ3
.Q4によシトランジスタQ4の電流もΔiだけ減少す
るようになる。By the way, in this case, if the current of transistor Q1 increases by Δi, then transistor Q1. Since Q2 has a differential configuration, the current of transistor Q2 decreases by Δi, and the current mirror pair transistor Q3
.. As Q4 increases, the current of transistor Q4 also decreases by Δi.
このことは、取シも直さず図示(A′)からの入力電流
が2・Δiであることを示しておシ、実際上図示(A′
)点からの入力電流がΔ(である場合のトランジスタQ
lの電流変化は1・Δiとなる。This shows that the input current from the diagram (A') is 2·Δi without changing the circuit, and in fact, the input current from the diagram (A')
Transistor Q when the input current from point ) is Δ(
The current change in l is 1·Δi.
つまシ、第1図に比して第2図の場合には、同じ入力電
流値において半分の電流変化しか生じないので、それだ
け実踪上の非直線性歪の発生を抑制することができるよ
うになっているものである。In contrast, in the case of Figure 2 compared to Figure 1, only half the current change occurs at the same input current value, so it is possible to suppress the occurrence of nonlinear distortion in real life. This is what has become.
しかしながら、第2図の場合には電源vccと基準電位
点GND間に縦続接続されるトランジスタ数が多いので
、動作に要する電圧が最低でも一つのペース・エミッタ
間電圧VBIeと二つのコレクタ・エミッタ間電圧VC
!、が必要となる如くVag + 2Vcx = VB
E (Q3 ) + Veffi(Qz )+VCE(
Ql )5−
またはVmz (Qs ) + VCE (Q4 )
+ V(1(Ql )#0.7V+2X0.2〜0.3
V# 1.1〜1,3vとなって、近時の携帯用小形
機器で要請される1v以下級の低電圧動作化を図るもの
には適用し得ないという問題を有していた。However, in the case of Fig. 2, there are many transistors connected in series between the power supply vcc and the reference potential point GND, so the voltage required for operation is at least one pace-emitter voltage VBIe and two collector-emitter voltages. Voltage VC
! , so that Vag + 2Vcx = VB
E (Q3) + Veffi (Qz) + VCE (
Ql)5- or Vmz (Qs) + VCE (Q4)
+V(1(Ql)#0.7V+2X0.2~0.3
V# is 1.1 to 1.3v, which poses a problem that it cannot be applied to devices that operate at a low voltage of 1v or less, which is required in recent small portable devices.
そこで、この発明は以上のような点に鑑みてなされたも
ので、非@線性歪を抑制し得ると共に、1v以下級の低
電圧動作化が可能であるように改良した極めて良好なる
等価可変抵抗回路を提供することを目的としている。Therefore, this invention was made in view of the above points, and is an extremely good equivalent variable resistor that is improved so that non-linear distortion can be suppressed and low voltage operation of 1 V or less is possible. The purpose is to provide circuits.
すなわち、この発明による等価可変抵抗回路は、各エミ
ッタが基準電位点または電源に接続された第1および第
2のカレントミラ一対トランジスタと、一端が前記電源
または基準電位点に接続され且つ他端が前記第1のカレ
ントミラ一対トランジスタの非ダイオード接続側コレク
タおよび前記第2のカレントミラ一対トランジスタのダ
イオード接続側コレクタとに共通に接6−
続された電流源と、各エミッタが前記電源または基準電
位点に接続されると共に、ダイオード接続側のコレクタ
が前記第2のカレントミラ一対トランジスタの非ダイオ
ード接続側のコレクタに接続され且つ非ダイオード接続
のコレクタが前記第1のカレントミラ一対トランジスタ
のダイオード接続側のコレクタに接続された第3のカレ
ントミラ一対トランジスタとを具備してなることを特徴
としている。That is, the equivalent variable resistance circuit according to the present invention includes a pair of first and second current mirror transistors whose respective emitters are connected to a reference potential point or a power source, one end of which is connected to the power source or a reference potential point, and the other end of which is connected to the power source or the reference potential point. a current source connected in common to the non-diode-connected collectors of the first pair of current mirror transistors and the diode-connected collectors of the second pair of current mirror transistors; each emitter connected to the power source or the reference potential; and the collector on the diode-connected side is connected to the collector on the non-diode-connected side of the second current mirror pair of transistors, and the non-diode-connected collector is connected to the diode-connected side of the first current mirror pair of transistors. and a third pair of current mirror transistors connected to the collector of the transistor.
以下図面を参照してこの発明の一実施例につき詳細に説
明する。An embodiment of the present invention will be described in detail below with reference to the drawings.
すなわち、第3図に示すようにカレントミラ一対トラン
ジスタQlt + QtzおよびQts + Q14は
互いのエミッタが基準電位点GNDに接続されている。That is, as shown in FIG. 3, the emitters of the pair of current mirror transistors Qlt + Qtz and Qts + Q14 are connected to the reference potential point GND.
ここで、トランジスタQ14はダイオード接続されたト
ランジスタQ15のコレクタ・エミッタ通路を介して電
源VCCに接続されている。Here, the transistor Q14 is connected to the power supply VCC through a collector-emitter path of a diode-connected transistor Q15.
また、トランジスタQ1□はダイオード接続されると共
にトランジスタQ1gのコレクタ・エミッタ通路を介し
て電源vccに接続されている。Further, the transistor Q1□ is diode-connected and connected to the power supply vcc via the collector-emitter path of the transistor Q1g.
そして、トランジスタQ11のコレクタおよびダイオー
ド接続されたトランジスタ(hsのコレクタは共通に電
流源s11を介して電源VCCに接続されている。The collector of the transistor Q11 and the collector of the diode-connected transistor (hs) are commonly connected to the power supply VCC via a current source s11.
なお、以上においてトランジスタQ1s 1Q16もカ
レントミラ一対となされている。Note that in the above description, the transistors Q1s 1Q16 are also formed as a pair of current mirrors.
而して、以上の構成においてトランジスタQllr Q
lzおよびQls t Q14ならびにQls。Therefore, in the above configuration, the transistor Qllr Q
lz and Qls t Q14 and Qls.
Qlgはそれぞれカレントミラ一対となされているので
、各コレクタ電流IC(Qll ) 〜IC(Qlg
)はIC(Qll ) = IC(Q12 ) r I
C(Qlg ) = IC(Q14 )tIc(Qls
) = IC(Qlg )の如く互いに等しい関係に
ある。Since each Qlg is made up of a pair of current mirrors, each collector current IC(Qll) ~ IC(Qlg
) is IC(Qll) = IC(Q12) r I
C(Qlg) = IC(Q14)tIc(Qls
)=IC(Qlg).
そして、回路構成上から当然ながら”c((hl)=
Ic(Qlg ) + IC(Q14 ) = Ic(
Qts )の関係にあるので、結局のところIc(Ql
t ) = Ic(Qtz ) =Ic(Qlg )=
Ic(Qt4) −Ic(Qts )= Ic(Qt
s)が成立している。And, from the circuit configuration, naturally “c((hl)=
Ic(Qlg) + IC(Q14) = Ic(
Qts), so in the end Ic(Ql
t) = Ic(Qtz) = Ic(Qlg)=
Ic(Qt4) −Ic(Qts)=Ic(Qt
s) is established.
また、回路構成上からIc (Qlz ) + Ic
(Qlg)=Iの関係が成立しているので、各トランジ
スタQ!t〜Q16の動作電流IC(Qll)〜Ic(
Q□6)はいずれもI/2となっている。Also, from the circuit configuration, Ic (Qlz) + Ic
Since the relationship (Qlg)=I holds true, each transistor Q! Operating current IC (Qll) ~ Ic (
Q□6) are all I/2.
第4図は第3図の図示p)点(トランジスタQ1 、Q
6の共通コレクタ)と基準電位点GND間に電圧信号源
■inを接続した場合の低周波における簡略化等価回路
を示している。Figure 4 shows point p (transistors Q1, Q) shown in Figure 3.
6 shows a simplified equivalent circuit at a low frequency when a voltage signal source ``in'' is connected between the common collector of 6) and the reference potential point GND.
ここで、上述したように各トランジスタQll〜Q1s
+の動作電流が等しいので、それらの各エミッタ動作抵
抗r8(Qlt ) 〜ro(Qlg )も互いに等し
い。Here, as described above, each transistor Qll to Q1s
Since the + operating currents are equal, their respective emitter operating resistances r8(Qlt) to ro(Qlg) are also equal to each other.
そして、NPNトランジスタQtt〜Q14の電流増幅
率をβ、とし且つPNP )ランジスタQts +Q1
gのそれをβ、として、入力電流工inおよび入力電圧
vinについてみてみると、第4図において
vin:βNroZg
9−
なる関係が成立している。Then, the current amplification factor of the NPN transistors Qtt to Q14 is set to β, and the PNP transistor Qts +Q1
Letting that of g be β, and looking at the input current in and the input voltage vin, the following relationship holds true in FIG. 4: vin: βNroZg 9-.
従って、第3図の図示(D)点からみた等価抵抗ると
T
Rζ−一
■
となって、■を制御すれば可変等価抵抗Rを得ることが
できるようになる。Therefore, the equivalent resistance seen from point (D) in FIG. 3 is T Rζ-1■, and by controlling ■, a variable equivalent resistance R can be obtained.
また、第3図においてトランジスタQllにΔiなる電
流の増加があったとすると、トランジスタQ11+ Q
12はカレントミラ一対なので、トランジスタQ12側
の電流もΔiだけ増加する。Also, in FIG. 3, if there is an increase in the current Δi in the transistor Qll, then the transistor Q11+Q
Since 12 is a pair of current mirrors, the current on the transistor Q12 side also increases by Δi.
すると、その分だけトランジスタQ1gの電流が減少し
、トランジスタQCs 、 Q14およびQls。Then, the current of transistor Q1g decreases by that amount, and the current of transistors QCs, Q14 and Qls decreases by that amount.
Qlgがそれぞれカレントミラーなので、結局トランジ
スタQ16の電流もΔiだけ減少することになる。つま
シ、取シも亘さず図示り)点から2・Δiなる電流の流
入があったことになる。Since each Qlg is a current mirror, the current of the transistor Q16 also decreases by Δi. This means that a current of 2·Δi flows from the point (not shown in the diagram), which does not cross the tab or handle.
10−
これは、図示p)点からの電流流入がΔiであるとき、
トランジスタ(htの動作電流変化はi・Δiとなって
、第2図の場合と同様に、非直線性歪の発生を抑制し得
るものであることを示している。10- This means that when the current inflow from point p) is Δi,
The operating current change of the transistor (ht) is i·Δi, which indicates that the occurrence of nonlinear distortion can be suppressed as in the case of FIG. 2.
第5図は第3図の回路をコンピュータ解析した等価可変
抵抗特性を示すもので、略理論通シのリニアな特性が得
ら九ることを示している。FIG. 5 shows equivalent variable resistance characteristics obtained by computer analysis of the circuit shown in FIG. 3, and shows that almost theoretically linear characteristics can be obtained.
そして、第3図の回路は電源vccと基準電位点GND
間に縦続接続されるトランジスタ数が少ないので、動作
に要する電圧がvBつ+”cF、(”ro、8〜0.9
V )で済む如く、1v以下級の低電圧動作化が可能
となっている。The circuit in Figure 3 connects the power supply VCC and the reference potential point GND.
Since the number of transistors connected in cascade between them is small, the voltage required for operation is vB + "cF, ("ro, 8~0.9
It is possible to operate at a low voltage of 1 V or less, so that only V) is required.
第6図は他の実施例を示すもので、第3図のトランジス
タQ1t〜Q16の緬性を入れ換えると共に、電源■。FIG. 6 shows another embodiment in which the transistors Q1t to Q16 shown in FIG.
0と基準電位点GNDとを逆に接続し、且つカレントミ
ラ一対トランジスタQlt’〜Q16′のエミッタに抵
抗R工〜R6を挿入した場合である。そして、この場合
にはトランジスタQ14’ + Qts’の共通コレク
タ(図示D′点)からみた等価可変抵抗R′が第3図の
Rに等しい特性となるものである。0 and the reference potential point GND are connected inversely, and resistors R to R6 are inserted into the emitters of the pair of current mirror transistors Qlt' to Q16'. In this case, the equivalent variable resistance R' viewed from the common collector of the transistors Q14' + Qts' (point D' in the figure) has a characteristic equal to R in FIG. 3.
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。It goes without saying that the present invention is not limited to the embodiments described above and illustrated, and that various modifications and applications can be made without departing from the gist of the invention.
〔発明の効果〕
従って、以上詳述したようにこの発明によれば、非直線
性歪を抑制し得ると共に、1v以下級の低電圧動作化が
可能であるように改良した極めて良好なる等価可変抵抗
回路を提供することが可能となる。[Effects of the Invention] Therefore, as described in detail above, according to the present invention, an extremely good equivalent variable is achieved which is improved so that nonlinear distortion can be suppressed and low voltage operation of 1 V or less is possible. It becomes possible to provide a resistance circuit.
第1図、第2図は従来の等価可変抵抗回路を示す構成説
明図、第3図はこの発明に係る等価可変抵抗回路の一実
施例を示す構成説明図、第4図は第3図の等測的略図、
第5図は第3図の等価可変抵抗特性を示す曲線図、第6
図はこの発明の他の実施例を示す構成説明図である。
Qsx”Qte・・・トランジスタ、811・・・電流
源、vcc・・・電源、GND・・・基準電位点。
13−
瀉3図
第4図
6
囮
i4「1−]i2
第5図
第6図
ト、ゐ「ト[有]白relφVin
i21 and 2 are configuration explanatory diagrams showing a conventional equivalent variable resistance circuit, FIG. 3 is a configuration explanatory diagram showing an embodiment of the equivalent variable resistance circuit according to the present invention, and FIG. isometric diagram,
Figure 5 is a curve diagram showing the equivalent variable resistance characteristics of Figure 3;
The figure is a configuration explanatory diagram showing another embodiment of the present invention. Qsx"Qte...transistor, 811...current source, vcc...power supply, GND...reference potential point. 13- Figure 3 Figure 4 Figure 6 Decoy i4"1-]i2 Figure 5 Figure 6 Figure, 2
Claims (1)
よび第2のカレントミラ一対トランジスタと、一端が前
記電源または基準電位点に接続され且つ他端が前記第1
のカレントミラ一対トランジスタの非ダイオード接続側
コレクタおよび前記第2のカレントミラ一対トランジス
タのダイオード接続側コレクタとに共通に接続された電
流源と、各エミッタが前記電源または基準電位点に接続
されると共に、ダイオード接続側のコレクタが前記第2
のカレントミラ一対トランジスタの非ダイオード接続側
のコレクタに接続され且つ非ダイオード接続のコレクタ
が前記第1のカレントミラ一対トランジスタのダイオー
ド接続側のコレクタに接続された第3のカレントミラ一
対トランジスタとを具備してなることを特徴とする等価
可変抵抗回路。a pair of first and second current mirror transistors each having an emitter connected to a reference potential point or a power supply; one end connected to the power supply or reference potential point and the other end connected to the first transistor;
a current source commonly connected to the non-diode-connected collectors of the current mirror pair of transistors and the diode-connected collectors of the second current mirror pair of transistors, each emitter of which is connected to the power supply or reference potential point; , the collector on the diode connection side is connected to the second
a third pair of current mirror transistors connected to the collectors on the non-diode-connected side of the pair of current mirror transistors, and the non-diode-connected collectors are connected to the collectors on the diode-connected side of the first pair of current mirror transistors. An equivalent variable resistance circuit characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15926583A JPS6051313A (en) | 1983-08-31 | 1983-08-31 | Equivalent variable resistance circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15926583A JPS6051313A (en) | 1983-08-31 | 1983-08-31 | Equivalent variable resistance circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6051313A true JPS6051313A (en) | 1985-03-22 |
Family
ID=15689988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15926583A Pending JPS6051313A (en) | 1983-08-31 | 1983-08-31 | Equivalent variable resistance circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6051313A (en) |
-
1983
- 1983-08-31 JP JP15926583A patent/JPS6051313A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0322723B2 (en) | ||
JPH02301308A (en) | Gain variable circuit | |
JP2622321B2 (en) | High frequency cross junction folded cascode circuit | |
EP0475507B1 (en) | Amplifier arrangement | |
US4451800A (en) | Input bias adjustment circuit for amplifier | |
KR920009548B1 (en) | Cascade current source appliance | |
WO1993017494A1 (en) | Differential current amplifier circuit | |
JPS6051313A (en) | Equivalent variable resistance circuit | |
JPS60208106A (en) | Differential amplifier | |
US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
JP3272749B2 (en) | A current source whose output current has a predetermined ratio to input current | |
US6339319B1 (en) | Cascoded current mirror circuit | |
US4137506A (en) | Compound transistor circuitry | |
JPH0527282B2 (en) | ||
JPH0133046B2 (en) | ||
US4084129A (en) | Voltage controlled variable gain circuit | |
JP2996551B2 (en) | Current mirror circuit device | |
JPS6033717A (en) | Current mirror circuit | |
JP3317922B2 (en) | Switch circuit for built-in semiconductor device | |
JPH11177353A (en) | Voltage current conversion circuit | |
JP2716560B2 (en) | Semiconductor integrated circuit | |
KR940002235Y1 (en) | Diff amp used for high frequency | |
JPH0342741Y2 (en) | ||
JP3043183B2 (en) | Current divider circuit | |
JPH0487407A (en) | Buffer circuit |