JPS6050755A - Data reproducing circuit - Google Patents

Data reproducing circuit

Info

Publication number
JPS6050755A
JPS6050755A JP15790983A JP15790983A JPS6050755A JP S6050755 A JPS6050755 A JP S6050755A JP 15790983 A JP15790983 A JP 15790983A JP 15790983 A JP15790983 A JP 15790983A JP S6050755 A JPS6050755 A JP S6050755A
Authority
JP
Japan
Prior art keywords
data
pulse
read
phase
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15790983A
Other languages
Japanese (ja)
Inventor
Kaoru Konno
紺野 薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP15790983A priority Critical patent/JPS6050755A/en
Publication of JPS6050755A publication Critical patent/JPS6050755A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To obtain accurate reproduction data by controlling the phase relation between a read signal and a read window when the read singnal read out of a recording medium during the generation of a data error to obtain the reproduction data. CONSTITUTION:In case a data error is detected after the reproduction data is processed, a signal which is reread is produced from the data processor of a host side. While a reread command given from the host side is supplied to a memory 8. Therefore the memory 8 supplies the information so far stored to a phase detector 1 via a signal line 8a or 8b to an amplifier 2 via an OR circuit 9a or 9b to change the frequency of a VCO circuit 3. In such a way, the phase of a window pulse generated from a window producing circuit 4 is shifted properly forward or backward to extract the data out of the read signal when the read signal which is reread is processd. Thus the margin area of the window pulse is obtained and therefore the accurate data can be read or reproduced by controlling properly the phase of the window pulse even in case a data error arises.

Description

【発明の詳細な説明】 技術分野 本発明は記録媒体から読取った読取信号を処理してデー
タを再生するデータ再生回路に関するものであって、更
に詳細には、再生データ内にデータエラーが発生した場
合に於いても再読取を行なう事によってエラーの発生す
る事のないデータを再生する事を可能としたデータ再生
回路に関するものである。
[Detailed Description of the Invention] Technical Field The present invention relates to a data reproducing circuit that processes a read signal read from a recording medium and reproduces data, and more particularly relates to a data reproducing circuit that reproduces data by processing a read signal read from a recording medium. The present invention relates to a data reproducing circuit that can reproduce error-free data by re-reading the data even in the case of an error.

従来技術 データの記録用としてフロッピーディスク装置が広く使
用されてG)るが、フロッピーディスク装置に於ける標
準的な記録方式としては単密度用のFM記録方式と倍密
度用のMFMFM記録方式ある。単密度用のFM記録方
式に於いては、(1)ビットセルの中央にデータビット
を書くということと、(2)ビットセルの先頭にクロッ
クビットを書くという基準に従って記録を行なうもので
ある。一方、倍密度用のMFMFM記録方式いては、(
1)の基準は同じであるが、(2)の基準が異なり、即
ち直前及び現在の両ビットセルともデータビットが書か
れない時に現在のビットセルの先頭にクロックビットを
書くという基準を使用するものである。従って、MFM
FM記録方式いては、データビットの両隣のクロックビ
ットを省略しており、この為に、ビットセルの間隔を1
/2として、記録密度を2倍としている。尚、16進数
“A1′′のビットパターンをFM記録方式で記録した
場合を第1図に、又MFMFM記録方式録した場合を第
2図に示しである。
BACKGROUND OF THE INVENTION Floppy disk devices are widely used for recording data, and the standard recording methods for floppy disk devices include the FM recording method for single density and the MFMFM recording method for double density. In the single-density FM recording method, recording is performed according to the following criteria: (1) a data bit is written in the center of a bit cell, and (2) a clock bit is written at the beginning of a bit cell. On the other hand, in the MFMFM recording system for double density, (
The criterion for 1) is the same, but the criterion for (2) is different, that is, it uses the criterion of writing a clock bit at the beginning of the current bit cell when no data bit is written in both the previous and current bit cells. be. Therefore, MFM
In the FM recording method, the clock bits on both sides of the data bit are omitted, and for this reason, the interval between bit cells is set to 1.
/2, the recording density is doubled. Incidentally, FIG. 1 shows the case where the bit pattern of hexadecimal number "A1'' is recorded by the FM recording method, and FIG. 2 shows the case where it is recorded by the MFMFM recording method.

第1図(a )に示した如く、フロッピーディスクから
読取られた読取信号は、通常、クロックパルスとデータ
パルスとを混在した信号となっており、この読取信号を
第1図(b)に示したデータウィンドで処理する事によ
って第1図(C)に示した如くデータパルスのみからな
る再生データを取り出さねばならない。尚、第2図に示
したMFMFM記録方式ける場合も全く同様である。こ
のように、フロッピーディスク装置(FDD)から読取
った読取信号から再生データを取出す為の従来のデータ
再生回路を第3図にブロック図で示しである。第3図に
示した如く、データ再生回路は、フロッピーディスク装
置から読取られた読取信号が入力されるVFO回路(可
変周波数発振器)10と、VFO回路10の出力が入力
されてウィンドパルスを発生させるウィンド生成回路4
と、ウ3− インド生成回路4の出力と読取信号とが共に入力される
データセパレータ5とを有している。VFO回路10は
、位相検出器1とアンプ2とVCO(電圧制御発振器)
3とを有しており、vco回路3の出力が位相検出器1
ヘフイードバツクされてフェーズドロックループ(PL
L)を構成している。尚、位相検出器1はポンプアップ
信号をアンプ2へ供給する信号線1aとポンプダウン信
号をアンプ2へ供給する信号線1bとでアンプ2へ接続
されている。ポンプアップ信号は位相検出器1からの出
力を高め、一方ポンプダウン信号はその出力を低下させ
る。vCO回路3はアンプ2からの信号の電圧レベルに
よってその発信周波数が変化する。
As shown in Figure 1(a), the read signal read from the floppy disk is usually a mixture of clock pulses and data pulses, and this read signal is shown in Figure 1(b). As shown in FIG. 1(C), reproduced data consisting only of data pulses must be extracted by processing with a data window. The same applies to the MFMFM recording method shown in FIG. 2. FIG. 3 shows a block diagram of a conventional data reproducing circuit for extracting reproduced data from a read signal read from a floppy disk device (FDD). As shown in FIG. 3, the data reproducing circuit includes a VFO circuit (variable frequency oscillator) 10 to which a read signal read from a floppy disk device is input, and an output of the VFO circuit 10 to which the output is input and generates a wind pulse. Window generation circuit 4
and a data separator 5 to which the output of the window generation circuit 4 and the read signal are both input. The VFO circuit 10 includes a phase detector 1, an amplifier 2, and a VCO (voltage controlled oscillator).
3, and the output of the VCO circuit 3 is connected to the phase detector 1.
Phased-locked loop (PL)
L). The phase detector 1 is connected to the amplifier 2 through a signal line 1a for supplying a pump-up signal to the amplifier 2 and a signal line 1b for supplying a pump-down signal to the amplifier 2. The pump-up signal increases the output from the phase detector 1, while the pump-down signal decreases its output. The oscillation frequency of the vCO circuit 3 changes depending on the voltage level of the signal from the amplifier 2.

第3図に示した様なVFO回路はデータを取出す為のデ
ータウィンドのみならずクロックパルスを取出す為のク
ロックウィンドを発生される為にも使用される。又、フ
ロッピーディスクが18Mフォーマットを有する場合に
は、IDフィールドの先頭部及びデータフィールドの先
頭部に夫々S4− YNCフィールドが設けられており、この5YNCフイ
ールドは16進数” o o ”のデータで構成されて
いる。従って、5YNCフイールドはクロックパルスの
みから構成されており、従ってパルスが等間隔で配列さ
れている。従って、5YNCフイールドに於いてはパル
ス間の干渉は両方向に等しいので他のパルスの干渉によ
るピークシフトは発生しない。従って、通常、この5Y
NCフイールドのクロックパルスにロック即ち同期させ
てウィンド発生回路4によってウィンドを発生する事が
行なわれる。この様にして一旦同期が取られた後は、デ
ィスクの回転変動が生じたとしても、VFO回路10に
よってビットの位相変化に追従する事が可能となり、読
取信号からデータを再生する為に正確なウィンドを発生
させる事が可能である。しかしながら、第3図に示した
構成に於いては、何らかの原因により発生する個々のピ
ークシフトに起因するビットの位相変化を補償する事が
不可能である。この点について第4図を参考に更に詳細
に説明する。
The VFO circuit as shown in FIG. 3 is used not only to generate a data window for extracting data but also to generate a clock window for extracting clock pulses. Furthermore, if the floppy disk has an 18M format, an S4-YNC field is provided at the beginning of the ID field and the beginning of the data field, respectively, and this 5YNC field is composed of hexadecimal "o o" data. has been done. Therefore, the 5YNC field consists only of clock pulses, and therefore the pulses are arranged at equal intervals. Therefore, in the 5YNC field, since the interference between pulses is equal in both directions, no peak shift occurs due to interference with other pulses. Therefore, usually this 5Y
A window is generated by the window generating circuit 4 in lock or synchronization with the clock pulse of the NC field. Once synchronization is established in this way, even if disc rotational fluctuations occur, the VFO circuit 10 can follow the bit phase changes, ensuring accurate reproduction of data from the read signal. It is possible to generate a window. However, in the configuration shown in FIG. 3, it is impossible to compensate for bit phase changes caused by individual peak shifts that occur for some reason. This point will be explained in more detail with reference to FIG.

第4図<a )は第3図に示したウィンド生成回路4に
よって周期的に発生されるウィンドパルスを示しており
、一方第4図(b)はフロッピーディスクから読取られ
た読取信号を示している。尚、第4図(b)に示した読
取信号に於いては、簡単化の為に、データパルスのみを
示しである。第4図(b)の読取信号が位相検出器1及
びデータセパレータ5に印加されて、ウィンド発生回路
4によって発生される第4図(a )に示したウィンド
信号によって処理されて所望のデータのみからなる再生
データが取出されるわけである。しかしながら、第4図
に示した如くウィンドパルスとデータパルスとは必ずし
も一定の位相関係を有するものではなく、種々の原因に
よって両者間の位相が異なる。例えば、フロッピーディ
スクからヘッドを介して読出される際のジッター、及び
位相検出器1乃至ウィンド生成回路4の間の回路部分の
ジッター等による影響をうけウィンドパルスとデータパ
ルス間の位相が変化する。この様な位相Tの変化はある
範囲内のものは許容されるが、その様な範囲を超えた場
合には、データセパレータ5が正確な再生データを出力
できない場合が発生する。
FIG. 4<a) shows the wind pulses periodically generated by the window generating circuit 4 shown in FIG. 3, while FIG. 4(b) shows the read signal read from the floppy disk. There is. In the read signal shown in FIG. 4(b), only the data pulse is shown for the sake of simplicity. The read signal shown in FIG. 4(b) is applied to the phase detector 1 and the data separator 5, and is processed by the window signal shown in FIG. 4(a) generated by the window generating circuit 4 to obtain only desired data. The reproduced data consisting of is extracted. However, as shown in FIG. 4, the wind pulse and the data pulse do not necessarily have a constant phase relationship, and the phase between them differs due to various reasons. For example, the phase between the wind pulse and the data pulse changes due to the effects of jitter when reading from the floppy disk via the head, jitter of the circuit between the phase detector 1 and the window generation circuit 4, and the like. Such a change in the phase T is allowed within a certain range, but if it exceeds such a range, the data separator 5 may not be able to output accurate reproduced data.

その様な場合には、再生データが供給されるデータ処理
装置内に設けられているエラー検出回路によってデータ
エラーが発見される。この様な場合にはデータ処理装置
側からの指令によって再読取を行なったとしても再びデ
ータエラーが発生する可能性が大である。
In such a case, a data error is discovered by an error detection circuit provided within the data processing device to which the reproduced data is supplied. In such a case, there is a high possibility that a data error will occur again even if re-reading is performed in response to a command from the data processing device.

目 的 本発明は、以上の点に鑑みなされたものであって、デー
タエラーの発生等により記録媒体から読取った読取信号
を処理して再生データを得る場合に、読取信号と読取ウ
ィンドどの位相関係を制御して正確な再生データを発生
する事を可能としたデータ再生回路を提供する事を目的
とする。
Purpose The present invention has been made in view of the above points, and is aimed at determining the phase relationship between the read signal and the read window when processing a read signal read from a recording medium to obtain reproduced data due to the occurrence of a data error, etc. An object of the present invention is to provide a data reproducing circuit that can generate accurate reproduced data by controlling the data.

構 成 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。第5図(a)は1個のウィン
ドパルスを示しており、一方第5図(C)はそのウィン
ドによって抽出されるべき7− データパルスを示している。第5図(a )のウィンド
パルスの立上端と第5図(C)のデータパルスの立上端
との間には位相差Tが存在している。
Configuration Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings. Figure 5(a) shows one wind pulse, while Figure 5(c) shows the 7-data pulses to be extracted by the wind. A phase difference T exists between the rising edge of the wind pulse in FIG. 5(a) and the rising edge of the data pulse in FIG. 5(C).

前述した如くウィンドパルスに対するデータパルスの立
上端は理想的には、第5図に示した如く、ウィンドパル
スの中央位置に存在する事が望ましい。しかしながら、
読取時に於けるデータのジッターや回路の応答性等の要
因等により、データパルス等の立上端は、第5図(b 
’)に示した如くウィンドの中心を最大値とするある確
立分布曲線を持って存在している。従って第5図(b)
の確立分布曲線の頻度が低い裾の部分は極めて大きなジ
ッター等の変動原因が発生した事を表わす事となり、従
って設計上第5図(a )のウィンドパルスの立上端及
び立下端側に所定の幅を持ったマージン領域α1及びα
2を夫々設けることが必要となる。即ち、第5図(C)
のデータパルスの立上端が第5図(b)のマージンα1
又はα2の何れかの領域に存在する場合は異常なピット
シフトが発生したことを表わし、データ処理を行なった
場合8− にデータエラーが発生する可能性が大である。尚、ここ
で注意すべきことは、第5図(b)に示したデータパル
スの立上端の存在確立分布曲線は、データパルス間の干
渉によるごットシフ1〜のみならず、ある特定のデータ
ビットが、データの読出し時に発生するジッターや回路
の応答性等により個別的に発生するビットシフトの影響
によるものである。更に、第5図(b)に示す確立曲線
が通常のガウス分布である場合には、立上端側マージン
領域α1及び立下端側マージン領域α2の範囲は実質的
に等しい。
As described above, ideally, the rising edge of the data pulse relative to the wind pulse should be located at the center of the wind pulse, as shown in FIG. however,
Due to factors such as data jitter and circuit responsiveness during reading, the rising edge of the data pulse, etc.
'), it exists with a certain probability distribution curve with the maximum value at the center of the window. Therefore, Fig. 5(b)
The tail portion of the probability distribution curve where the frequency is low indicates that an extremely large cause of fluctuation such as jitter has occurred.Therefore, in the design, a predetermined value is placed on the rising and falling ends of the wind pulse shown in Figure 5(a). Margin areas α1 and α with width
2, respectively. That is, FIG. 5(C)
The rising edge of the data pulse is the margin α1 in FIG. 5(b).
If it exists in any region of α2 or α2, it indicates that an abnormal pit shift has occurred, and there is a high possibility that a data error will occur in 8- when data processing is performed. What should be noted here is that the existence probability distribution curve of the rising edge of the data pulse shown in FIG. However, this is due to the effects of bit shifts that occur individually due to jitter that occurs when reading data, circuit responsiveness, etc. Further, when the probability curve shown in FIG. 5(b) is a normal Gaussian distribution, the ranges of the rising end side margin area α1 and the falling edge side margin area α2 are substantially equal.

本発明はこの様な点に着目してなされたものであって、
第5図(b)に示したような補助ウィンドパルスを使用
してデータパルスの立上端が立上端側マージン領域0貫
又は立下端側マージン領域α2のいずれかに存在するも
のであるか否かを判別し、データエラー等の原因によっ
てデータの再読取を行なう場合には、第5図(a )の
ウィンドパルスの位相を所望の方向にずらせて読取信号
からのデータの抽出を行なう事を特徴とする特許ある。
The present invention has been made with attention to such points, and
Using the auxiliary wind pulse shown in FIG. 5(b), check whether the rising edge of the data pulse exists in either the rising edge side margin area 0 or the falling edge side margin area α2. When re-reading data due to a data error or other cause, the phase of the wind pulse shown in Fig. 5(a) is shifted in a desired direction to extract data from the read signal. There is a patent for this.

尚、第5図(b)に示した補助ウィンドパルスの立上端
側の位相ΔT+及び立下端側の位相△T2は夫々前述し
たマージン領域α1及びα2を参考に適宜決定する。
Incidentally, the phase ΔT+ on the rising edge side and the phase ΔT2 on the falling edge side of the auxiliary wind pulse shown in FIG. 5(b) are appropriately determined with reference to the aforementioned margin areas α1 and α2, respectively.

第5図に示した本発明の原理に基づいて構成されたデー
タ再生回路の1実施例を第6図に示しである。即ち、第
6図のデータ再生回路は、位相検出器1とアンプ2とV
Co回路3とウィンド生成回路4とデータセパレータ5
とを有しており、これらの各要素は第3図に示した対応
する符号のものと同一である。従って、第6図の回路に
於いても、位相検出器1とアンプ2とVCO回路3とは
VFO回路を構成している。しかしながら、第6図の回
路に於いては、位相検出器1からの出力であるポンプア
ップ信号線1a及びポンプダウン信号線2bは直接的に
アンプ2へ入力されておらず、OR回路9a及び9bの
夫々の一方の入力端へ接続されている。第6図のデータ
再生回路に於いては、vco回路3からの出力に応じて
第5図(d ’)に示した補助ウィンドを生成する補助
ウィンド生成回路6と、ウィンド生成回路4からの出力
と補助ウィンド生成回路6の出力と読取信号とが入力さ
れて、読取信号内の成るデータの立上端が第5図(d)
に示したΔT1及びΔT2の範囲内に存在するか否かを
判別するデータ立上り位置検出回路7とを有している。
FIG. 6 shows an embodiment of a data reproducing circuit constructed based on the principle of the present invention shown in FIG. That is, the data reproducing circuit of FIG. 6 consists of phase detector 1, amplifier 2, and V
Co circuit 3, window generation circuit 4, and data separator 5
Each of these elements has the same reference numeral as shown in FIG. 3. Therefore, in the circuit shown in FIG. 6 as well, the phase detector 1, amplifier 2, and VCO circuit 3 constitute a VFO circuit. However, in the circuit shown in FIG. 6, the pump-up signal line 1a and pump-down signal line 2b, which are the outputs from the phase detector 1, are not directly input to the amplifier 2, and the OR circuits 9a and 9b are not directly input to the amplifier 2. are connected to one input terminal of each of the two input terminals. In the data reproducing circuit of FIG. 6, there is an auxiliary window generation circuit 6 that generates the auxiliary window shown in FIG. The output of the auxiliary window generation circuit 6 and the read signal are input, and the rising edge of the data in the read signal is as shown in FIG. 5(d).
It has a data rising position detection circuit 7 that determines whether the data is within the range of ΔT1 and ΔT2 shown in FIG.

更に、データ立上り位置検出回路7は記憶装@8へ接続
されており、データ立上り位置検出回路7によって成る
データの立上端がΔT+またはΔT2の何れかの範囲内
に存在する事が判別された場合にはその情報を記憶装置
8内に記憶させる。記憶装置の1出力端はOR回路9a
の他方の入力端に接続されており、又記憶装置8の別の
出力端がOR回路91]の他方の入力端に接続されてい
る。更に、記憶装置8はホスト側の処理装置から供給さ
れる再読出指令を入力する事が可能に接続されている。
Further, the data rising position detecting circuit 7 is connected to the storage device @8, and when it is determined by the data rising position detecting circuit 7 that the rising edge of the data exists within the range of either ΔT+ or ΔT2. The information is stored in the storage device 8. One output terminal of the storage device is the OR circuit 9a.
The other output terminal of the storage device 8 is connected to the other input terminal of the OR circuit 91]. Furthermore, the storage device 8 is connected so as to be able to input a reread command supplied from a processing device on the host side.

従って、不図示のホスト側のデータ処理装置によって再
生データ中にデータエラーが発生した場合には、ホスト
側から再読出指令が記憶装置8へ供給され、記憶装置は
再読取を行なう場合に再読取を行なうべき位置11− に関連して記憶されている情報をOR回路9a及び9b
へ適宜供給して生成されるべきウィンドパルスの位相を
制御する。
Therefore, if a data error occurs in the reproduced data by a data processing device on the host side (not shown), a reread command is supplied from the host side to the storage device 8, and the storage device The information stored in relation to the position 11- where the
to control the phase of the wind pulse to be generated.

次に、第6図に示したデータ再生回路の動作について詳
細に説明する。不図示のフロッピーディスクから読取ら
れた読取信号が位相検出器1の入力端へ入力される。こ
の読取信号は、前述した如くデータパルスのみならずク
ロックパルスをも混在して有している。尚、本明細書に
於いては、データパルスという表現はパルスが存在して
2進状態の“′1”を表わす場合とパルスが存在せずに
2進数の0”を表わす場合の両方を包含するものとする
。読取信号が位相検出器1へ供給されると、位相検出器
1からの出力がOR回路9a及び9bを介してアンプ2
へ供給され、更にアンプ2の出力がVCO回路3へ入力
されると共に、VCO回路3からの出力が位相検出器1
ヘフイードバツクされるので、読取信号に同期した位相
の出力がウィンド生成回路へ入力される。従って、この
ように同期された読取信号に基づいてウィンド生成回1
2− 路4が周期的にウィンドパルスを発生しデータセパレー
タ5へ供給する。一方、読取信号は同時的にデータセパ
レータへ印加されるのでデータセパレータ5に於いては
ウィンド生成回路4から供給されるウィンドパルスに応
じてデータを抽出し再生データを出力する。かくして出
力された再生データはホスト側の任意のデータ処理装置
(不図示)へ供給され所定のプログラムに沿ってデータ
処理が行なわれる。第6図に示した本発明データ再生回
路に於いては、補助ウィンド生成回路6が設けられてい
るので、■CO回路3の出力が入力される事により第5
図(d ’)に示した補助ウィンドパルスを発生してデ
ータ立上り位置検出回路7へ供給する。データ立上り位
置検出回路7はウィンド生成回路4の出力と、補助ウィ
ンド生成回路6の出力と、読取信号とを同時的に受取り
データパルスの立上端がΔT+またはΔT2の何れかの
範囲内に存在するか否かを判別する。データの立上端が
ΔT1またはΔT2の何れかに存在する事が判別された
場合には、そのどちらに存在するかという事がデータ位
置との関連に於いて記憶装置8へ記憶される。
Next, the operation of the data reproducing circuit shown in FIG. 6 will be explained in detail. A read signal read from a floppy disk (not shown) is input to the input end of the phase detector 1. This read signal includes not only data pulses but also clock pulses as described above. In this specification, the expression "data pulse" includes both the case where a pulse is present and represents a binary state "1" and the case where no pulse is present and a binary state "0" is represented. When the read signal is supplied to the phase detector 1, the output from the phase detector 1 is sent to the amplifier 2 via the OR circuits 9a and 9b.
Further, the output of the amplifier 2 is input to the VCO circuit 3, and the output from the VCO circuit 3 is input to the phase detector 1.
Since the signal is fed back, an output with a phase synchronized with the read signal is input to the window generation circuit. Therefore, the window generation cycle 1 is performed based on the read signals synchronized in this way.
2-path 4 periodically generates wind pulses and supplies them to data separator 5; On the other hand, since the read signal is simultaneously applied to the data separator, the data separator 5 extracts data in response to the wind pulse supplied from the window generation circuit 4 and outputs reproduced data. The reproduced data thus output is supplied to an arbitrary data processing device (not shown) on the host side, and data processing is performed according to a predetermined program. In the data reproducing circuit of the present invention shown in FIG. 6, since the auxiliary window generating circuit 6 is provided,
The auxiliary wind pulse shown in FIG. 3(d') is generated and supplied to the data rising position detection circuit 7. The data rising position detection circuit 7 simultaneously receives the output of the window generation circuit 4, the output of the auxiliary window generation circuit 6, and the read signal, and detects that the rising edge of the data pulse exists within the range of either ΔT+ or ΔT2. Determine whether or not. If it is determined that the rising edge of the data exists at either ΔT1 or ΔT2, the location is stored in the storage device 8 in relation to the data position.

第6図のデータ再生回路から出力された再生データが不
図示のデータ処理装置に於いて処理された場合にデータ
エラーが検出されなければ全てのデータが正確に読取ら
れた事を意味するので、その場合にはホスト側のデータ
処理装置から記憶装置8へ信号が送られそれまで記憶し
ていた情報を消去するように構成すると良い。一方、再
生データを処理した場合にデータエラーが検出された場
合には、ホスト側のデータ処理装置から再読取を行なう
べき信号が発生される。この信号は不図示の読取装置へ
供給されてデータエラーが発生した個所からのデータの
再読取が行なわれる。一方、この様なホスト側からの再
読出指令は記憶装置8へも供給される。従って、再読取
を行なった読取信号が位相検出器1へ供給されると、記
憶装置8は信号線8a又は8bの何れかを介してそれま
で記憶していた情報をOR回路9a又は9bを介してア
ンプ2へ供給しvCO00回路周波数を変化させる。こ
の様にして、再読取を行なった読取信号を処理する場合
にウィンド生成回路4から発生されるウィンドパルスの
位相を前方向又は後方向へ適宜シフトさせて読取信号か
らのデータの抽出を行なう。この様な構成どする事によ
り、ウィンドパルスのマージン領域に入った事によりデ
ータエラーが発生した場合であっても;ウィンドパルス
の位相を適宜制御する事によって正確なデータの読取又
は再生を行なう事が可能となる。尚、データの立上端が
八T1へ入った場合には信号線8aを介してポンプアッ
プ信号を送り出してウィンドパルスの位相を前方向へず
らし、一方データパルスの立上端がΔT2へ入った場合
には信号線8bを介してポンプダウン信号を供給し、ウ
ィンドパルスの位相を後方向へずらせる。
If no data error is detected when the reproduced data output from the data reproducing circuit of FIG. 6 is processed in a data processing device (not shown), it means that all the data has been read accurately. In that case, it is preferable to configure the system so that a signal is sent from the data processing device on the host side to the storage device 8 to erase the information stored up to that point. On the other hand, if a data error is detected when the reproduced data is processed, a signal for re-reading is generated from the data processing device on the host side. This signal is supplied to a reading device (not shown) to reread data from the location where the data error has occurred. On the other hand, such a reread command from the host side is also supplied to the storage device 8. Therefore, when the reread read signal is supplied to the phase detector 1, the storage device 8 transfers the previously stored information via either the signal line 8a or 8b to the OR circuit 9a or 9b. is supplied to amplifier 2 to change the vCO00 circuit frequency. In this manner, when processing a read signal that has been reread, data is extracted from the read signal by appropriately shifting the phase of the wind pulse generated from the window generation circuit 4 in the forward or backward direction. With such a configuration, even if a data error occurs due to entering the margin area of the wind pulse; accurate data reading or reproduction can be performed by appropriately controlling the phase of the wind pulse. becomes possible. Furthermore, when the rising edge of the data pulse enters 8T1, a pump-up signal is sent through the signal line 8a to shift the phase of the wind pulse in the forward direction, while when the rising edge of the data pulse enters ΔT2. supplies a pump-down signal via signal line 8b to shift the phase of the wind pulse in the backward direction.

効 果 以上詳説した如く、本発明によれば、何らかの原因によ
りデータビットが個別的なビットシフトを起こしており
、データ処理をした場合にデータエラーが発生した場合
であっても、再読取を行な15− って読取信号からデータを分離する場合にデータ分離用
のウィンドの位相を適宜ずらしてデータの抽出を行なう
事によりデータエラーの発生を可及的に少なくする事を
可能としている。従って、個別的にビットシフトの大き
なデータが存在する場合でも、再読取を行なう事により
確実にデータを救う事が可能である。
Effects As explained in detail above, according to the present invention, even if data bits are individually shifted for some reason and a data error occurs during data processing, rereading is not necessary. When data is separated from a read signal, the data is extracted by appropriately shifting the phase of the data separation window, thereby making it possible to reduce the occurrence of data errors as much as possible. Therefore, even if there is data with individual large bit shifts, it is possible to reliably save the data by re-reading.

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸鋭することなしに種
々の変形が可能である事は勿論である。
Although specific embodiments of the present invention have been described in detail above, the present invention should not be limited only to these specific examples, and various modifications may be made without exceeding the technical scope of the present invention. Of course it is possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図はフロッピーディスク装置に於ける代
表的な記録方式を示したものであって、第1図はFM記
録方式の説明図、第2図はMFMFM記録方式明図、第
3図は従来のデータ再生回路を示したブロック図、第4
図はウィンドとデータとの位相関係を示した説明図、第
5図は本発明の詳細な説明する為の説明図、第6図は本
発明デ16− −タ再生回路の1実施例を示したブロック図、である。 (符号の説明) 1: 位相検出器 2: アンプ 3: VCO回路 4: ウィンド生成回路 5: データセパレータ 6: 補助ウィンド生成回路 7: データ立上り位置検出回路 8: 記憶装置 9: OR回路 10: VFO回路 特許出願人 株式会社 リ コ − 障佃1トー慇 灘瀞ミ宇
Figures 1 and 2 show typical recording systems in floppy disk devices, with Figure 1 being an explanatory diagram of the FM recording system, Figure 2 being a clear diagram of the MFMFM recording system, and Figure 3 The figure is a block diagram showing a conventional data reproducing circuit.
The figure is an explanatory diagram showing the phase relationship between the window and the data, FIG. 5 is an explanatory diagram for explaining the present invention in detail, and FIG. 6 is an explanatory diagram showing one embodiment of the data reproducing circuit of the present invention. This is a block diagram. (Explanation of symbols) 1: Phase detector 2: Amplifier 3: VCO circuit 4: Window generation circuit 5: Data separator 6: Auxiliary window generation circuit 7: Data rising position detection circuit 8: Storage device 9: OR circuit 10: VFO Circuit patent applicant Ricoh Co., Ltd.

Claims (1)

【特許請求の範囲】 1、記録媒体から読取った読取信号を処理してデータを
再生するデータ再生回路に於いて、所定のパルス幅を有
するウィンドパルスを周期的に発生するウィンドパルス
発生手段と、前記ウィンドパルスに応答して前記読取信
号からデータパルスを分離するデータパルス分離手段と
、前記データパルスの立上端が予め設定された前記ウィ
ンドパルスのマージン領域に存在する事を記憶する記憶
手段と、再読出指令に応答して前記記憶手段からの出力
に応じて前記ウィンドパルスの位相を制御するウィンド
パルス位相制御手段とを有する事を特徴とするデータ再
生回路。 2、上記第1項に於いて、前記マージン領域が前記ウィ
ンドパルスの立上端に隣接する立上マージン領域と立下
端に隣接する立下マージン領域とを有する事を特徴とす
るデータ再生回路。 3、上記第2項に於いて、前記位相制御手段は前記再読
出指令が存在しない場合には前記読取信号に応じて前記
ウィンドパルスの位相を制御する事を特徴とするデータ
再生回路。 4、上記第3項に於いて、前記位相制御手段が、前記読
取信号が入力される位相検出器と、前記位相検出器の出
力が入力されるアンプと、前記アンプの出力が入力され
るVCO回路とを有しており前記vCO回路の出力を前
記位相検出器にフィードバックさせるべく接続して構成
したVFO回゛回合路する事を特徴とするデータ再生回
路。 5、上記第4項に於いて、前記記録媒体がフロッピーデ
ィスクである事を特徴とするデータ再生回路。
[Scope of Claims] 1. In a data reproducing circuit that processes a read signal read from a recording medium and reproduces data, a wind pulse generating means that periodically generates a wind pulse having a predetermined pulse width; data pulse separation means for separating a data pulse from the read signal in response to the wind pulse; and storage means for storing that a rising edge of the data pulse exists in a preset margin area of the wind pulse; A data reproducing circuit comprising: a wind pulse phase control means for controlling the phase of the wind pulse according to an output from the storage means in response to a reread command. 2. The data reproducing circuit according to item 1 above, wherein the margin area has a rising margin area adjacent to the rising edge of the wind pulse and a falling margin area adjacent to the falling edge of the wind pulse. 3. The data reproducing circuit according to item 2 above, wherein the phase control means controls the phase of the wind pulse according to the read signal when the re-read command does not exist. 4. In the above item 3, the phase control means comprises a phase detector to which the read signal is input, an amplifier to which the output of the phase detector is input, and a VCO to which the output of the amplifier is input. A data reproducing circuit comprising a VFO circuit connected to feed back the output of the vCO circuit to the phase detector. 5. The data reproducing circuit according to item 4 above, wherein the recording medium is a floppy disk.
JP15790983A 1983-08-31 1983-08-31 Data reproducing circuit Pending JPS6050755A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15790983A JPS6050755A (en) 1983-08-31 1983-08-31 Data reproducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15790983A JPS6050755A (en) 1983-08-31 1983-08-31 Data reproducing circuit

Publications (1)

Publication Number Publication Date
JPS6050755A true JPS6050755A (en) 1985-03-20

Family

ID=15660094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15790983A Pending JPS6050755A (en) 1983-08-31 1983-08-31 Data reproducing circuit

Country Status (1)

Country Link
JP (1) JPS6050755A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117490A (en) * 1986-10-31 1988-05-21 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション Method of forming copper base lead

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117490A (en) * 1986-10-31 1988-05-21 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション Method of forming copper base lead

Similar Documents

Publication Publication Date Title
US4835759A (en) Method and apparatus for compensating variation of read data in an optical data storage
KR950010327B1 (en) Read out apparatus for reading out information from magneto optical disk
US4404530A (en) Phase locked loop with compensation for loop phase errors
JP3345515B2 (en) Peak shift correction circuit and magnetic recording medium reproducing apparatus using the same
US4852126A (en) Digital information reproducing apparatus
US6078451A (en) Method and apparatus for adjusting data window phase when retrieving data stored on a recording medium
US4003086A (en) Dynamic loop gain alteration for data retrieval
JPS6050755A (en) Data reproducing circuit
KR910001395B1 (en) Magnetic recording &amp; reproducing system
US4580100A (en) Phase locked loop clock recovery circuit for data reproducing apparatus
US5570243A (en) Variable delay circuit including current mirror and ramp generator circuits for use in the read channel of a data storage device
JPS59167813A (en) Phase-locked loop
JPH04228152A (en) Signal processing system and signal reading method thereof
JPH06103635A (en) Data reproducing circuit for magneto-optical disk
US6687068B2 (en) Data reproduction apparatus and method
JPH0879059A (en) Reference clock generating circuit
JP2664302B2 (en) Magneto-optical disk playback device
JP2878336B2 (en) Phased lock loop circuit
KR100489414B1 (en) Servo clock signal stability discrimination device
JP2659999B2 (en) Helical scan type tape playback device
JP3381266B2 (en) Clock recovery device
JPH08180588A (en) Reproduced data extracting apparatus
JPH07111046A (en) Data reproducing circuit for optical disk device
JP2001283535A (en) Data reproducing device
JPH03266263A (en) Recording/reproducing timing generating device