JPS604801A - 静電容量形変位検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、２つの部材の相対的な変位量を静電容量形
の変換器を用いて精密に検出する静電容量形変位検出器
に関する。

従来の静電容量形変位検出器とりでは、例えばセンサ技
術、１９８３年４月号、昭和５８年３月１１日情報調査
会発行の第４６頁に記載されているものが知られている
。このものは、第１図に示すように、ノギスに適用した
ものであり、ノキスの主尺（１）（一方の部材）には、
この主尺（ＩＩの長手方向に互に等距離Ｐだけ離れた多
数の主電極（２）が設けられている。これらの主電極（
２）はそれぞわアースされ、負極となっている。（３）
は主尺（１）の長手方向に沿って変位可能な他方の部材
としての副尺であり、この副尺（３）の主電極（２）に
対向する内面には前記変位方向と直角方向に並ぶ２個の
主検知電極（４）が設けられている。これらの主検知電
極（４）は副尺（３）の変位により主電極（２）に次々
と対向するとともに、変位方向に距離Ｓだけ離れている
。

（５）は主検知電極（４）と同数の第１遅延回路であり
、各第１遅延回路（５）は、１個の主検知電極（４）を
一方の極板とし、この主検知電極（４）と前記主電極（
２）とにより構成される第１コンデンサ（６）をそれぞ
れ有している。（７）は前記第１遅延回路（５）と対を
なす第２遅延回路であり、各第２遅延回路（７）はそれ
ぞれ第２コンデンザ（８）を有する。（９）は第１、第
２遅延回路（５１（７１にパルスを送るパルス発生回路
であり、このパルス発生回路（９）から第１、第２遅延
回路（５）（′７）に送られたパルスは第１、第２コン
デンサ（６１（８１の静電容量の値に応じた量だけ第１
、第２遅延回路＋５１（７１において遅延される。（１
０）は第１遅延回路（５）と同数の位相弁別回路であり
、各位相弁別回路（１０）は対をなす第１、第２遅延回
路ｆ５１（７１から出力されたパルス同士の位相差を弁
別し、カウンター回路（１１）に出力する。このような
ノギスにおいては、副尺（３）を第１図において右方に
変位さぜ、主検知電極（４ｂ）（４ａ）を次々と主電極
（２ｐ）に対向させると、第１コンデンザ（６１））（
６ａ）の静電容量が増加して第１遅延回路（５ｂ）　（
５ａ）におけるパルス遅延量が大きくなる。この結果、
第１遅延回路（５ｂ）　（５ａ）からのパルスの位相が
第２遅延回路（７ｂ）　（７ａ）からのパルスの位相よ
り遅れ、位相弁別回路（１０１））（１０ａ）からカウ
ンター回路（印に次々と出力される。

このような順序で位相弁別回路（１０ｂ）（］Ｏａ）か
ら出力が送られると、カウンター回路０１）は図示して
いない表示器に＋１を加算する加算信号を送る。

一方、副尺（３）を第１図において左方に変位させ主検
知電極（４ａ）　（４ｂ）を次々と主電極（２月）に対
向させると、前述とは逆に位相弁別回路（１０ａ）（］
Ｏｂ）から次々とカウンター回路（１１）に出力が送ら
れ、この結果、カウンター回路（１１）は表示器に−１
を加算する加算信号を送る。このように副尺（３）が距
離Ｓだけ変位する毎に、カウンター回路（１旧ま表示器
に＋１又は−１の加算信号を送るため、表示器の数値を
読み取れば、副尺（３）の変位量を知ることができる。

このようなノギスによって高精度の読み取りをしようと
する場合には、前記距離Ｓを小さくするとともに、主検
知電極（４）を変位方向と直角方向に多数、例えば前記
距離Ｐを１−／１０　（ｌで読み取る場合には１００個
、並べる必要があるが、この」：５にすると、副尺（３
）の主検知電極（４）を取り付けるスペースに限界があ
るので、各主検知電極（４）の面積が著しく小さくなっ
てしまう。このように主検知電４ｆｉ、（４１の面積が
著しく小さくなると、第１コンデンサ（６）の静電容量
が小さくなりすぎて静電容量の変化が検出できなくなる
おそれがあるとともに主検知電極（４）の製作が極めて
困難となってしまうという問題点がある。

この発明は、前述の問題点に着目してなさねたもので、
主検知電極を大きくすることにより、検出精度を向上さ
せるとともに製作を容易にすることを目的としている。

このような目的は、相対的に変位する一方の部材に変位
方向に互に等距離Ｐだけ離れた多数の主電極を設け、他
方の部材に、前記変位方向に並んで主電極と対向でき幅
が前記距離Ｐと等しいＡ個の領域を画成するとともに各
領域内に前記変位方向と直角方向に並ぶＢ個の主検知電
極を少なくとも一端が位置するようそれぞれ配設し、第
Ｎ番目の領域における第Ｎ番目の主検知電極の一端で力
えられる距離Ｑだけ変位方向に離し、かつ、前記一方又
は他方の部材に副検知電極を設け、さらに、前記１個の
主検知電極を一方の極板としこの主検知電極と前記主電
極とにより構成された第１コンデンサをそれぞれ有する
主検知電極と同数の第１遅延回路と、前記副検知電極を
一方の極板とする第２コンデンサをそれぞれ有し前記第
１遅延回路と対をなす第２遅延回路と、前記第１、第２
遅延回路にパルスを送るパルス発生回路と、前記対をな
す第１、第２遅延回路において第１、第２コンデンザの
静電容量の値に応じた量だけ遅延さ第１たパルス同士の
位相差を弁別する第１遅延回路と同数の位相弁別回路と
、を設け、いずれの主検知電極が］二電極に対向してい
るかを位相弁別回路に、Ｊ：って検出することにより前
記一方および他方の部材の相対変位量を検出するように
することにより達成することができる。

この静電容量形変位検出器は以下のように作動する。す
なわち、初期状態においては、いずＡ′１かの主検知電
極が主電極と対向し、残りの主検知Ｈｔ極は主電極と対
向して（・ない。次に、一方および他方の部材を相対的
に所定路だけ変位させて検出状態にすると、前記初期状
態と異なった主検知電極が主電極に対向し、残りの主検
知電極は生布、極に対向しなし・０このいずれの状態に
あっても、］、電伶に対向して℃・る主検知電極を有す
る第１コン−ｊンザはその静電容量が大きく、一方、対
向していない主検知電極を有する第１コンテンサはその
静電容量が小さい。この結果、前者にあっては、第１遅
延回路におけるパルスの遅延量が大きくなって対をなす
第２遅延回路からのパルスより位相が遅れ、位相弁別回
路から出力されるが、後者にあっては、第１遅延回路に
おけるパルスの遅延量が小さいので、対をなす第２遅延
回路のパルスより位相は進んでおり、位相弁別回路から
の出力はない。このように、初期状態においていずれの
位相弁別回路から出力があり、検出状態においていずＪ
ｌの位相弁別回路から出力があるかによって、一方の部
洞と他方の部材の相対変位量を検出することになるが、
このとき、前述のように、第Ｎ１番目の領域における第
Ｎ香目の主検知電極の一端を■〕 第Ｍ番目の領域の一端から式可巨Ｍ−１）ＸＢ＋Ｎｌで
力えられる距離Ｑだけ変位方向に離すようにしている、
すなわち、隣接する主検知電極同士は変位方向に主電極
間の距離ＰＯＡＸＢ分の１だけずれている、ので、主電
極間の距離Ｐの可の精１年で変位量を検出できる。しか
も、このとき、他方の部材に変位方向に並び幅が距離Ｐ
と等しいＡ個の領域を画成するとともに各領域内に変位
方向と直角方向に並ぶＢ　ｓｉ＋の主検知電極を少くと
も一端７Ｊ−位置するよう配設したので、各主検知電極
の変位方向と直角方向の長さが長くなり、各主検知電極
の面積を大きくすることができる。

以下、この発明の一実施例を図面に基づいて言曽明する
。

第２．３．４図は、この発明を測長器であるノギスに適
用した例を示すものであり、同図において、（２Ｉ）は
一方の部材としての主尺であり、この主尺（２１）は金
属性の本体（２２）を有し、この本体（２２）の先端に
はジョー（２３）が固定されている。前記本体（２２）
の表面側には本体（２２）の長手方向に延びる凹み（２
４）が形成され、この凹み（２滲内には絶縁材料からな
る支４′！ｌプレー）　（２５）が収納されて固定され
ている。この支持プレート（２５）の表面側には、互に
等距離Ｐ、例えに１、ｌ　ｍｍ１だけ離れた多数の主電
極シロ）が埋設され、これらの主電極（２ｆｉ）は主尺
（２Ｊｌの長手方向、後述するように副尺の変位方向、
に並んでいる。これらの主電極（２６）は支持プレー）
　（２５＋によって本体（２２）から絶縁されて（・る
とともに同一の幅および長さを有して℃・る。前記全て
の主電極（２６）は、第２図に示すように、支持プレー
ト（２５＋に埋設された連結帯（２ηによって接続され
ており、この連結帯（２７）はアースされている。そし
て、これらの主電極！２６）は後述する第１コンデンサ
の他方の極板（負Ｗｉ）となる。前記支持プレート０５
１、−ＩＥ　ｔ　ｗｌ、Ｃ１６１、連結帯（２７）ノ表
面Ｋ　＆−１合成樹脂からなるＮ膜（２８）が第３図に
示すよつに４４着されており、この薄膜（２８ｉ　Ｋよ
り主電極（２６）と後述する主検知電極とが直接接触し
て短絡するのが防止される。（２９）は主尺（２１ｊに
嵌合された他方の部材としての副尺であり、この副尺（
２９）と主尺（２Ｉ）とは主尺ｔ２ｎの長手方向に相対
的に変位可能である。この副尺（２９＋は、第３図に示
すように、金属性の本体（３０）と、本体（３０）の内
面に固着され前記支持プレートｔ２５＋に対向している
取伺体ｔ３１）と、から構成され、この取付体（３１）
は絶縁材・料から構成されて（・る。前記副尺（２９）
にはジョー因）に対向するジョー（３功が設けられ、こ
れらのジョー（２３＋　（３２１により被測定物が挾持
される。

前記取付体（３１）の表面側には絶縁材料からなる薄板
（３３）が埋設され、この薄板（３３）には、第４図に
示すように、前記変位方向に並んだＡ個（この実施例で
は４個）の領域４３４１が画成される。各領域（３へ）
の幅Ｃは前記主電極（２６）間の距離Ｐと等しし・。各
領域（３４）内にはＢ個（この実施例では５個）の主検
知電極（３５）がそれぞれ配設され、これらの主検知霜
、極（３勺は少なくともその一唱が各領域（３４１内に
位置してし・る。

そして、これらの主検知型４ｆＡ　（３５１は、前記変
位方向と直角方向に並び、互に等距離だけ離れて（・ろ
とともに同一形状、同一面積である。そして、第Ｍ番目
（Ｍ≦Ａ）の領域ｃ刊における第Ｎ番目（Ｎ≦Ｂ）の主
検知電極（３５）の一端は、第Ｍ番目の領域（３４）の
一端から式Ｔ阿１（Ｍ−１，）ＸＢ＋Ｎｌ　で与えられ
る距離Ｑだげ変位方向に離れている。例えば、第１番目
の領域（３４ａ）における第１番目の主検知７ｊｊ直３
５ａ）の一端は、第１番目の領域（３４ａ）の一端から
Ｑ　＝　１／２０　＋＋ｎｏだけ変位方向に離れており
、また、第３香目の領域（３４ｃ）における第２番目の
主検知′電極（３］Ｍ）の一端は、第３番目の領域（３
４ｃ）の一端からＱ　＝　１．２／２　Ｏｆｆ１ｍだけ
変位方向に離れている。すなわち、隣接する主検知電極
（３５）同士は、主電極ｔ２６ｉ間の距離ＰのＡ　Ｘ　
Ｂ　だけ互に変位方向にずれており、この結果、この副
尺ｆ２！ｌ）を使用す牙１は市の精度で副尺（２９）と
主尺（２１）との相対変位を検出することができる。そ
して、これらの主検知型ｈ　Ｃ３５）は後述する第１コ
ンテンザの一方の極板（正極）となり、前記主電極＋２
６）とともＫ　Ａ　Ｘ　１３個の第１コンデンサを構成
する。前記主検知電極（３５）および薄板（３３）の表
面には合成樹脂からなる薄ｉｔ！　＋３６＋が付着され
ている。（３ハは前記薄板ｆ３３）の裏面側に埋設さ」
また主検知電極Ｃ３！ｉ）と同数の副検知電極であり、
これらの副検知電極（３力は前記主検知電極（３５）と
同一位置で主検知電極′３５）と同一形状、同一面積を
有している。そして、これらの副検知電極（３７）は後
述する第２コンデンザの一方の極板（正極）となる。（
３８）は取伺体（３Ｈに埋設されたシールドプレートで
あり、このシールドプレー１−　（３８）は前記主検知
′祇極（３！５）、副検知電極Ｇ７１の裏面側を覆って
いる。このシールドプレー）　（，３）！＋はアースさ
れており、この結果、主検知電極（３５）および副検知
電極（３７１は周囲の電荷から静電シールドされる。第
４図において、（３９）は主検知型Ｆｊ１（３５＋と同
数（第４図においては３個のみ示している）の第１遅延
回路であり、各第１遅延回路（１３９＋はそれぞれ第１
コンデンサ（４０〕を有している。各第１コンデンザ（
４０）は前述のように、一方の極板となる一１個の主検
知電極（３５）と、他方の極板となる１個の主電極＋２
６）　（主尺（２１）と副尺Ｑ９）との相対的変位によ
り常に入れ替わる）とから構成され、各第１コンデンザ
（４［）は、主検知電極（３５）が隣接する２つの主電
極（２６）の中点に到達したとき、その静電容量が最小
となり、主検知電極（ハ）が主電極（２６）に完全に重
なり合ったとき、その静電容量が最大となる。（４υは
第１遅延回路へ凝と同数（第４図にしま３個のみ示して
いる）の第２遅延回路であり、これらの第２遅延回路（
４１）は前記第１遅延回路霞と対をなしている。各第２
遅延回路（４１）はそれぞれ第２コンデンサ（４２）を
有し、こ」ｔもの第２コンデンサ（４泪マ、一方の極板
となる１個の副検知電極（３７）と、共通の他方の極板
となるシールドプレー）　Ｃ３８１とから構成されてお
り、この結果、第２コンデンサ（４２）の静電容量は常
に一定となる。（４３）はパルス発生回路であり、この
パルス発生回路（４３）は第１、第２遅延回路ｆ３９）
　（４］）にノくルスを送る。（４４）は第１遅延回路
（３９）と同数（第４図には３個のみ示している）の位
相弁別回路であり、これらの位相弁別回路（イ４）は対
をなす第１、第２遅延回路（３９）　（４υからのパル
スの位相差を弁別し、主検知型％　（３５）と主電極！
２６）とのオーバーラツプ量が所定値以上となって対向
したとき出力する。（４５）はカウンター回路であり、
このカウンター回路（４５）は前記位相弁別回路（４４
）に接続されている。このカウンター回路（佃は特定の
位相弁別回路（４４）、すなわち、主電極！２６）に対
向している主検知電極（３５ｏ）およびこれに続く２つ
の対向して℃・ない主検知電極（３５１））（３５（１
）に接続された位相弁別回路（４４ｏ）　（４４ｐ）（
４４ｑ）、からの出力のみが入力されるようになって℃
・る。このカウンター回路（４５）はプリセット機能を
有するアップダウン回路で構成され、この結果、例えば
、副尺（２９）が第４図において右方に変位して主検知
電極（３５１））が主電極（２６ｎ）に対向したとき＋
１の加算信号を記憶回路（４６）に出力し、逆に、副尺
ｃ２！ｌ）が第４図において左方に変位して主検知電極
（３５０）が主電極（２６ｏ）から離れたとき−１の加
算信号を記憶回路（４６）に送る。記憶回路（４Ｇ）は
、例えばＩｔ　Ａ、　Ｍで゛構成され、前記カウンター
回路（４５）からの加算信号を記憶し演算制御回路（４
７）に出力する。演９制御回路（４７）は、例えばイン
チ表示をする場合には、メートル単位からフート単位へ
の換算演算を行なし・、その結果を表示器（州に送り、
表示器（４８）に表示させる。

次に、この発明の一実施例の作用について説明する。

まず、各第１コンデンサ（４（ルの静電容量の大きさを
調節し、主検知電極Ｃ３５）が主電極１２６）に対向し
ていないときには、該主検知電極幅）を含む第１遅列回
路Ｃ，ｉ！＋１からのパルスの位相を、対をなす第２遅
延回路（伺）からのパルスの位相より若干進ませ、−力
、主検知電極（３：）ｌが主電極（２６）に対向してい
るときには、該主検知電極Ｃ３５）を含む第１遅延回路
例からのパルスの位相を、対をなす第２遅延回路（４１
）からのパルスの位相より遅らせろ。このような調節は
、例えば、第１遅延回路（３９）に内蔵される可変抵抗
素子の抵抗値を調節することにより行なう。そして、こ
のような調節を行なうと、主電極（２［ｉｌに対向して
いない主検知電極（３５）に接続された位相弁別回路（
４４）からは出力はなく、一方、主電極（２６＋に対向
している主検知電極Ｃ３５）に接続、された位相弁別回
路（４４）からは出力がある。次に、副尺（２９）を変
位させ、ジョー１２３１　Ｃ３２１間士を当接させて初
期状態にする。このとき、この実施例においては、第３
番目の領域（３４ｃ）ノ第５番目の主検知電極（３５ｏ
）は主電極（２６ｏ）に対向し、第４番目の領域（３４
ｄ　）の第１．２番目の主検知電極（３５ｐ）　（３５
ｑ）は主電極（２６ｎ　）からずれている。そして、こ
の初期状態においてはカウンター回路（４狙主、これら
の主検知電極（３５ｏ）　（３５ｐ）（３５ｑ）に接続
された位相弁別回路（４４ｏ）（４４ｐ）（，１４ｑ）
からの出力のみを受け入れることができ、一方、出力は
、主検知電極（３５ｏ）のみが主電極（２６ｏ）に対向
しているので、位相弁別回路（４４ｏ）のみから出てい
る。このとき、表示器（４８）はＯを表示している。次
に、副尺（２９）を変位させジョー（２３１（３２１間
士を離すと、第４番目の領域（３４ｄ　）における第１
番目の主検知電極（３５ｐ）および（３５ｑ）が次々と
主電極（２６ｎ）に対向し、この結果、第１コンデンザ
（４０＋の静電容量が大きくなって第１遅延回路（３９
ｐ）（３９ｑ）におけるパルス遅延量が増大する。この
ため、第１遅延回路（３９ｐ）　（３９（１）からのノ
くルスの位相が第２遅延回路（４１ｐ）　（４１Ｑ）か
らのノくルスの位相より遅れ、位相弁別回路（４４ｐ）
　（４４ｑ）から次々とカウンター回路（４５）に次々
と出力される。カウンター回路（４５１は位相弁別回路
（４４１））から入力があったとき＋１の加算記号を記
憶回路（４Ｇ）、演算制御回路（４力を介して表示器（
４８）に送り、また、位相弁別回路（４４ｑ）から入力
があったとき、＋１の加算信号を表示器（４８ｊに送る
。このような作動は副尺四が変ドｌして１個の主検知電
極θ５）が主電極！２６）に対向する毎に行なわれる。

なお、このとき、カウンター回路（４５）が受け入れる
入力は前述した条件を満足する位相弁別回路（４４）か
らのものであるので、副尺ｔ２９）の変位に従がって入
力を受け入れる位相弁別回路（４４）がずれてくる。前
述とは逆に、副尺（２９）をジョー（２３）（３カが接
近する方向に変位させると、今まで主電極（２［ｉｉに
対向していた主検知電極（３５）が次々と主電極（２６
）から離り、ろが、このとき、主電極（２６）から離れ
た主検知電極（３５）に接続された位相弁別回路（４４
）からの！Ｐ力がなくなるｉとにより、カウンター回路
（４５）＆よ１個の主検知電！（３５）が主電極（２６
）から離れる毎に−１の加算信号を表示器（４８）に送
る。前述のように副尺（２９）を変位させてジョー（２
３１（３２１間に被測定物を挾持すると、表示器（４８
）には当該被測定物の長さに対応した表示がなされる。

そして、この表示器（４８）の表示を直読することによ
り、被測定物の長さを知ることができろ。

なお、前述の実施例においては、この発明を測長器であ
るノギスに適用した場合につ℃・て説明したが、この発
明は他の測長器、例えばノ・イトゲージ、マイクロメー
タ、ダイヤルゲージ、リニア測長器にも適用することが
できる。また、この発明は、拶ｌｊえは第５図に示すロ
ータリエンコータ゛のような角度検出器にも適用するこ
とができる。

同図において、（５１３はモータ、（！ｉ２はモータの
回転軸であり、との回転軸りには一方の部材としての円
板（５３）が固定されている。この円板６３）の表面に
は円板ｔ５３）の回転方向（変位方向）に並ぶ多数の主
電極６４）が設けられ、これらの主電極ｔ５（イ）は互
に等距離Ｐだけ離れている。６５）は他方の部材として
の固定ブロックであり、この固定ブロック６つには前記
主電極（５４）と同一方向に並び幅が主電極１！ｉ４１
間の距離と等しいＡ個（４個）の領域間が主電極（５４
）と対向できるよう画成されている。各領域６６）内に
は変位方向と直角方向に並ぶＢ個（５個）の主検知電極
ｒ５７）がそれぞれ配設され、これらの主検知電極（！
ｉｎの一端は領域（５６）内に位置している。そして、
第Ｍ番目の領域（５〔９における第Ｎ番目の主副知電極
藺の一端は第Ｍ番目の領域６５６１の一端から前記式で
与えられる距離Ｑだけ離れている。また、固定ブロック
６！ｉ）には主電極５ａに対し主検知電極−より離して
一連一体化した副検知電極Ｇ（至）を設けるとともに前
述と同様のシールドプレート（５９１も設けている。さ
らに、図示していないが、主、副検知電極Ｃ５７１Ｓ８
１には、パルス発生回路、第１、第２遅延回路、位相弁
別回路、カウンター回路、記憶回路、演算制御回路、表
示器が接続されている。このようなロータリエンコーダ
にあっては隣接する主電極ら４）間の角度を可の精度で
読み取ることができる。また、前記実施例においてはＡ
を４と（、Ｂを５として距離Ｐを１７２０　の精度で読
み取るようにしたが、Ａ。

Ｂは共に２以上の正の整数であればよく、例えばＡが１
０でＢが５のときは距離Ｐを１１５ｏの精度で、また、
Ａが１０でＢも１０であるときは距離Ｐを’／１００の
精度で読み取ることができる。しかも、位相弁別回路か
らの出力パルスを逓倍回路によって電気的に例えば４分
割することもでき、この場合には主検知電極（３つの数
が２０個であっても、距離Ｐを１／８０の精度で読み取
ることができる。

また、前述の実施例においては副検知電極（３７）を他
方の部材としての副尺（２９）に設けた場合について説
明したが、この発明においては一方の部材としての主尺
（２１）に設けるようにしてもよい。また、前記の実施
例においては、主尺（２１）の表面側に対向する副尺（
２９）の内面に主検知電極Ｃ３つを設けたが、副尺（２
９）の取付スペースが狭い場合又は主検知電極（３（ト
）をさらに大型化する場合には主尺（２１）の裏面側に
対向する副尺（四の内面にも主検知電極を設けてもよい
。

この場合には、主尺（２１Ｊの裏面側にも主電極を設け
る必要がある。また、前記実施ｆ１１−おいては、カウ
ンター回路（４５１によって副尺（２！〃の両方向の変
位を検出して＋１および−１の加算信号を出力するよう
にしたが、このカウンター回路（他によって副尺（２湧
の一方向の変位を検出するようにしてもよい。

この場合には、副尺（２９）の他方向の変位を検出する
ために、前述と同様の構成をしだ主副検知電極、第１、
第２遅延回路、位相弁別回路、カウンター回路をさらに
設ける必要があり、また、この場合一方向用の主検知電
極ゑ他方向用の主検知電極とを副尺の変位方向にずらし
ておく。このずれる距離は前記逓倍回路を用いたときは
’／８０　Ｘ　Ｐとなる。また、前述の実施例にお（・
ては、アップダウン回路（カウンター回路）を用いてい
るが、この発明においてはデコーダを用いて位相弁別回
路（４４からの出力を直接１０進数に変換してもよい。

また、第１、第２遅延回路θ！Ｉｎ（４＋１と位相弁別
回路（４４）との間に、公知のワンショットマルチパイ
プレーク等で構成され、第１、第２遅延回路（１３９＋
（４１１の出力パルスを任意の量だけ遅延させて出力す
るオフセット調節用の遅延調節回路を挿入してもよい。

以上説明したように、この発明によれば、主検知電極を
大きくすることができるため、検出精度が向上するとと
もに製作が容易となる。

【図面の簡単な説明】

第１図は従来の静電容量形変位検出器をノギスに適用し
た例を示す回路図、第２図はこの発明をノギスに適用し
た一実施例を示す概略斜視図、第３図は第２図の■−■
矢視断面図、第４図は主電極と主検知電極との位置関係
およびこれらの電極に接続された回路を示す回路図、第
５図はこの発明をロータリエンコーダに適用した他の実
施例を示す一部破断乎面図である。 （２］＋　６３）・・・二方の部材（主尺）（円板）（
Ｊ６）５４）　＝・・主電極 （２９）　ｆ５５１・・他方の部材（副尺）（固定ブロ
ック）（３４）５Ｇ＋・・領域　（３９６′７）・・・
主検知電極（潤ｔ５８）副検知電極　（３９）・・・第
１遅延回路（４（１）　第１コンデンサ　（４１）・・
・第２遅延回路（４２）・・第２コンデンサ　（４３１
・・パルス発生回路（４４）・・位相弁別回路 特許出願人　加　藤　良　智 株式会社中村製作所 代理人　弁理士　多　１）敏　雄

Claims (1)

1. 【特許請求の範囲】 相対的に変位する一方の部材に変位方向に互に等距離Ｐ
   だけ離れた多数の主電極を設け、他方の部材に、前記変
   位方向に並んで主電極と対向でき幅が前記距離Ｐと等し
   いＡ個の領域を画成するとともに各領域内に前記変位方
   向と直角方向に並ぶＢ個の主検知電極を少なくとも一端
   が位置するようそれぞれ配設し、第Ｍ番目の領域におけ
   る第Ｎ番目の主検知電極の一端を第Ｍ番目の領域の■） 一端から式　ＡＸＢ（（Ｍ−１）ＸＢ十Ｎ）で与えらｈ
   る距離Ｑだけ変位方向に離し、かつ、前記一方又は他方
   の部材に副検知電極を設け、さらに、前記１個の主検知
   電極を一方の極板としこの主検知電接と前記主電極とに
   より構成された第１コンデンザをそれぞれ有する主検知
   電極と同数の第１遅延回路と、前記副検知電極を一方の
   極板とする第２コンデンザをそれぞれ有し前記第１遅延
   回路と対をなす第２遅延回路と、前記第１、第２遅延回
   路にパルスを送るパルス発生回路と、前記対をなす第１
   、第２遅延回路において第１、第２コンデンサの静電容
   量の値に応じた量だけ遅延されたノくルス同士の位相差
   を弁別する第１遅延回路と同数の位相弁別回路と、を設
   け、いずれの主検知電極が主電極に対向しているかを位
   相弁別回路によって検出することにより前記一方および
   他方の部材の相対変位量を検出するようにしたことを特
   徴とする静電容量形変位検出器。