JPS6046911B2 - Line current supply method - Google Patents

Line current supply method

Info

Publication number
JPS6046911B2
JPS6046911B2 JP55004270A JP427080A JPS6046911B2 JP S6046911 B2 JPS6046911 B2 JP S6046911B2 JP 55004270 A JP55004270 A JP 55004270A JP 427080 A JP427080 A JP 427080A JP S6046911 B2 JPS6046911 B2 JP S6046911B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
line
power supply
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55004270A
Other languages
Japanese (ja)
Other versions
JPS56102153A (en
Inventor
和雄 浜里
昭吾 臼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP55004270A priority Critical patent/JPS6046911B2/en
Publication of JPS56102153A publication Critical patent/JPS56102153A/en
Publication of JPS6046911B2 publication Critical patent/JPS6046911B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M19/00Current supply arrangements for telephone systems
    • H04M19/001Current supply source at the exchanger providing current to substations
    • H04M19/008Using DC/DC converters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Devices For Supply Of Signal Current (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明は、電話機等の各種端末機器に対し、交換機側か
ら回線電流を供給する際に適用される回J線電流供給方
式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a line J line current supply system applied to supply line current from the exchange side to various terminal devices such as telephones.

回線電流の供給を必要とする端末機器が接続される交換
器の加入者回路は、回線電流供給(Batteryfe
ed、)、過電圧保護(Overvoltagepro
tection、)、呼出信号送出(Ringing)
、監視i(Supervision、)、2線4線変換
(Hybrid、)、試験(Test、)、符号化(C
odlng、)等の機能が要求されており、これらの頭
文字を取つてBORSCHT機能と称されているが、そ
の大部分は交換機のトランク回路において実現されてい
る。
The subscriber circuit of an exchange to which terminal equipment requiring line current supply is connected is connected to the line current supply (Batteryfe).
ed, ), overvoltage protection (Overvoltagepro
tection,), ringing signal transmission (Ringing)
, Supervision, ), 2-wire 4-wire conversion (Hybrid, ), Test (Test, ), Coding (C
odlng, ), etc., and are called the BORSCHT function by its acronym, but most of these functions are implemented in the trunk circuits of exchanges.

一方、集積回路技術の進展により、通話路のディジタル
化が具体化され、市外系交換システムでは、「研究実用
化報告第28巻第7号、ディジタル電話市外系システム
DTS−1特集」(日本電信電話公社、武蔵野電気通信
研究所発行)に示されているとおり実用化されているが
、加入者系交換システムに対しては、ディジタル通話路
により大振幅信号を伝送することができないため、BO
RSCHT機能の通話路の線路側に設ける必要があり、
特に加入者回路の小形化および低価格化が要望されてい
る。
On the other hand, with the progress of integrated circuit technology, the digitization of communication paths has become concrete, and for toll exchange systems, "Research and Practical Report Vol. 28, No. 7, Digital Telephone Toll System DTS-1 Special Feature" ( Although it has been put into practical use as shown in the publication (published by Nippon Telegraph and Telephone Public Corporation and Musashino Telecommunications Research Institute), it is not possible to transmit large amplitude signals to subscriber switching systems using digital communication paths. B.O.
It is necessary to install it on the line side of the communication path for the RSCHT function.
In particular, there is a demand for miniaturization and cost reduction of subscriber circuits.

したがつて、レターコイルと称される塞流線輪またはリ
レー等の電磁部品を主体とする従来の構成によつては、
目的を達することができず、加入者回路の集積回路化が
必須要件となり、例えば、「電子通信学会技術研究報告
」VOl.79、NO.34、SE79−20(電子通
信学会発行)に記載された「通話電流供給方式の一考案
」に述べられているとおり、二、三の検討が行なわれて
いる。
Therefore, with conventional configurations mainly consisting of electromagnetic parts such as blocking wires called letter coils or relays,
Unable to achieve this goal, the integration of subscriber circuits became an essential requirement, and for example, "IEICE Technical Research Report" Vol. 79, NO. As described in ``An Idea of a Talking Current Supply System'' written in No. 34, SE79-20 (published by the Institute of Electronics and Communication Engineers), a few studies have been carried out.

上記のレターコイルは通話電流、信号電流等の交流に対
し所定のインピーダンスを呈するようになつている。
The above-mentioned letter coil is designed to exhibit a predetermined impedance to alternating currents such as communication current and signal current.

しかし、既設の端末機器及び電源電圧の条件に全く変更
を加えないで、レターコイルと同じ特性の電子回路を構
成しようとすると、レターコイル本来の機能のみだけで
なく、レターコイルの内部抵抗も含めて電子回路化する
必要がある。
However, if you try to configure an electronic circuit with the same characteristics as a letter coil without making any changes to the existing terminal equipment or power supply voltage conditions, you will not only be able to configure an electronic circuit with the same characteristics as a letter coil, but also the internal resistance of the letter coil. It is necessary to convert it into an electronic circuit.

この内部抵抗はそのまま抵抗素子で実現すると、電子回
路化された回線電流供給回路は、電力損失が大となつて
、集積回路化に際しての熱放電が問題になつてくる。
If this internal resistance is directly implemented using a resistance element, the electronic circuit current supply circuit will have a large power loss, and thermal discharge will become a problem when integrated circuits are integrated.

すなわち、第1図はレターコイルを用いた場合この回線
電流供給系路の等価回路を示し、端末機器πの内部抵抗
をRTl線路Li,L2の線路抵抗をRLlレターコイ
ルLTの直流抵抗をRs、電源Bを電圧圧Eとすれば、
回線電流供給特性に基づく回像電流しは次式によつて示
される。
That is, Fig. 1 shows an equivalent circuit of this line current supply system when a letter coil is used, where the internal resistance of the terminal equipment π is RT1 line Li, the line resistance of L2 is RL1, the DC resistance of letter coil LT is Rs, If power source B is voltage E,
The rotation current based on the line current supply characteristics is expressed by the following equation.

クまた、レターコイルLT内の電力損失P$
は、Ps=Rsl−1L2となり、線路抵抗RLが零の
ときP,が最大となる。
Also, the power loss P$ in the letter coil LT
is Ps=Rsl-1L2, and when the line resistance RL is zero, P is maximum.

このため、Psの最大値をPs.naxとすれば、であ
り、RT=50Ω、R,=440Ω、E=48Vとすれ
ば、P3..〜=4.2Wとなり、この値は集積回路j
に取つて到底許容できないものとなる。
Therefore, the maximum value of Ps is set to Ps. If nax, then RT=50Ω, R,=440Ω, and E=48V, then P3. .. 〜=4.2W, and this value is the integrated circuit j
This would be completely unacceptable.

本発明は、かかる問題を解決するためになされたもので
、測定される回線抵抗値に従来のレターコイルの内部抵
抗値相当を制御上の計算値として加え、この加えられた
値の大きさに応じて線路への供給電圧を制御することに
より、電力損失を伴うことなく、従来のレターコイルの
内部抵抗による電圧低下分を補償して、回線電流供給回
路の集積回路化を極めて容易にできる回線電流供給方式
を供給することを目的とする。
The present invention was made to solve this problem, and it adds an amount equivalent to the internal resistance value of a conventional letter coil to the measured line resistance value as a calculated value for control purposes. By controlling the supply voltage to the line accordingly, the voltage drop due to the internal resistance of conventional letter coils can be compensated for without power loss, making it extremely easy to integrate the line current supply circuit. The purpose is to supply a current supply method.

第2図は本発明の一実施例であつて、従来のレターコイ
ルが持つ内部抵抗を補償する回路を示している。
FIG. 2 is an embodiment of the present invention, and shows a circuit for compensating for the internal resistance of a conventional letter coil.

以下、これを回線電流供給回路と呼ぶことにする。実際
の回線電流供給回路とするためには、第4図に示すよう
にインピーダンス回路を付加する必要がある。以下、第
2図以降により本発明の詳細な説明する。
Hereinafter, this will be referred to as a line current supply circuit. In order to create an actual line current supply circuit, it is necessary to add an impedance circuit as shown in FIG. Hereinafter, the present invention will be explained in detail with reference to FIG. 2 and subsequent figures.

第2図のブロック図においては、回線電流供給回路(以
下、供給回路)ICFに、線路Ll,L2間の線間電圧
■,を検出するため、分圧器等を用いた電圧検出回路D
ETvが設けてあると共に、同時に回線電流1Lを検出
するため、直列抵抗器と演算増幅器等を用いた電流検出
回路DET工が設けてあり、これらの検出々力は演算回
路CALへ与えられ、同回路CALは、各検出回路DE
Tv,DETIの検出々力に基づく演算を行なうものと
なつている。
In the block diagram of Fig. 2, a voltage detection circuit D using a voltage divider etc. is included in the line current supply circuit (hereinafter referred to as supply circuit) ICF to detect the line voltage between the lines Ll and L2.
ETv is provided, and a current detection circuit DET using a series resistor, operational amplifier, etc. is provided in order to simultaneously detect 1L of line current, and the detection power of these is given to the calculation circuit CAL. The circuit CAL is connected to each detection circuit DE.
Calculations are performed based on the detection power of Tv and DETI.

演算回路CAI.で実行される演算では端子Tl,t2
間の線間へ印加すべき回線電圧EL.を求めている。
Arithmetic circuit CAI. In the calculation executed at terminals Tl, t2
The line voltage to be applied between the lines EL. I'm looking for.

すなわち、回線電圧ELは(1)式で表わされるレター
コイルの場合の回線電流1L.を用いて算出されるもの
で、その演算式は次式の通りである。
That is, the line voltage EL is equal to the line current 1L in the case of a letter coil expressed by equation (1). The calculation formula is as follows.

EL=(RT+RL)●Lここで、(RT+RL)は電
圧検出回路DETvにより検出される線間電圧VLと電
流検出回路DETIにより検出される回線電流1しを用
いて■L/ILの演算により算出される。
EL=(RT+RL) ●L Here, (RT+RL) is calculated by calculating ■L/IL using the line voltage VL detected by the voltage detection circuit DETv and the line current 1 detected by the current detection circuit DETI. be done.

また、Rs,Eは演算回路CAL内で固定的に与える数
値である。
Further, Rs and E are numerical values fixedly given within the arithmetic circuit CAL.

この演算回路CALで求められた回線電圧ELはこれを
示す信号に変えて比較器CMPに入力される。
The line voltage EL determined by the arithmetic circuit CAL is converted into a signal indicating it and input to the comparator CMP.

また、比較器CMPの他方の入力には、電圧検出回路D
ETvの検出々力が与えられており、こ)において、電
圧検出回路DETvの検出々力が示す実際の線間電圧■
Lと、演算によつて求めた回線電圧ELとの差が誤差信
号として得られ、この誤差信号により後述の電源変換回
路CONVが制御され、その出力電圧Vpが変化する。
Further, the other input of the comparator CMP is connected to a voltage detection circuit D.
The detection power of ETv is given, and in this), the actual line voltage indicated by the detection power of the voltage detection circuit DETv is
The difference between L and the line voltage EL determined by calculation is obtained as an error signal, and this error signal controls a power supply conversion circuit CONV, which will be described later, to change its output voltage Vp.

したがつて、電源変換回路CONVの出力電圧■9は、
誤差信号が零となる方向へ制御され、■1=ELとなつ
た状態で平衡し、所定の回線電圧ELが電源変換回路C
ONVから端子Tl,t2間の回線へ印加される。この
ため、線路L,,l−2の線路抵抗RLに応じて出力電
圧Vpが定まることになり、供給回路LCF内の電源損
失は、常に最少の値に保持される。
Therefore, the output voltage ■9 of the power conversion circuit CONV is:
The error signal is controlled in the direction of zero, and it is balanced in the state where 1=EL, and the predetermined line voltage EL reaches the power supply conversion circuit C.
It is applied from ONV to the line between terminals Tl and t2. Therefore, the output voltage Vp is determined according to the line resistance RL of the lines L, , l-2, and the power loss in the supply circuit LCF is always kept at the minimum value.

第3図は、演算回路CAl.の具体的構成例を含むブロ
ック図てあり、演算回路CAl.は、割算器SUl,S
U2、加算器ADおよび係数器KMにより構成され、割
算器SUlにおいて■L/IL=Rの演算を行ない、端
子Tl,t2から線路Ll,L2側を見た回線抵抗Rを
求めたうえ加算器ADへ与え、加算器鳩においては、レ
ターコイルの直流抵抗R,に相当する供給回路LCFの
内部抵抗を示す抵抗設定信号S,と、割算器SUlの出
力と加算を行なつており、これによつて、R+R,=R
T+RL+R,に応じた信号を得ている。また、割算器
SU2には加算器鳩の出力と、割算器SUlの出力とが
与えられており、こ)において、(RT+RL)/(R
T+RL+R,)の演算が行なわれた後、その出力は係
数器KMに与えられ、こ)においては、電源Bの電圧E
を示す係数が乗せられるものとなつている。
FIG. 3 shows the arithmetic circuit CAl. A block diagram including a specific configuration example of the arithmetic circuit CAl. is the divider SUl,S
It is composed of U2, adder AD, and coefficient unit KM, and the divider SUl calculates ■L/IL=R, calculates the line resistance R looking from the terminals Tl and t2 to the lines Ll and L2 side, and then adds it. The adder AD adds the resistance setting signal S, which indicates the internal resistance of the supply circuit LCF corresponding to the DC resistance R of the letter coil, and the output of the divider SU1. By this, R+R,=R
A signal corresponding to T+RL+R is obtained. Further, the output of the adder pigeon and the output of the divider SUl are given to the divider SU2, and in this case, (RT+RL)/(R
After the calculation of T+RL+R,) is performed, the output is given to the coefficient multiplier KM, where the voltage E of the power supply B is
A coefficient indicating this is to be added.

すなわち、演算回路CAL,においては、(4)式に示
すとおり回線電流1しと回線抵抗(R,+RL)との乗
算に同等な演算が行なわれ、RsおよびEをあらかじめ
定めておくことにより、これらに応じた演算に基づき、
印加すべき回線電圧ELに示す信号が得られる。
That is, in the arithmetic circuit CAL, an operation equivalent to the multiplication of the line current 1 and the line resistance (R, +RL) is performed as shown in equation (4), and by determining Rs and E in advance, Based on calculations according to these,
A signal is obtained indicating the line voltage EL to be applied.

したがつて、結果として(1)式によつて示される回線
電流供給特性に応じて、回線電流Lの供給が行なわれ、
電話機においては、(1)式の回線電流供給特性と対応
してバリスタ等の音量調整手段が設けられているため、
電話機等の端末機器TEに対する好適な回線電流Lの供
給が実現する。
Therefore, as a result, line current L is supplied according to the line current supply characteristics shown by equation (1),
In telephones, a volume adjustment means such as a varistor is provided in accordance with the line current supply characteristic of equation (1).
A suitable line current L can be supplied to the terminal equipment TE such as a telephone.

なお、各検出回路DETv,DETlの検出々力および
抵抗設定信号S、等の設定によつては、係数器KMを省
略することもできる。第4図は通話電流、信号電流等の
交流に対して所定のインピーダンスを呈するインピーダ
ンス回路を供給回路LCFに付加したときを示した図で
ある。
Note that depending on the settings of the detection power of each detection circuit DETv, DETl, the resistance setting signal S, etc., the coefficient multiplier KM may be omitted. FIG. 4 is a diagram showing a case where an impedance circuit exhibiting a predetermined impedance to alternating currents such as communication current and signal current is added to the supply circuit LCF.

すなわち、トランジスタQl,Q2には抵抗器R1〜R
4により順方向バイアスが与えられ、トランジスタQl
,Q2の直流に対するコレクタ・エミッタ間抵抗は極め
て低い値となつているが、コンデンサC1によりトラン
ジスタQl,Q2のベースが交流的に同電位となるため
、端子Tl,t2間へ印加される交流に対しては、各定
数に応じて定まるインピーダンスを呈するものとなつて
おり、定数の選定にしたがつて、高インピーダンスまた
は所定の終端インピーダンスが得られる。
That is, transistors Ql and Q2 are connected to resistors R1 to R.
Forward bias is provided by transistor Ql
, Q2 has an extremely low collector-emitter resistance with respect to direct current, but since the bases of transistors Ql and Q2 are at the same potential in terms of alternating current due to capacitor C1, the resistance to alternating current applied between terminals Tl and t2 is On the other hand, it exhibits an impedance determined according to each constant, and depending on the selection of the constants, a high impedance or a predetermined terminal impedance can be obtained.

なお、このインピーダンス回路は、「電子通信C学会技
術研究報告」VOl.79、NO.34、SE79−2
0(電子通信学会発行)に記載された「通話電流供給方
式の一考案」P58.表1に示されているが、同様の機
能を呈するものであれば、任意のものが適用できる。
This impedance circuit is described in "Technical Research Report of the Society of Electronics and Communication Engineers" Vol. 79, NO. 34, SE79-2
0 (published by the Institute of Electronics and Communication Engineers), “One Idea of a Call Current Supply System”, P58. Although shown in Table 1, any one can be applied as long as it exhibits a similar function.

また、インピーダンス回路の挿入に伴なう電圧損失は、
上述の係数器KMによる係数または抵抗設定信号Srに
より補正すればよい。
In addition, the voltage loss due to the insertion of an impedance circuit is
It may be corrected using the coefficient from the coefficient multiplier KM or the resistance setting signal Sr.

第5図は、電源変換回路CON■の具体例を示す回路図
てあり、Aは入力電圧よりも低い範囲の出ノカ電圧を得
る降圧形、Bは入力電圧よりも高い範囲の出力電圧を得
る昇圧形を示し、いずれも入力端子1と出力端子3との
間の一線に塞流線輪Lが挿入されていると共に、出力端
子3,4間にはコンデンサCが接続されており、出力電
圧■.1X.,と基準電圧■とを比較する比較制御器C
CPか設けられている。
Figure 5 is a circuit diagram showing a specific example of the power converter circuit CON■, where A is a step-down type that obtains an output voltage in a range lower than the input voltage, and B obtains an output voltage in a range higher than the input voltage. In both cases, a blocking wire L is inserted in the line between the input terminal 1 and the output terminal 3, and a capacitor C is connected between the output terminals 3 and 4. ■. 1X. , and the reference voltage ■
A CP is provided.

同図Aの降圧形では、塞流線輪Lの入力側へ直列にスイ
ッチS1が設けられており、これのオン、オフ時間比率
によりデューティ比を比較制御器CCPが制御し、デュ
ーティ比が100%すなわちスイッチS1がオン状態と
なつたときの出力電圧V。
In the step-down type shown in figure A, a switch S1 is provided in series to the input side of the blocking wire L, and a comparison controller CCP controls the duty ratio according to the on/off time ratio of the switch S1, and the duty ratio is set to 100. %, that is, the output voltage V when the switch S1 is in the on state.

..ぉを上限として、デューティ比を減少させることに
より出力電圧■。.tを低下させ、基準電圧■,と出力
電圧V。utとを一致させている。なお、コンデンサC
は出力電圧■。
.. .. By decreasing the duty ratio, the output voltage is set to the upper limit. .. t is lowered, the reference voltage ■, and the output voltage V. ut is matched. In addition, capacitor C
is the output voltage ■.

Utのリップル除去用であり、ダイオードD1はスイッ
チS1がオフとなつたときに、出力端子3,4間の直流
回路を構成するための、フライホィールダイオードであ
る。また、同図Bの昇圧形では、塞流線輪Lの出力側と
、入力端子2と出力端子4との間の他線との間に、スイ
ッチS2が挿入されており、これがオンとなつたときに
塞流線輪Lに蓄積される電磁エネルギーを、スイッチS
2がオフとなつたときに放出するため、入力電圧■。
The diode D1 is a flywheel diode used to remove ripples in Ut, and forms a DC circuit between the output terminals 3 and 4 when the switch S1 is turned off. In addition, in the step-up type shown in Figure B, a switch S2 is inserted between the output side of the blocking wire L and the other wire between the input terminal 2 and the output terminal 4, and this The electromagnetic energy accumulated in the blockage line L when
2 is turned off, so the input voltage ■.

よりも高い出力電圧V。Olが得られ、スイッチS2の
デューティ比が零%近傍となつたときの出力電圧■。M
l..を下限として、デューティ比を約85%まて増加
させることにより出力電圧■。。1を上昇させて、基準
電圧V、と出力電圧■。
The output voltage is higher than V. Output voltage (■) when Ol is obtained and the duty ratio of switch S2 is close to 0%. M
l. .. By increasing the duty ratio to approximately 85% with the lower limit, the output voltage ■. . 1, the reference voltage V, and the output voltage ■.

Utとを一致させている。なお、ダイオードD2は、ス
イッチS2がオンとなつたときに、コンデンサCの電荷
が入力側へ放電するのを阻止するためのものである。
It matches Ut. Note that the diode D2 is for preventing the electric charge of the capacitor C from discharging to the input side when the switch S2 is turned on.

このほか、この場合比較制御器CCPは、発振.器、比
較器および、比較器の出力により発振器のたS゛し、I
Outは出力電流、Lpは塞流線輪Lのイングクタンス
、T52OnはスイッチS2のオン時!間、Ts2。
In addition, the comparison controller CCP in this case also controls the oscillation. The output of the oscillator, the comparator, and the comparator causes the oscillator to
Out is the output current, Lp is the inductance of the blocking wire L, and T52On is when the switch S2 is on! Between, Ts2.

7FはスイッチS2のオフ時間である。7F is the off time of switch S2.

また、(6)式の右辺第1項は、スイッチS2がオンの
間に塞流線輪Lへ蓄積される電磁エネルギーに基づく出
力電圧■。Utの増加分であるが、右辺第2項の■oは
、実際上回路素子による損失がある・ため、降圧形にお
ける上限出力電圧V。maOがこれに相当する。第6図
は、同一の回路によつて入力電圧に対し高低方向の広範
囲な出力電圧が得られる電源変換Vh′e鳴 リ11
1 八ノ −4二0/出力をパルス幅変調する変調器
等により構成されるが、降圧形では、比較制御EISC
CPとして単なる比較器を用い、出力電圧■。
Furthermore, the first term on the right side of equation (6) is the output voltage ■ based on the electromagnetic energy accumulated in the blocking wire L while the switch S2 is on. The increase in Ut is the upper limit output voltage V in the step-down type because there is actually a loss due to the circuit elements. This corresponds to maO. Figure 6 shows a power supply conversion Vh'e ring 11 that allows a wide range of output voltages in the high and low directions relative to the input voltage to be obtained using the same circuit.
1 Hachino-420/It is composed of a modulator that modulates the output with pulse width, but in the step-down type, the comparison control EISC
Using a simple comparator as CP, the output voltage ■.

o、の変化に応じてスイッチS1を制御する自励式もあ
り、種々の制御手段が提案されている。しかし、この種
の電源変換回路は、「トランジスタ技術」1972年2
月号(CQ出版株式会社発行)のPl5l、表2−3に
示されるとおり、昇圧形の下限出力電圧■。
There is also a self-excited type that controls the switch S1 according to changes in o, and various control means have been proposed. However, this type of power conversion circuit is based on "Transistor Technology" published in 1972.
Monthly issue (published by CQ Publishing Co., Ltd.) Pl5l, as shown in Table 2-3, the lower limit output voltage of the boost type is ■.

Mlnは入力電圧■。より約2Vノ高く、降圧形の上限
電圧■。.〜は入力電圧VlOより約1V低く、入力電
圧■,..と等しい値の出力電圧VO.を得ることがで
きない。すなわち、降圧形の場合、各回路素子の損失を
無視すれば、「トランジスタ技術」1977年7月号・
(CQ出版株式会社発行)のPl6臥(1)式に示され
るとおり、出力電圧V。
Mln is the input voltage ■. The upper limit voltage of the step-down type is about 2 V higher than ■. .. ~ is about 1 V lower than the input voltage VlO, and the input voltage ■, . .. The output voltage VO. can't get it. In other words, in the case of a step-down type, if the loss of each circuit element is ignored, "Transistor Technology" July 1977 issue:
(Published by CQ Publishing Co., Ltd.) As shown in formula (1) of Pl6, the output voltage V.

utは次式によつて与えられる。こ)で、TslOnは
スイッチS1のオン時間、LlO旺はスイッチS1のオ
フ時間である。
ut is given by the following equation. In this case, TslOn is the on time of the switch S1, and LlOon is the off time of the switch S1.

たStl実際にはスイッチS1、塞流線輪Lおよびダイ
オードD2の損失により、出力電圧■。
Actually, due to losses in switch S1, blockage coil L, and diode D2, the output voltage becomes ■.

、の上限■。Maxは、デューティ比が100%のとき
の、理論値よりも1〜2V低い値となる。また、昇圧形
の場合には、このときにも各回路素子の損失を無視すれ
ば、「トランジスタ技術」1977年7月号(CQ出版
株式会社発行)のPll8、(18)式に示されるとお
り、出力電圧■。
, the upper limit of ■. Max has a value that is 1 to 2 V lower than the theoretical value when the duty ratio is 100%. In the case of a step-up type, if the loss of each circuit element is ignored, as shown in equation (18) in Pll8 of "Transistor Technology" July 1977 issue (published by CQ Publishing Co., Ltd.) , output voltage■.

0tは次式によつて与えられる。0t is given by the following equation.

回路を示し、第1スイッチS1および第2スイッチS2
を備えると共に、ダイオードDl,D2を備えており、
第5図に示す降圧形と昇圧形とを組み合わせた形になつ
ていると同時に、比較制御器CCPのほかに入力電圧■
The circuit is shown with a first switch S1 and a second switch S2.
and diodes Dl and D2,
It is a combination of the step-down type and the step-up type shown in Fig. 5, and at the same time, in addition to the comparison controller CCP, the input voltage
.

と出力電圧■。Utとを比較する比較回路CPCが備え
てあり、これの出力aを0RゲートG1、ANDゲート
G2へ与え、各スイッチSl,S2に対する比較制御器
CCPの出力供給を制御する一方、ANDゲートG4に
は出力cが与えられており、パルス発生器PGの出力を
第2スイッチS2へ供給し、出力電圧V。uOが入力電
圧Vinの近 r+Clll;110/.:廿0/.
傍となつたとき、第1スイッチおよび第2スイッチが同
時にオンとなる期間を設けて、各スイッチSl,S2に
オン・オフ動作を行なわせ、これによつて、入力電圧■
1nと等しい値の出力電圧■。
and output voltage■. A comparator circuit CPC is provided to compare Ut with Ut, and its output a is supplied to 0R gate G1 and AND gate G2 to control the output supply of comparison controller CCP to each switch Sl and S2, while supplying output a to AND gate G4. is given an output c and supplies the output of the pulse generator PG to the second switch S2, resulting in an output voltage V. uO is close to the input voltage Vin r+Clll; 110/. : 廿0/.
When the input voltage becomes low, a period in which the first switch and the second switch are simultaneously turned on is provided to cause each switch Sl and S2 to perform on/off operations, thereby reducing the input voltage
Output voltage ■ with a value equal to 1n.

。1を得ると共に、上述の降圧形動作における上限出力
電圧■。
. 1, and the upper limit output voltage ■ in the step-down type operation described above.

...と、昇圧形動作における下限出力電圧■0..i
,,との間の出力電圧V。utも得られるものとしてあ
る。第7図は、比較回路CPCの具体例を示すブロック
図であり、比較器CPl〜CP3、ANDゲートGll
およびインバータINにより構成され、各部の波形を示
す第8図の電圧関係図のとおりに動作する。
.. .. .. and the lower limit output voltage in boost type operation■0. .. i
, , the output voltage V between. It is assumed that ut can also be obtained. FIG. 7 is a block diagram showing a specific example of the comparison circuit CPC, in which comparators CP1 to CP3, AND gate Gll
and an inverter IN, and operates as shown in the voltage relationship diagram of FIG. 8 showing the waveforms of each part.

すなわち、比較器CPlにより入力電圧■。That is, the input voltage ■ is determined by the comparator CPl.

と出力電圧V。。、との比較を行ない、その差を比較器
CP2,CP3へ与えそおり、これと共に比較器CP2
,CP3には、入力電圧■。=出力電圧V,x.,=0
を中心として第8図に示す関係により、基準電圧■,1
,■,2が各個に与えられている。このため、比較器C
Plの出力が基準電圧■,1を,越えれば、比較器CP
2の出力aが゜゜H゛(高レベル)となる一方、比較器
CPlの出力が基準電圧■、2を越えれば、比較器CP
3の出力bが゜゛H゛へ転するものとなつており、出力
aが“L゛(低レベル)の期間にはインバータINの出
力が″H″となり、ANDゲートGllをオン状態とし
て出力bを通過させ、比較器CPlの出力が■1〜■2
の間にのみANDゲートGllが出力eを゜゛H゛とす
るため、出力はウインドンパレータとしての作用を呈す
る。したがつて、第6図においては、出力電圧V。
and output voltage V. . , and the difference is applied to comparators CP2 and CP3, and along with this, comparator CP2
, CP3 has an input voltage ■. =output voltage V, x. ,=0
Based on the relationship shown in Figure 8, centering on , the reference voltage ■, 1
,■,2 are given to each individual. Therefore, the comparator C
If the output of Pl exceeds the reference voltage ■,1, the comparator CP
If the output a of the comparator CPl becomes ゜゜H゛ (high level), and the output of the comparator CPl exceeds the reference voltage ■, 2, the output a of the comparator CPl becomes
The output b of the inverter IN becomes "H" during the period when the output a is "L" (low level), turning on the AND gate Gll and output b. is passed through, and the output of comparator CPl is ■1 to ■2.
Since the AND gate Gll sets the output e to ゜゛H゛ only during this period, the output acts as a window parator. Therefore, in FIG. 6, the output voltage V.

u,が入力電圧■。よりも低いときには、比較回路CP
Cの出力A,cが共に゜゛L゛のため、ANDゲートG
2,G4がオフ状態でであり、比較制御器CCPの出力
により、第1のスイッチS1のみがオン、オフ動作を行
ない、基準電圧■,の変化に応じてそのデューティ比も
変化し、基準電圧■と出力電圧V。O,とが一致した状
態でデューティ比が定められるのに対し、出力電圧■。
o1が入力電圧■1nとほぼ等しい範囲、すなわち、第
8図に示す基準電圧■1〜■2の範囲に出力電圧■。U
tが入れば、比較回路CPCの出力aが“L゛、出力C
が゜“H゛となり、第1スイッチS1が比較制御器CC
Pの出力によりオン、オフ動作を行なうと共に、比較回
路CPCの出力cによりオン状態となつたANDゲート
G4および、0RゲートG3を介して、パルス発生器P
Gからの出力が第2スイッチS2へ供給され、同スイッ
チS2もオン、オフ動作を行ない、降圧形動作と昇圧形
動作との相互作用により、入力電圧■。とほぼ等しい値
の出力電圧V。utを発生し、基準電圧■と出力電圧■
。。1とか一致した状態で第1スイッチS1のデューテ
ィ比が決定される。
u, is the input voltage■. When the comparator circuit CP
Since the outputs A and c of C are both ゜゛L゛, AND gate G
2, G4 is in the off state, and only the first switch S1 performs on/off operations according to the output of the comparison controller CCP, and its duty ratio changes according to changes in the reference voltage. ■ and output voltage V. The duty ratio is determined when O, and O match, while the output voltage ■.
The output voltage ■ is in the range where o1 is approximately equal to the input voltage ■1n, that is, in the range of the reference voltages ■1 to ■2 shown in FIG. U
When t is input, the output a of the comparator circuit CPC becomes “L”, and the output C
becomes ゜“H”, and the first switch S1 switches to the comparison controller CC.
The pulse generator P is turned on and off by the output of the comparator circuit CPC, and is turned on by the output c of the comparator circuit CPC through the AND gate G4 and the 0R gate G3.
The output from G is supplied to the second switch S2, which also turns on and off, and due to the interaction between the step-down type operation and the step-up type operation, the input voltage . The output voltage V has a value approximately equal to . Generate ut, reference voltage ■ and output voltage ■
. . 1, the duty ratio of the first switch S1 is determined.

たStl第1スイッチS1と第2スイッチS2とのオン
、オフ動作は、両者が同時にオンととなる期間を設けね
ばならず、比較制御器CCP内の発振器出力を同期信号
としてパルス発生器PGへ与え、各スイッチSl,S2
が同期してオン、オフ動作を作なうものとしてある。
The on/off operation of the first switch S1 and the second switch S2 must be performed during a period in which they are both on at the same time, and the oscillator output in the comparison controller CCP is used as a synchronizing signal to the pulse generator PG. and each switch Sl, S2
It is assumed that the on/off operations are performed in synchronization.

また、出力電圧V。Also, the output voltage V.

utが入力電圧■。よりも高くなれば、比較回路CPC
の出力aが゜゜H゛、出力cぱ゛L゛となるため、第1
スイッチS1がオン状態になると共に、ANDゲートG
2がオン、ANDゲートG4はオフ状態となり、比較制
御器CCPの出力により第2スイッチS2がオン、オフ
動作を行ない、昇圧形の動作状態となる。なお、パルス
発生器PGとして、マルチパイプレタ等が適用できると
共に、クロックパルスを分周する分周回路を用い、その
分周動作を同期信号により制御してもよく、同期信号と
同期しかつ所定のデューティ比を有するパルスを発生す
るものであれば、任意のものを用いることができる。
ut is the input voltage ■. If it becomes higher than , the comparator circuit CPC
Since the output a becomes ゜゜H゛ and the output c becomes ゛L゛, the first
As switch S1 turns on, AND gate G
2 is on, the AND gate G4 is off, and the second switch S2 is turned on and off by the output of the comparison controller CCP, resulting in a step-up type operating state. As the pulse generator PG, a multi-pipetretor etc. can be applied, and a frequency dividing circuit that divides the clock pulse may be used, and the frequency dividing operation may be controlled by a synchronizing signal, and the frequency dividing circuit may be controlled in synchronization with the synchronizing signal and at a predetermined level. Any device can be used as long as it generates a pulse having a duty ratio of .

このほか、第7図の比較器CP2,CP3として・は、
比較器CPlの出力が基準電圧■1,■1の近傍にある
とき動作が不安定となるのを回避するため、シユミツト
・トリガ回路等を組み合せて、レベル的なヒステリシス
特性を付与したものを用いれば好適である。たStl電
源変換回路CONVとしては、以上のものに限らず、電
源変換効率が良好かつ出力電圧■0utを広範に制御で
きるものであれば、いわゆるスイツチングレギレータに
用いられている種々の構成が適用できる。なお、本発明
の電源変換回路CONVは、実用上出力電圧■。
In addition, as comparators CP2 and CP3 in FIG.
In order to avoid unstable operation when the output of the comparator CPl is near the reference voltages ■1 and ■1, use a circuit that has level hysteresis characteristics by combining a Schmitt trigger circuit, etc. It is suitable if The Stl power conversion circuit CONV is not limited to the above, but various configurations used in so-called switching regulators can be used as long as the power conversion efficiency is good and the output voltage 0ut can be controlled over a wide range. Applicable. In addition, the power supply conversion circuit CONV of the present invention has an output voltage of ■ in practice.

Utの変化範囲として5〜40V程度か要求されるため
、上述の電源変換回路が好適であり、基準電圧■,とし
て誤差信号を与えることにより目的が達せられる。また
、演算回路CALに用いる、電圧検出回路DETvl電
流検出回路DETlの各検出々力および抵抗設定信号S
,等は、相対関係が同様であれば他の信号または検出々
力を用いてもよく、演算回路CALの諸特性すなわち、
過負過、信号対雑音比、安定度、誤差等の特性に応じて
、検出々力および設定信号Srを定めることもできると
共に、条件にしたがつて演算回路CAI.の構成を種々
選定することができる等、本発明は任意の変形が自在で
ある。
Since the change range of Ut is required to be about 5 to 40 V, the above-mentioned power supply conversion circuit is suitable, and the purpose can be achieved by providing an error signal as the reference voltage (2). In addition, each detection power and resistance setting signal S of the voltage detection circuit DETvl and the current detection circuit DETl used in the arithmetic circuit CAL is
, etc., other signals or detection power may be used as long as the relative relationship is the same, and the various characteristics of the arithmetic circuit CAL, that is,
The detection force and setting signal Sr can be determined according to characteristics such as overload, signal-to-noise ratio, stability, error, etc., and the arithmetic circuit CAI. The present invention can be freely modified in any way, such as being able to select various configurations.

なお、演算回路CAl.による電源変換回路CONVの
制御により、回線電圧ELの安定化作用を呈するため、
電源Bの電圧変動が回線電流1Lへ与える影響を排除す
ることができる。
Note that the arithmetic circuit CAl. By controlling the power conversion circuit CONV by
The influence of voltage fluctuations of power supply B on line current 1L can be eliminated.

以上の説明により明らかなとおり本発明によれば、バイ
リスタ等を有する端末機器に対しても好適であり、かつ
、BORSCHT機能の一部を実現する回線電流供給回
路が電子回路を主体として構成されると共に、内部の消
費電力が極めてわずかとなり、回線電流供給回路の電子
回路化、集積回路,化が容易となることにより、回線電
流供給回路の小形、軽量化および低価格化が達成され、
各種交換機において多大の効果が得られる。
As is clear from the above description, according to the present invention, the line current supply circuit, which is suitable also for terminal equipment having a biristor etc. and which realizes a part of the BORSCHT function, is mainly composed of an electronic circuit. At the same time, the internal power consumption is extremely small, and the line current supply circuit can be easily converted into an electronic circuit or an integrated circuit, making the line current supply circuit smaller, lighter, and cheaper.
Great effects can be obtained in various exchanges.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は回線電流供給系路の等価回路を示す図、第2図
は本発明の実施例を示すブロック図、第3図は第2図に
おける演算回路の具体的構成例を含むブロック図、第4
図はインピーダンス回路を挿入した状況を示す回路図、
第5図および第6図は第2図および第3図における電源
変換回路の具体例を示す回路図、第7図は第6図におけ
る比較回路の具体的構成を示すブロック図、第8図は第
7図における各部の波形を示す電圧関係図である。 廿・・・・・・端末機器、Ll,L2・・・・・・線路
、LCF・・・・供給回路(回線電流供給回路)、B・
・・・・・電源、DETv・・・・・・電圧検出回路、
DETI・・・・・・電流検出回路、CAL・・・・・
・演算回路、CONV・・・・・・電源変換回路、S、
・・・・・・抵抗設定信号、L・・・・・・塞流線輪、
Sェ・・スイッチ(第1スイッチ)、S2・・・・・・
スイッチ(第2スイッチ)、CCP・・・・・・比較制
御器、CPC・・・・・比較回路、PG・・・・・・パ
ルス発生器。
FIG. 1 is a diagram showing an equivalent circuit of a line current supply system, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a block diagram including a specific example of the configuration of the arithmetic circuit in FIG. Fourth
The figure is a circuit diagram showing the situation where an impedance circuit is inserted.
5 and 6 are circuit diagrams showing a specific example of the power conversion circuit in FIGS. 2 and 3, FIG. 7 is a block diagram showing a specific configuration of the comparison circuit in FIG. 6, and FIG. 8 is a voltage relationship diagram showing waveforms of various parts in FIG. 7. FIG.廿...Terminal equipment, Ll, L2...Line, LCF...Supply circuit (line current supply circuit), B.
...Power supply, DETv...Voltage detection circuit,
DETI...Current detection circuit, CAL...
・Arithmetic circuit, CONV...Power conversion circuit, S,
...Resistance setting signal, L...Block wire,
S...Switch (first switch), S2...
Switch (second switch), CCP...comparison controller, CPC...comparison circuit, PG...pulse generator.

Claims (1)

【特許請求の範囲】 1 端末機器へ線路を介して回線電流を供給する回線電
流供給回路において、電源電圧Eを所定の電圧へ変換の
うえ前記線路へ供給する電源変換回路と、前記線路の線
間電圧V_Lを検出する電圧検出回路と、前記線間電圧
V_Lの検出と同時に前記線間電流I_Lを検出する電
流検出回路と、前記線間電圧V_Lを前記回線電流I_
Lで除算して得られる線路側抵抗Rと予め設定された数
値R_Sと前記電源電圧Eとから所要線間電圧E_L、
すなわちE_L=R・E/(R+R_S)を算出する演
算回路と、前記線間電圧V_Lと前記所要線間電圧E_
Lを比較する比較器とからなり、前記電源変換回路は前
記比較器を用い前記線間電圧V_Lと前記所定線間電圧
E_Lとが一致するように出力電圧を制御することを特
徴とした回線電流供給方式。 2 電流検出回路の検出々力および電圧検出回路の検出
々力に基づくと共に、電源変換回路側の内部抵抗を示す
抵抗設定信号に応じて演算を行なう演算回路を用いたこ
とを特徴とする特許請求の範囲第1項記載の回線電流供
給方式。 3 電源回路へ直列に挿入された塞流線輪と、前記電源
回路の入力側へ直列に挿入されかつ該電源回路の出力電
圧に応じてオン、オフのデューティ比が変化するスイッ
チとからなる電源変換回路を用いたことを特徴とする特
許請求の範囲第1項記載の回線電流供給方式。 4 電源回路へ直列に挿入された塞流線輪と、該塞流線
輪の出力側かつ前記電源回路の両線間へ挿入され該電源
回路の出力電圧に応じてオン、オフのデューティ比が変
化するスイッチとからなる電源変換回路を用いたことを
特徴とする特許請求の範囲第1項記載の回線電流供給方
式。 5 電源回路の直列に挿入された塞流線輪と、前記電源
回路の入力側へ直列に挿入された第1スイッチと、前記
塞流線輪の出力側かつ前記電源回路の両線間へ挿入され
た第2スイッチとからなり、前記電源回路の入力電圧と
出力電圧との関係に応じ前記各スイッチが同時にオンと
なる期間を設けて該各スイッチをオン、オフ制御する電
源変換回路を用いたことを特徴とする特許請求の範囲第
1項記載の回線電流供給方式。
[Scope of Claims] 1. A line current supply circuit that supplies line current to terminal equipment via a line, including a power conversion circuit that converts a power supply voltage E into a predetermined voltage and supplies it to the line, and a line of the line. a voltage detection circuit that detects the line voltage V_L; a current detection circuit that detects the line current I_L at the same time as detecting the line voltage V_L;
From the line side resistance R obtained by dividing by L, a preset value R_S, and the power supply voltage E, the required line voltage E_L,
That is, an arithmetic circuit that calculates E_L=R・E/(R+R_S), the line voltage V_L and the required line voltage E_
and a comparator for comparing L, and the power conversion circuit controls the output voltage using the comparator so that the line voltage V_L and the predetermined line voltage E_L match. Supply method. 2. A patent claim characterized by using an arithmetic circuit that performs calculations based on the detection power of the current detection circuit and the detection power of the voltage detection circuit, and also in response to a resistance setting signal indicating the internal resistance of the power supply conversion circuit side. Line current supply method described in item 1. 3. A power supply consisting of a blockage wire inserted in series into a power supply circuit, and a switch inserted in series into the input side of the power supply circuit, whose on/off duty ratio changes according to the output voltage of the power supply circuit. The line current supply system according to claim 1, characterized in that a conversion circuit is used. 4. A blocking wire inserted in series into a power supply circuit, and a wire inserted between the output side of the blocking wire and both lines of the power supply circuit and having an on/off duty ratio according to the output voltage of the power supply circuit. The line current supply system according to claim 1, characterized in that a power conversion circuit comprising a variable switch is used. 5. A blocking wire inserted in series in the power supply circuit, a first switch inserted in series on the input side of the power supply circuit, and a first switch inserted in the output side of the blocking wire and between both lines of the power supply circuit. and a second switch, which controls the on/off of each switch by setting a period in which each of the switches is simultaneously on depending on the relationship between the input voltage and the output voltage of the power supply circuit. A line current supply system according to claim 1, characterized in that:
JP55004270A 1980-01-18 1980-01-18 Line current supply method Expired JPS6046911B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55004270A JPS6046911B2 (en) 1980-01-18 1980-01-18 Line current supply method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55004270A JPS6046911B2 (en) 1980-01-18 1980-01-18 Line current supply method

Publications (2)

Publication Number Publication Date
JPS56102153A JPS56102153A (en) 1981-08-15
JPS6046911B2 true JPS6046911B2 (en) 1985-10-18

Family

ID=11579842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55004270A Expired JPS6046911B2 (en) 1980-01-18 1980-01-18 Line current supply method

Country Status (1)

Country Link
JP (1) JPS6046911B2 (en)

Also Published As

Publication number Publication date
JPS56102153A (en) 1981-08-15

Similar Documents

Publication Publication Date Title
CN201226496Y (en) Power converter capable of implementing output end voltage constant
US5103387A (en) High voltage converter
CA2415235C (en) A power system for producing a regulated dc output voltage
US6534960B1 (en) Multi-channel interleaved power converter with current sharing
EP1655825A2 (en) Voltage offset calibration for an integrated circuit amplifier
WO1996007960A1 (en) A synchronous switching cascade connected offline pfc-pwm combination power converter controller
PL125418B1 (en) Microprocessor controlled telephone transmission system
US20080157752A1 (en) Current Sensor and Method for Motor Control
WO1999031790A1 (en) Discrete-time sampling of data for use in switching regulators
JP2002503938A (en) PWM controller for use with open loop DC / AC converter
KR880000870B1 (en) Telephone line circuit
US6646450B2 (en) Method and apparatus for near losslessly measuring inductor current
US5430405A (en) Control circuit for converters operating in the discontinuous mode
US4631653A (en) Capacitor coupled current mode balance circuit
CA1159975A (en) Communication system signaling circuit
WO1999063745A1 (en) Method and arrangement for choosing supply voltage
JP3860224B2 (en) Power converter, integrated circuit and telecommunication device
JPS6046911B2 (en) Line current supply method
US20220209663A1 (en) Systems and methods for controlling operation modes of dc-to-dc voltage converters
JPH05161167A (en) Automatic adjusting circuit for signal loss of digital loop transmission system
JPS6046910B2 (en) Line current supply method
FI80552C (en) Coupling device for low noise supply of pulses resulting from a sinusoidal alternating voltage, especially 16 kHz payment pulses
JPS637499B2 (en)
CA2067535C (en) Current limited subscriber interface circuit
JPS637498B2 (en)