JPS637498B2 - - Google Patents

Info

Publication number
JPS637498B2
JPS637498B2 JP4215780A JP4215780A JPS637498B2 JP S637498 B2 JPS637498 B2 JP S637498B2 JP 4215780 A JP4215780 A JP 4215780A JP 4215780 A JP4215780 A JP 4215780A JP S637498 B2 JPS637498 B2 JP S637498B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
line
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4215780A
Other languages
Japanese (ja)
Other versions
JPS56140763A (en
Inventor
Kazuo Hamasato
Shogo Usuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4215780A priority Critical patent/JPS56140763A/en
Publication of JPS56140763A publication Critical patent/JPS56140763A/en
Publication of JPS637498B2 publication Critical patent/JPS637498B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M19/00Current supply arrangements for telephone systems
    • H04M19/001Current supply source at the exchanger providing current to substations
    • H04M19/006Circuits for increasing the range of current supply source

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Devices For Supply Of Signal Current (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、電話機等の各種端末機器に対し、交
換機側から回線電流を供給する際に適用される回
線電流供給方式に関するものである。 回線電流の供給を必要とする端末機器が接続さ
れる変換機の加入者回路は、回線電流供給
(Battery feed.)、過電圧保護(Over voltage
protection.)、呼出信号送出(Ringing.)、監視
(Supervision.)、2線4線変換(Hybrid.)、試験
(Test.)、符号化(Coding.)等の機能が要求され
ており、これらの頭文字を取つてBOSRCHT機
能と称されているが、その大部分は交換機のトラ
ンク回路において実現されている。 一方、集積回路技術の進展により、通話路のデ
イジタル化が具体化され、市外系交換システムで
は、「研究実用化報告第28巻第7号、デイジタル
電話市外系システムDTS−1特集」(日本通信電
話公社、武蔵野電気通信研究所発行)に示されて
いるとおり実用化されているが、加入者系交換シ
ステムに対しては、デイジタル通話路により大振
幅信号を伝送することができないため、
BORSCHT機能を通話路の前に設ける必要があ
り、特に加入者回路の小形化および低価格化が要
望されている。 したがつて、レターコイルと称される塞流線輪
またはリレー等の電磁部品を主体とする従来の構
成によつては、目的を達することができず、加入
者回路の集積回路化が必須要件となり、例えば、
「電子通信学会技術研究報告」Vol.79、No.34、
SE79−20(電子通信学会発行)に記載された「通
話電流供給方式の一考察」に述べられているとお
り、二、三の検討が行なわれている。 しかし、レターコイルの機能をそのまま電子回
路へ置換したのみでは、回線電流の供給に伴なう
回線電流供給回路内における電力損失が大とな
り、集積回路化に際しての熱放散が課題となるた
め、これらの問題を解決することが現在の急務と
されている。 すなわち、第1図はレターコイルを用いた場合
の回線電流供給系路の等価回路を示し、端末機器
TEの内部抵抗をRT、線路L1,L2の線路抵抗を
RL、レターコイルLTの直流抵抗をRS、電源Bの
電圧をEとすれば、回線電流ILは次式によつて示
される。 IL=E/RT+RL+RS ………(1) また、レターコイルLT内の電力損失PSは、 PS=RS・IL 2=RS/(RT+RL+RS2・E2 ………(2) となり、線路抵抗RLが零のときPSが最大となる。 このため、PSの最大値をPsmaxとすれば、 Psmax=Rs/(RT+RS2・E2 ………(3) であり、RT=50Ω、RS=440Ω、E=48Vとすれ
ば、Psmax=4.2Wとなり、この値は集積回路を
取つて到底許容できないものとなる。 本発明は、従来のかかる要望を充足すると共
に、従来の問題点を根本的に解決する目的を有
し、回線抵抗に応じて線路へ供給する電圧を制御
することにより、回線電流供給回路内の電力損失
を最少に保つと共に、集積回路化を極めて容易と
する回線電流供給方式を提供するものである。 以下、実施例を示す第2図以降により本発明の
詳細を説明するが、まず、本発明の原理から説明
する。 すなわち、第1図において、線路端子t1,t2
ら端末機器TE側を見た線路抵抗RLと内部抵抗RT
との和が、線路端子t1,t2間の線間電圧VLと、回
線電流ILとの比によつて与えられるため、次式が
成立する。 RT+RL=VL/IL ………(4) このため、(4)式を(1)式へ代入して整理すると、
次式が得られる。 VL=E−RS・IL ………(5) したがつて、(5)式に基づき線間電圧VLを定め
ればよいものとなる。 以上の原理に基づき、第2図のブロツク図にお
いては、回線電流供給回路(以下、供給回路)
LCFに、線路L1,L2間の線間電圧VLを検出する
ため、分圧器等を用いた電圧検出回路DETVが設
けてあると共に、回線電流ILを検出するため、直
列抵抗器と演算増幅器等を用いた電流検出回路
DETIが設けてあり、この回線電流検出出力は演
算回路CALへ与えられ、同回路CALは、電流検
出回路DETIの検出出力に基づく演算を行なうも
のとなつている。 すなわち、演算回路CALは、電流検出回路
DETIの検出出力が示す回線電流ILに応じ、あら
かじめ定められた供給回路LCFの内部抵抗をRS
とし、かつ、電源電圧をEとして(5)式の演算を行
ない、これによつて線間電圧VLとして供給すべ
き電圧VLCを決定し、この電圧VLCを示す信号を
比較器CMPの入力に与えている。 また、比較器CMPの他方の入力には、電圧検
出回路DETVの検出出力が与えられており、ここ
において、電圧検出回路DETVの検出出力が示す
実際の線間電圧VLと、演算によつて求めた電圧
VLCとの差に基づく信号が比較器CMPの出力に誤
差信号として得られ、この誤差信号により後述の
電源変換回路CONVが制御され、その出力電圧
VPが変化する。 したがつて、電源変換回路CONVの出力電圧
VPは、誤差が零となる方向へ制御され、比較器
CMPの両入力がほぼ等しい領域いわゆる遷移領
域の利得は大きく、従つてVLCとVLがほぼ等しく
なつた状態で平衡し、この状態は実用上はVLC
VLと見做すことができ、所定の回線電流ILが電源
変換回路CONVから線路端子t1,t2間の回線へ供
給される。 このため、線路L1,L2の線路抵抗RLおよび内
部抵抗RTに応じて出力電圧VPが定まることによ
り、供給回路LCR内の電圧損失は、常に最少の
値に保持される。 第3図は演算回路CALの具体的構成例を含む
ブロツク図であり、演算回路CALは係数器K並
びに減算器SBにより構成され、係数器Kにおい
て、レターコイルLTの直流抵抗RSに対応する抵
抗設定係数Krsを、回線電流ILを示す電流検出回
路DETIの検出出力へ乗じた後、減算器SBによ
り、供給回路LCFの電源電圧Eを示す電圧設定
信号Seから減算しており、これによつてVLCSe
Krs・IL=E−RS・ILの演算が行なわれるものと
なつている。 即ち、演算回路CALにおいては、(5)式の演算
が行なわれ、検出出力の条件に対応して係数およ
び信号Kre,Se等をあらかじめ定めておくことに
より、これらに応じた演算に基づき、線間電圧
VLとして現われるべき電圧VLCを示す信号が得ら
れる。 なお、第3図では係数器Kを演算回路CAL内
に挿入したが、(5)式は、 VL/RS=E/RS−IL ………(6) の如く変形できるうえから、係数器Kを線間電圧
検出回路DETVと比較回路CMPとの間へ挿入し
てもよい。 また、係数Krsの与え方に応じて減算器SBの
一方の端子へ印加する電圧設定信号Seが定まる
と共に、これらの係数および信号Krs,Seは、各
検出出力の条件によつても任意に設定できる。 なお、係数器K並びに減算器SBは、一般に、
演算増幅器と分圧器とにより構成できるが、第4
図に示す構成とすれば好適である。 第4図aはいわゆるカレントミラー回路であつ
て、出力電流Ioutは入力電流Iinに比例し、かつ、
トランジスタQin並びにQoutの接合部面積を各々
Ain、Aoutとすれば、 Iout/Iin=Aout/Ain ………(7) となり、 Iout=Aout/Ain・Iin ………(8) なる関係が成立する。 したがつて、例えば第4図bの如く構成し、回
線電流ILを電流信号Iinに、電圧設定信号Seを電
流信号Iseに対応させ、トランジスタQaとQbとの
接合部面積比を1:Krsに、トランジスQcとQd
との接合部面積比を1:1とすれば、供給すべき
線間電圧VLCに相当する電流信号Ivlcが次式のと
おりに得られる。 Ivlc=Ise−Krs・Iil ………(9) ただし、電流信号Ivlcを電圧へ変換する場合に
は、電流信号Ivlcを抵抗器へ通じ、その端子電圧
を取り出せばよく、各入力電流Ise、Iilを電圧か
ら得るには、直列抵抗を挿入のうえ、入力電流
Ise、Iilが通ずるものとすればよい。 なお、第4図cのとおり、線間電圧VLを示す
電流Ivlを与えれば、第2図および第3図の比較
器CMPもトランジスタQe,Qfによるカレントミ
ラー回路により構成することができる。ただしこ
の場合には、誤差信号Ivlc−Ivlによつて示され
る電流となる。 また、供給回路LCFは、通話電流、信号電流
等の交流に対して所定のインピーダンスを呈する
ことが要求され、実際には、例えば第5図に示す
如き構成のインピーダンス回路が出力側へ挿入さ
れる。 すなわち、トランジスタQ1,Q2には抵抗器R1
〜R4により順方向バイアスが与えられ、トラン
ジスタQ1,Q2の直流に対するコレクタ・エミツ
タ間抵抗は極めて低い値となつているが、コンデ
ンサC1によりトランジスタQ1,Q2のベースが交
流的に同電位となるため、端子t1,t2間へ印加さ
れる交流に対しては、各定数に応じて定まるイン
ピーダンスを呈するものとなつており、定数の選
定にしたがつて、高インピーダンスまたは所定の
終端インピーダンスが得られる。 なお、このインピーダンス回路は、「電子通信
学会技術研究報告」Vol.79、No.34、SE79−20(電
子通信学会発行)に記載された「通話電流供給方
式の一考察」P58、表1に示されているが、同様
の機能を呈するものであれば、任意のものが適用
できる。 また、インピーダンス回路の挿入に伴なう電圧
損失は、上述の電圧設定信号Seまたは抵抗設定
係数Krsにより補正すればよい。 第6図は、電源変換回路CONVの具体例を示
す回路図であり、Aは入力電圧よりも低い範囲の
出力電圧を得る降圧形、Bは入力電圧よりも高い
範囲の出力電圧を得る昇圧形を示し、いずれも入
力端子1と出力端子3との間の一線に塞流線輪L
が挿入されていると共に、出力端子3,4間には
コンデンサCが接続されており、出力電圧Vout
と基準電圧Vrとを比較する比較制御器CCPが設
けられている。 なお、以降の電源回路の説明は動作原理の説明
が目的であるから、用語の混乱を避けるため入力
電圧を正極性の場合として例示するが、この極性
を反転するには、ダイオードの方向および電圧の
極性をすべて逆とし、かつ、以降の説明における
電圧の上昇を下降(絶対値の増加)、電圧値の高
低を絶対値の大小と読み替えれば良い。 同図Aの降圧形では、塞流線輪Lの入力側へ直
列にスイツチS1が設けられており、これのオン、
オフ時間比率によるデユーテイ比を比較制御器
CCPが制御し、デユーテイ比が100%すなわちス
イツチS1がオン状態となつたときの出力電圧
Vomaxを上限として、デユーテイ比を減少させ
ることにより出力電圧Voutを低下させ、基準電
圧Vrと出力電圧Voutとを一致させている。 なお、コンデンサCは出力電圧Voutのリツプ
ル除去用であり、ダイオードD1はスイツチS1
オフとなつたときに、出力端子3,4間の直流回
路を構成するための、フライホイールダイオード
である。 また、同図Bの昇圧形では、塞流線輪Lの出力
側と、入力端子2と出力端子4との間の他線との
間に、スイツチS2が挿入されており、これがオン
となつたときに塞流線輪Lに蓄積される電磁エネ
ルギーを、スイツチS2がオフとなつたときに放出
するため、入力電圧Vinよりも高い出力電圧
Voutが得られ、スイツチS2のデユーテイ比が零
%近傍となつたときの出力電圧Vominを下限と
して、デユーテイ比を約85%まで増加させること
により出力電圧Voutを上昇させ、基準電圧Vrと
出力電圧Voutとを一致させている。 したがつて、比較制御器CCPの基準電圧Vrが
印加されている入力端子は、出力電圧を制御する
端子として利用できるため、この端子に基準電圧
Vrに代えて誤差信号を印加すれば、誤差信号に
よつて電源変換回路の出力電圧を制御できるもの
となり、第1の実施例において述べた動作を達成
することができる。 なお、ダイオードD2は、スイツチS2がオンと
なつたときに、コンデンサCの電荷が入力側へ放
電するのを阻止するためのものである。 このほか、この場合比較制御器CCPは、発振
器、比較器および、比較器の出力により発振器の
出力をパルス幅変調する変調器等により構成され
るが、比較制御器CCPから比較器を削除し、変
調器を誤差信号により直接駆動しても良く、降圧
形では、比較制御器CCPとして単なる比較器を
用い、出力電圧Voutの変化に応じてスイツチS1
を制御する自励式もあり、種々の制御手段が提案
されている。 しかし、この種の電源変換回路は、「トランジ
スタ技術」1972年2月号(CQ出版株式会社発行)
のP151、表2−3に示されるとおり、昇圧形の
下限出力電圧Vominは入力電圧Vinより約2V高
く、降圧形の上限電圧Vomaxは入力電圧Vinよ
り約1V低く、入力電圧Vinと等しい値の出力電
圧Voutを得ることができない。 すなわち、降圧形の場合、各回路素子の損失を
無視すれば、「トランジスタ技術」1977年7月号
(CQ出版株式会社発行)のP116、(1)式に示され
るとおり、出力電圧Voutは次式によつて与えら
れる。 Vout=TS1ON/TS1ON+TS1OFF・Vin ………(10) ここで、TS1ONは第1スイツチS1のオン時間、
TS1OFFは第1スイツチS1のオフ時間である。 ただし、実際には第1スイツチS1、塞流線輪L
の損失により、出力電圧Voutの上限Vomaxは、
デユーテイ比が100%のときの理論値よりも1〜
2V低い値となる。 また、昇圧形の場合には、このときにも各回路
素子の損失を無視すれば、「トランジスタ技術」
1977年7月号(CQ出版株式会社発行)のP118、
(18)式に示されるとおり、出力電圧Voutは次式
によつて与えられる。 Vout=(Vin・TS2ON2/2・Iout・LP(TS2ON+TS2OFF
) +Vin ………(11) ただし、Ioutは出力電流、LPは塞流線輪Lのイ
ンダクタンス、TS2ONは第2スイツチS2のオン時
間、TS2OFFは第2スイツチS2のオフ時間である。 また、(11)式の右辺第1項は、第2スイツチS2
オンの間に塞流線輪Lへ蓄積される電磁エネルギ
ーに基づく出力電圧Voutの増加分であるが、右
辺第2項のVinは、実際上回路素子による損失が
あるため、降圧形における上限出力電圧Vomax
がこれに相当する。 第7図は、同一の回路によつて入力電圧に対し
高低方向の広範囲な出力電圧が得られる電源変換
回路を示し、第1スイツチS1および第2スイツチ
S2を備えると共に、ダイオードD1,D2を備えて
おり、第6図に示す降圧形と昇圧形とを組み合せ
た形になつていると同時に、比較制御器CCPの
ほかに入力電圧Vinと出力電圧Voutとを比較す
る比較回路CPCが備えてあり、この出力(a)をOR
ゲートG1、ANDゲートG2へ与え、各スイツチ
S1,S2に対する比較制御器CCPの出力供給を制
御する一方、ANDゲートG4には出力(c)が与えら
れており、パルス発生器PGの出力を第2スイツ
チS2へ供給し、出力電圧Voutが入力電圧Vinの
近傍となつたとき、第1スイツチおよび第2スイ
ツチが同時にオンとなる期間を設けて、各スイツ
チS1,S2にオ、オフ動作を行なわせ、これによつ
て、入力電圧Vinと等しい値の出力電圧Voutを
得ると共に、上述の降圧形動作における上限出力
電圧Vomaxと、昇圧形変動作における下限出力
電圧Vominとの間の出力電圧Voutも得えられる
ものとしてある。 第8図は比較回路CPCの具体例を示すブロツ
ク図であり、比較器CP1〜CP3、ANDゲートG11
およびインバータINにより構成され、各部の波
形を示す第9図の入出力特性のとおりに動作す
る。 すなわち、比較器CP1により入力電圧Vinと出
力電圧Voutとの比較を行ない、その差を比較器
CP2,CP3へ与えており、これを共に比較器CP2
CP3には、入力電圧Vin−出力電圧Vout=0を中
心として第9図に示す関係により、基準電圧
Vr1、Vr2が各個に与えられている。 このため、比較器CP1の出力が基準電圧Vr1
越えれば、比較器CP2の出力(a)が“H”(高レベ
ル)となる一方、比較器CP1の出力が基準電圧
Vr2を越えれば、比較器CP3の出力(b)が“H”へ
転ずるものとなつており、出力(a)が“L”(低レ
ベル)の期間にはインバータINの出力が“H”
となり、ANDゲートG11をオン状態として出力(b)
を通過させ、比較器CP1の出力がVr1〜Vr2の間の
みANDゲートG11が出力(c)を“H”とするため、
出力(c)はウインドコンパレータとしての作用を呈
する。 したがつて、第7図においては、出力電圧
Voutが入力電圧VinよりもVr2以上低いときに
は、比較回路CPCの出力(a)、(c)が共に“L”の
ため、ANDゲートG2、G4がオフ状態であり、比
較制御器CCPの出力により第1スイツチS1のみ
がオン、オフ動作を行ない基準電圧Vrの変化に
応じてそのデユーテイ比も変化し、基準電圧Vr
と出力電圧Voutとが、一致した状態でデユーテ
イ比が定められるのに対し、出力電圧Voutが入
力電圧Vinとほぼ等しい範囲、すなわち、第9図
に示す基準電圧Vr1〜Vr2の範囲に出力電圧Vout
が入れば、比較回路CPCの出力(a)が“L”、出力
(c)が“H”となり、第1スイツチS1が比較制御器
CCPの出力によりオン、オフ動作を行なうと共
に、比較回路CPCの出力(c)によりオン状態とな
つたANDゲートG4および、ROゲートG3を介し
て、パルス発生器PGからの出力が第2スイツチ
S2へ供給され、同スイツチS2もオン、オフ動作を
行ない、降圧形動作と昇圧形動作との相互作用に
より、入力電圧Vinをほぼ等しい値の出力電圧
Voutを発生し、基準電圧Vrと出力電圧Voutとが
一致した状態で第1スイツチS1のデユーテイ比が
決定される。 ただし、第1スイツチS1と第2スイツチS2との
オン、オフ動作は、両者が同時にオンとなる期間
を設けねばならず、比較制御器CCP内の発振器
出力を同期信号としてパルス発生器PGへ与え、
各スイツチS1,S2が同期してオン、オフ動作を行
なうものとしてある。 また、出力電圧Voutが入力電圧VinよりもVr1
以上高くなれば、比較回路CPCの出力(a)が
“H”、出力(c)は“L”となるため、第1スイツチ
S1がオン状態になると共に、ANDゲートG2がオ
ン、ANDゲートG4はオフ状態となり、比較制御
器CCPの出力により第2スイツチS2がオン、オ
フ動作を行ない、昇圧形の動作状態となる。 なお、パルス発生器PGとしては、マルチバイ
ブレータ等が適用できると共に、クロツクパルス
を分周する分周回路を用い、その分周動作を同期
信号により制御してもよく、同期信号と同期しか
つ所定のデユーテイ比を有するパルスを発生する
ものであれば、任意のものを用いることができ
る。 このほか、第8図の比較器CP2,CP3としては、
比較器CP1の出力が基準電圧Vr1、Vr2の近傍にあ
るとき動作が不安定となるのを廻避するため、シ
ユミツト・トリガ回路等を組み合せて、レベル的
なヒステリシス特性を付与したものを用いれば好
適である。 ただし、電源変換回路CONVとしては、以上
のものに限らず、電源変換効率が良好かつ出力電
圧Voutを広範に制御できるものであれば、いわ
ゆるスイツチングレギレータに用いられている
種々の構成が適用できる。 なお、本発明の電源変換回路CONVは、実用
上出力電圧Voutの変化範囲として5〜40V程度
が要求されるため、上述の電源変換回路が好適で
あり、第6図において説明したとおり、比較制御
器CCPの基準電圧Vrが印加されている入力端子
は、出力電圧の制御端子として利用できるため、
基準電圧Vrに代えて誤差信号を与えることによ
り目的が達せられる。 すなわち、第7図において基準電圧Vrを除去
したものが第3図に電源変換回路CONVに相当
し、第7図において除去した基準電圧Vrの接続
されていた比較制御器CCPの端子が、第3図に
おいて比較器CMPの出力が与えられる電源変換
回路CONVの端子に対応する。 また、演算回路CALに用いる、電圧検出回路
DETV、電流検出回路DETIの各検出出力および、
電圧設定信号Se、抵抗設定係数Krs等は、相対関
係が同様であれば他の信号または検出出力を用い
てもよく、演算回路CALの諸特性すなわち、過
負荷、信号対雑音比、安定度、誤差等の特性に応
じて、設定信号Seおよび抵抗設定係数Krs等を定
めることもきると共に、条件にしたがつて演算回
路CALの構成を種々選定することができる。 このほか、電源変換回路CONVとして出力電
流の制御できるものを用い、直接回線電流ILを制
御しても同様であり、本発明は任意の変形が自在
である。 すなわち、上述の分圧器と演算増幅器との組み
合せ、あるいは、カレントミラー回路によるもの
のほか、1台の演算増幅器により多入力の加減算
回路を構成し、係数器K、減算器SBおよび比較
器COM等を一体化することも任意である。 なお、演算回路CALによる電源変換回路
CONVの制御により、回線電流ILの安定化を呈す
るため、電源Bの電圧変動が回線電流ILへ与える
影響を排除することができる。 第10図は、第7図の比較制御器CCPの基準
電圧Vrが印加されている入力端子を出力電圧の
制御端子(Tc)として利用できることを説明す
るための図である。第11図は、第3図に第10
図の各端子との対応を追記したものである。 以下、第11図について動作を説明する。演算
回路CALは、回線電流ILと電圧設定信号Seに基
いて所定の演算を行い電圧VLCを出力する。比較
器CMPは、VLCと線間電圧VLを比較しCMPの出
力に誤差信号を出力する。該誤差信号は、制御端
子Tc(即ち、第10図における電源変換回路の比
較制御器CCPの一方の端子)に印加される。 次に、VLがVLCに等しくなるように制御される
過程を示す。なお、電圧の大小は簡単のため絶対
値を用いる。また、条件として、電圧設定信号Se
=10V、端末機器TE側の抵抗を500Ω、抵抗設定
係数Krsを500、電流検出回路の電圧降下を0Vと
した場合を例にとる。比較器CMPは、周知のと
おり、遷移領域では大きな利得を有している。こ
の利得(Kcp)を1000とすると、CMP出力には
(VLC−VL)×Kcpの電圧が発生し、この電圧は制
御端子Tcに印加されるため電源変換回路の出力
電圧もこれと同じ電圧となる。 今、電源変換回路の出力電圧Vpを0Vと仮定す
ると、Vpが0なのでVL,ILともに0であり、従
つてVLCはSeとなり、CMP出力は、(Se−VL)×
Kcp=(10−0)×1000=10000V(実際には回路が
飽和するため、例えば50V程度)となる。従つ
て、Vpは10000Vに向けて上昇を始める。下表
に、Vpの増加に従つてVLC、CMP出力が変化す
る様子を示す。これより、第7図の電源変換回路
を用いた場合でも、VLCとVp即ち、VLが等しくな
るように制御できることが分る。なお、このVLC
とVLを一致させる動作は負帰還の原理に基づく
もので、公知の原理である。
The present invention relates to a line current supply method applied when supplying line current from the exchange side to various terminal devices such as telephones. The subscriber circuit of the converter to which terminal equipment that requires line current supply is connected has line current supply (Battery feed.), over voltage protection (Over voltage protection)
Functions such as protection.), ringing signal transmission (Ringing.), monitoring (Supervision.), 2-wire 4-wire conversion (Hybrid.), testing (Test.), and encoding (Coding.) are required. It is called the BOSRCHT function by its initials, but most of it is implemented in the trunk circuit of the exchange. On the other hand, with the progress of integrated circuit technology, the digitization of communication channels has become a reality, and for toll switching systems, "Research and Practical Report Vol. 28, No. 7, Digital Telephone Toll System DTS-1 Special Feature" ( Although it has been put into practical use as shown in the publication (published by Japan Telecommunications and Telephone Public Corporation and Musashino Telecommunications Research Institute), it is not possible to transmit large amplitude signals to subscriber switching systems through digital communication paths.
It is necessary to provide the BORSCHT function in front of the communication path, and there is a particular demand for miniaturization and cost reduction of subscriber circuits. Therefore, the conventional configuration, which mainly consists of electromagnetic parts such as blocking wires called letter coils or relays, cannot achieve the purpose, and it is essential to integrate the subscriber circuit. For example,
“IEICE Technical Research Report” Vol.79, No.34,
As stated in ``A Consideration of Call Current Supply System'' published by SE79-20 (published by the Institute of Electronics and Communication Engineers), a few studies have been carried out. However, simply replacing the function of the letter coil with an electronic circuit will result in a large power loss in the line current supply circuit due to the supply of line current, and heat dissipation will become an issue when integrating these circuits. Solving this problem is considered to be an urgent task at present. In other words, Figure 1 shows the equivalent circuit of the line current supply system when a letter coil is used.
Let R T be the internal resistance of TE, and let the line resistance of lines L 1 and L 2 be
When R L is the DC resistance of the letter coil LT, R S is the DC resistance of the letter coil LT, and E is the voltage of the power source B, the line current I L is expressed by the following equation. I L = E / R T + R L + R S ...... (1) Also, the power loss P S in the letter coil LT is as follows: P S = R S・I L 2 = R S / (R T + R L + R S ) 2・E 2 ......(2), and when the line resistance R L is zero, P S is maximum. Therefore, if the maximum value of P S is Psmax, then Psmax = R s / (R T + R S ) 2・E 2 ......(3), R T = 50Ω, R S = 440Ω, E = If it is 48V, Psmax = 4.2W, which is completely unacceptable for integrated circuits. The present invention satisfies such conventional demands and has the purpose of fundamentally solving the conventional problems, and by controlling the voltage supplied to the line according to the line resistance, the voltage in the line current supply circuit is increased. The present invention provides a line current supply system that keeps power loss to a minimum and makes it extremely easy to integrate circuits. The details of the present invention will be explained below with reference to FIG. 2 showing an embodiment, but first, the principle of the present invention will be explained. That is, in Fig. 1, the line resistance R L and the internal resistance R T when looking from the line terminals t 1 and t 2 to the terminal equipment TE side are
is given by the ratio of the line voltage V L between the line terminals t 1 and t 2 and the line current I L , so the following equation holds true. R T +R L = V L /I L ………(4) Therefore, by substituting equation (4) into equation (1), we get
The following equation is obtained. V L =E−R S・I L (5) Therefore, it is sufficient to determine the line voltage V L based on equation (5). Based on the above principle, the line current supply circuit (hereinafter referred to as supply circuit) is
The LCF is provided with a voltage detection circuit DET V using a voltage divider etc. to detect the line voltage V L between the lines L 1 and L 2 , and a series resistor DET V to detect the line current I L. Current detection circuit using an operational amplifier, etc.
DET I is provided, and this line current detection output is given to an arithmetic circuit CAL, which performs arithmetic operations based on the detection output of the current detection circuit DET I. In other words, the arithmetic circuit CAL is a current detection circuit
Depending on the line current I L indicated by the detection output of DET I , the internal resistance of the predetermined supply circuit LCF is set as R S
Then, calculate the equation (5) by setting the power supply voltage to E, thereby determining the voltage VLC to be supplied as the line voltage VL , and transmitting the signal indicating this voltage VLC to the comparator CMP. is given to the input. In addition, the detection output of the voltage detection circuit DET V is given to the other input of the comparator CMP, and here, the actual line voltage V L indicated by the detection output of the voltage detection circuit DET V is calculated. The voltage obtained by
A signal based on the difference from V LC is obtained as an error signal at the output of the comparator CMP, and this error signal controls the power supply conversion circuit CONV, which will be described later, to adjust its output voltage.
V P changes. Therefore, the output voltage of the power conversion circuit CONV
V P is controlled in the direction where the error becomes zero, and the comparator
The gain in the so-called transition region, where both inputs of CMP are approximately equal, is large. Therefore, equilibrium occurs when V LC and V L are approximately equal, and in practical terms, this state is V LC =
A predetermined line current I L is supplied from the power conversion circuit CONV to the line between the line terminals t 1 and t 2 . Therefore, the output voltage V P is determined according to the line resistance R L and internal resistance RT of the lines L 1 and L 2 , so that the voltage loss in the supply circuit LCR is always kept at the minimum value. FIG. 3 is a block diagram including a specific example of the configuration of the arithmetic circuit CAL. The arithmetic circuit CAL is composed of a coefficient unit K and a subtracter SB . After multiplying the detection output of the current detection circuit DET I indicating the line current I L by the resistance setting coefficient Krs, the subtracter SB subtracts it from the voltage setting signal Se indicating the power supply voltage E of the supply circuit LCF. By V LC S e
The calculation K rs · IL =E− RS · IL is performed. That is, in the arithmetic circuit CAL, the calculation of equation (5) is performed, and by predetermining the coefficients and signals Kre, Se, etc. in accordance with the detection output conditions, the line is calculated based on the calculations corresponding to these. voltage between
A signal is obtained indicating the voltage V LC that should appear as V L. Although the coefficient unit K is inserted into the arithmetic circuit CAL in Fig. 3, equation (5) can be transformed as V L /R S =E/R S -I L ......(6) , a coefficient multiplier K may be inserted between the line voltage detection circuit DET V and the comparison circuit CMP. In addition, the voltage setting signal Se to be applied to one terminal of the subtracter SB is determined depending on how the coefficient Krs is given, and these coefficients and signals Krs and Se can also be set arbitrarily depending on the conditions of each detection output. can. Note that the coefficient unit K and subtractor SB are generally
It can be configured with an operational amplifier and a voltage divider, but the fourth
The configuration shown in the figure is suitable. FIG. 4a shows a so-called current mirror circuit, in which the output current Iout is proportional to the input current Iin, and
The junction area of transistors Qin and Qout is
If Ain and Aout are used, then Iout/Iin=Aout/Ain (7), and the following relationship holds true: Iout=Aout/Ain・Iin (8). Therefore, for example, the configuration is as shown in FIG. 4b, the line current I L is made to correspond to the current signal Iin, the voltage setting signal Se is made to correspond to the current signal Ise, and the junction area ratio between transistors Qa and Qb is set to 1:Krs. In, transistors Qc and Qd
If the junction area ratio is 1:1, a current signal Ivlc corresponding to the line voltage VLC to be supplied can be obtained as shown in the following equation. Ivlc=Ise−Krs・Iil……(9) However, when converting the current signal Ivlc to voltage, it is sufficient to pass the current signal Ivlc to a resistor and take out the terminal voltage, and each input current Ise, Iil To obtain from the voltage, insert a series resistor and then change the input current to
Ise and Iil should be the same. Note that, as shown in FIG. 4c, if a current Ivl indicating the line voltage V L is applied, the comparator CMP in FIGS. 2 and 3 can also be constructed by a current mirror circuit including transistors Qe and Qf. However, in this case, the current is indicated by the error signal Ivlc-Ivl. In addition, the supply circuit LCF is required to exhibit a predetermined impedance to alternating currents such as communication current and signal current, and in reality, an impedance circuit having a configuration as shown in FIG. 5, for example, is inserted on the output side. . In other words, resistor R 1 is connected to transistors Q 1 and Q 2.
~ R 4 provides a forward bias, and the collector-emitter resistance of transistors Q 1 and Q 2 to direct current is extremely low, but capacitor C 1 provides a forward bias to the bases of transistors Q 1 and Q 2 . Since they are at the same potential, they exhibit an impedance determined according to each constant for alternating current applied between terminals t 1 and t 2. Depending on the selection of the constants, high impedance or A predetermined termination impedance is obtained. This impedance circuit is shown in Table 1 of "A Consideration of Call Current Supply System" on page 58 of "Technical Research Report of the Institute of Electronics and Communication Engineers" Vol. 79, No. 34, SE79-20 (published by the Institute of Electronics and Communication Engineers). Although shown, any method can be applied as long as it exhibits a similar function. Further, the voltage loss due to the insertion of the impedance circuit may be corrected using the voltage setting signal Se or the resistance setting coefficient Krs described above. FIG. 6 is a circuit diagram showing a specific example of the power conversion circuit CONV, where A is a step-down type that obtains an output voltage in a range lower than the input voltage, and B is a step-up type that obtains an output voltage in a range higher than the input voltage. In both cases, there is a blockage line L on a line between input terminal 1 and output terminal 3.
is inserted, and a capacitor C is connected between output terminals 3 and 4, so that the output voltage Vout
A comparison controller CCP is provided to compare the voltage Vr and the reference voltage Vr. The purpose of the explanation of the power supply circuit that follows is to explain the operating principle, so to avoid terminology confusion, we will exemplify the case where the input voltage is positive polarity. It is sufficient to reverse all the polarities, and read the rise in voltage as a fall (increase in absolute value) in the following explanation, and read the height of the voltage value as the magnitude of the absolute value. In the step-down type shown in figure A, a switch S1 is provided in series to the input side of the blockage line L, and the switch S1 is turned on and off.
Comparison controller for duty ratio based on off time ratio
Output voltage when controlled by CCP and duty ratio is 100%, that is, switch S1 is in the on state
With Vomax as the upper limit, the output voltage Vout is lowered by decreasing the duty ratio, and the reference voltage Vr and the output voltage Vout are made to match. Note that the capacitor C is used to remove ripples from the output voltage Vout, and the diode D1 is a flywheel diode that forms a DC circuit between the output terminals 3 and 4 when the switch S1 is turned off. . In addition, in the step-up type shown in Figure B, a switch S2 is inserted between the output side of the blocking wire L and the other wire between the input terminal 2 and the output terminal 4, and this switch is turned on. The output voltage is higher than the input voltage Vin in order to release the electromagnetic energy accumulated in the blockage wire L when the switch S2 is turned off.
Vout is obtained and the duty ratio of switch S 2 is near 0%, the output voltage Vomin is set as the lower limit, and the output voltage Vout is increased by increasing the duty ratio to approximately 85%, and the reference voltage Vr and the output voltage Vout are increased. The voltage Vout is matched. Therefore, the input terminal of the comparison controller CCP to which the reference voltage Vr is applied can be used as a terminal to control the output voltage, so the reference voltage Vr is applied to this terminal.
If an error signal is applied instead of Vr, the output voltage of the power supply conversion circuit can be controlled by the error signal, and the operation described in the first embodiment can be achieved. Note that the diode D2 is provided to prevent the charge in the capacitor C from discharging to the input side when the switch S2 is turned on. In addition, the comparison controller CCP in this case is composed of an oscillator, a comparator, and a modulator that pulse width modulates the output of the oscillator using the output of the comparator, but the comparator is deleted from the comparison controller CCP, The modulator may be driven directly by the error signal; in the step-down type, a simple comparator is used as the comparison controller CCP, and the switch S 1
There is also a self-excited type that controls, and various control means have been proposed. However, this type of power conversion circuit is
As shown in P151 of Table 2-3, the lower limit output voltage Vomin of the step-up type is approximately 2V higher than the input voltage Vin, and the upper limit voltage Vomax of the step-down type is approximately 1V lower than the input voltage Vin, with a value equal to the input voltage Vin. Unable to obtain output voltage Vout. In other words, in the case of a step-down type, if the loss of each circuit element is ignored, the output voltage Vout will be Given by Eq. Vout=T S1ON /T S1ON +T S1OFF・Vin (10) Here, T S1ON is the on time of the first switch S1 ,
T S1OFF is the off time of the first switch S1 . However, in reality, the first switch S 1 and the blockage line L
Due to the loss of , the upper limit Vomax of the output voltage Vout is
1 to more than the theoretical value when the duty ratio is 100%
The value will be 2V lower. In addition, in the case of a boost type, if the loss of each circuit element is ignored, "transistor technology"
P118 of the July 1977 issue (published by CQ Publishing Co., Ltd.),
As shown in equation (18), the output voltage Vout is given by the following equation. Vout=(Vin・T S2ON ) 2 /2・Iout・LP (T S2ON +T S2OFF
) +Vin......(11) However, Iout is the output current, L P is the inductance of the blocking wire L, T S2ON is the on time of the second switch S2 , and T S2OFF is the off time of the second switch S2 . be. Furthermore, the first term on the right side of equation (11) is an increase in the output voltage Vout based on the electromagnetic energy accumulated in the blocking wire L while the second switch S2 is on, but the second term on the right side Since there is actually a loss due to circuit elements, Vin is the upper limit output voltage Vomax in the buck type.
corresponds to this. FIG. 7 shows a power supply conversion circuit that can obtain a wide range of output voltages in the high and low directions relative to the input voltage using the same circuit, in which the first switch S 1 and the second switch
S 2 and diodes D 1 and D 2 , which is a combination of the step-down type and step-up type shown in Figure 6. A comparator circuit CPC is provided to compare the output voltage Vout, and this output (a) is ORed.
Give to gate G 1 , AND gate G 2 , and each switch
While controlling the output supply of the comparison controller CCP to S 1 and S 2 , the AND gate G 4 is given an output (c) and supplies the output of the pulse generator PG to the second switch S 2 ; When the output voltage Vout becomes close to the input voltage Vin, a period is provided in which the first switch and the second switch are turned on at the same time, and each switch S 1 and S 2 is turned on and off. Assume that it is possible to obtain an output voltage Vout having a value equal to the input voltage Vin, and to also obtain an output voltage Vout between the upper limit output voltage Vomax in the step-down type operation described above and the lower limit output voltage Vomin in the step-up type variable operation. be. FIG. 8 is a block diagram showing a specific example of the comparator circuit CPC, in which comparators CP 1 to CP 3 and AND gate G 11
and an inverter IN, and operates according to the input/output characteristics shown in Figure 9, which shows the waveforms of each part. That is, comparator CP 1 compares input voltage Vin and output voltage Vout, and the difference is calculated by comparator CP1.
CP 2 and CP 3 , which are both supplied to comparators CP 2 and CP 3.
CP 3 has a reference voltage based on the relationship shown in Figure 9 centered around input voltage Vin - output voltage Vout = 0.
V r1 and V r2 are given to each individual. Therefore, if the output of comparator CP 1 exceeds the reference voltage V r1 , the output (a) of comparator CP 2 becomes "H" (high level), while the output of comparator CP 1 exceeds the reference voltage V r1.
When V r2 is exceeded, the output (b) of the comparator CP 3 turns to "H", and while the output (a) is "L" (low level), the output of the inverter IN is "H". ”
Then, AND gate G 11 is turned on and output (b)
, and AND gate G11 sets the output (c) to "H" only when the output of comparator CP1 is between Vr1 and Vr2 .
Output (c) acts as a window comparator. Therefore, in FIG. 7, the output voltage
When Vout is lower than the input voltage Vin by more than V r2 , both outputs (a) and (c) of the comparison circuit CPC are "L", so the AND gates G 2 and G 4 are off, and the comparison controller CCP Only the first switch S1 is turned on and off by the output of
The duty ratio is determined when the output voltage Vout and the output voltage Vout match, whereas the output voltage Vout is output within a range that is approximately equal to the input voltage Vin, that is, the range of the reference voltage V r1 to V r2 shown in Fig. 9. VoltageVout
is input, the output (a) of the comparator circuit CPC is “L”, the output
(c) becomes “H” and the first switch S1 becomes the comparison controller.
The output from the pulse generator PG is turned on and off by the output of the CCP, and the output from the pulse generator PG is passed through the AND gate G4 , which is turned on by the output (c) of the comparator circuit CPC, and the RO gate G3 . switch
The same switch S2 also performs on/off operations, and due to the interaction between the buck type operation and the boost type operation, the input voltage Vin becomes an output voltage of approximately the same value.
Vout is generated, and the duty ratio of the first switch S1 is determined in a state where the reference voltage Vr and the output voltage Vout match. However, for the on/off operation of the first switch S1 and the second switch S2 , it is necessary to provide a period in which they are both on at the same time. give to,
The switches S 1 and S 2 are assumed to perform on and off operations in synchronization. Also, the output voltage Vout is lower than the input voltage Vin by V r1
If it becomes higher than that, the output (a) of the comparator circuit CPC becomes "H" and the output (c) becomes "L", so the first switch
When S 1 turns on, AND gate G 2 turns on and AND gate G 4 turns off, and the second switch S 2 turns on and off according to the output of the comparison controller CCP, changing the operating state of the boost type. becomes. As the pulse generator PG, a multivibrator etc. can be applied, and a frequency dividing circuit that divides the frequency of the clock pulse may be used, and the frequency division operation may be controlled by a synchronizing signal, and the frequency dividing circuit may be controlled in synchronization with the synchronizing signal and at a predetermined rate. Any device can be used as long as it generates a pulse having a duty ratio. In addition, the comparators CP 2 and CP 3 in FIG.
In order to avoid unstable operation when the output of comparator CP 1 is near the reference voltages V r1 and V r2 , a device with level hysteresis characteristics is added by combining a Schmitt trigger circuit, etc. It is suitable if used. However, the power conversion circuit CONV is not limited to the above, but various configurations used in so-called switching regulators can be applied as long as the power conversion efficiency is good and the output voltage Vout can be controlled over a wide range. can. Note that the power conversion circuit CONV of the present invention is required to have a change range of output voltage Vout of about 5 to 40 V in practice, so the above-mentioned power conversion circuit is suitable, and as explained in FIG. The input terminal to which the reference voltage Vr of the device CCP is applied can be used as the output voltage control terminal.
The objective is achieved by providing an error signal instead of the reference voltage Vr. That is, the circuit from which the reference voltage Vr is removed in FIG. 7 corresponds to the power conversion circuit CONV in FIG. 3, and the terminal of the comparison controller CCP to which the reference voltage Vr removed in FIG. In the figure, it corresponds to the terminal of the power conversion circuit CONV to which the output of the comparator CMP is applied. In addition, the voltage detection circuit used in the arithmetic circuit CAL
DET V , each detection output of the current detection circuit DET I , and
For the voltage setting signal Se, resistance setting coefficient Krs, etc., other signals or detection outputs may be used as long as the relative relationship is the same, and various characteristics of the arithmetic circuit CAL, such as overload, signal-to-noise ratio, stability, The setting signal Se, resistance setting coefficient Krs, etc. can be determined according to characteristics such as errors, and various configurations of the arithmetic circuit CAL can be selected according to conditions. In addition, the same effect can be obtained by using a power supply converter circuit CONV that can control the output current and directly controlling the line current IL , and the present invention can be freely modified as desired. In other words, in addition to the above-mentioned combination of a voltage divider and operational amplifier or a current mirror circuit, a multi-input adder/subtractor circuit can be constructed using a single operational amplifier, and a coefficient unit K, a subtracter SB, a comparator COM, etc. Integration is also optional. In addition, the power conversion circuit using the arithmetic circuit CAL
Since the line current I L is stabilized by controlling CONV, the influence of voltage fluctuations of the power supply B on the line current I L can be eliminated. FIG. 10 is a diagram for explaining that the input terminal of the comparison controller CCP in FIG. 7 to which the reference voltage V r is applied can be used as the output voltage control terminal (T c ). Figure 11 shows the number 10 in Figure 3.
Correspondence with each terminal in the figure is added. The operation will be explained below with reference to FIG. The calculation circuit CAL performs a predetermined calculation based on the line current IL and the voltage setting signal Se and outputs a voltage VLC . Comparator CMP compares V LC and line voltage V L and outputs an error signal to the output of CMP. The error signal is applied to the control terminal T c (ie, one terminal of the comparison controller CCP of the power conversion circuit in FIG. 10). Next, a process in which V L is controlled to be equal to V LC will be described. Note that for the sake of simplicity, the absolute value of the voltage is used. In addition, as a condition, the voltage setting signal S e
= 10V, the resistance on the terminal equipment TE side is 500Ω, the resistance setting coefficient K rs is 500, and the voltage drop of the current detection circuit is 0V. As is well known, the comparator CMP has a large gain in the transition region. If this gain (K cp ) is 1000, a voltage of (V LC − V L ) × K cp is generated at the CMP output, and since this voltage is applied to the control terminal T c , the output voltage of the power supply conversion circuit is also This will be the same voltage. Now, assuming that the output voltage V p of the power supply conversion circuit is 0 V, since V p is 0, both V L and I L are 0, so V LC becomes S e , and the CMP output is (S e − V L ) ×
K cp = (10-0) x 1000 = 10000V (actually, the circuit is saturated, so for example about 50V). Therefore, V p starts to rise towards 10000V. The table below shows how V LC and CMP output change as V p increases. From this, it can be seen that even when the power conversion circuit shown in FIG. 7 is used, control can be made so that VLC and Vp , that is, VL , are equal. In addition, this VLC
The operation of matching V L with V L is based on the principle of negative feedback, which is a well-known principle.

【表】【table】

【表】 以上の説明により明らかなとおり本発明によれ
ば、BORSCHT機能の一部を実現する回線電流
供給回路が電子回路を主体として構成されると共
に、内部の消費電力が極めてわずかとなり、回線
電流供給回路の電子回路化、集積回路化が容易と
なることにより、回線電流供給回路の小形、軽量
化および低価格化が達成され、各種交換機におい
て多大の効果が得られる。
[Table] As is clear from the above description, according to the present invention, the line current supply circuit that realizes a part of the BORSCHT function is mainly composed of electronic circuits, the internal power consumption is extremely small, and the line current supply circuit realizes a part of the BORSCHT function. By easily converting the supply circuit into an electronic circuit and an integrated circuit, the line current supply circuit can be made smaller, lighter in weight, and lower in price, and great effects can be obtained in various types of switching equipment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は回線電流供給回路の等価回路を示す
図、第2図は本発明の実施例を示すブロツク図、
第3図は第2図における演算回路の具体的構成例
を含むブロツク図、第4図は演算回路へカレント
ミラー回路を適用した場合の回路図、第5図はイ
ンピーダンス回路を挿入した状況を示す回路図、
第6図および第7図は第2図および第3図におけ
る電源変換回路の具体例を示す回路図、第8図は
第7図における比較回路の具体的構成を示すブロ
ツク図、第9図は第8図における各部の波形を示
す入出力特性図、第10図及び第11図は電源変
換回路の制御動作を説明するための図である。 TE……端末機器、L1,L2……線路、LCF……
供給回路(回線電流供給回路)、B……電源、
DETV……電圧検出回路、DETI……電流検出回
路、CAL……演算回路、CONV……電源変換回
路、Krs……抵抗設定係数、Se……電圧設定信
号、L……塞流線輪、S1……スイツチ(第1スイ
ツチ)、S2……スイツチ(第2スイツチ)、CCP
……比較制御器、CPC……比較回路、PG……パ
ルス発生器。
FIG. 1 is a diagram showing an equivalent circuit of a line current supply circuit, FIG. 2 is a block diagram showing an embodiment of the present invention,
Figure 3 is a block diagram that includes a specific example of the configuration of the arithmetic circuit in Figure 2, Figure 4 is a circuit diagram when a current mirror circuit is applied to the arithmetic circuit, and Figure 5 shows a situation where an impedance circuit is inserted. circuit diagram,
6 and 7 are circuit diagrams showing specific examples of the power conversion circuits in FIGS. 2 and 3, FIG. 8 is a block diagram showing a specific configuration of the comparison circuit in FIG. 7, and FIG. FIG. 8 is an input/output characteristic diagram showing waveforms of each part, and FIGS. 10 and 11 are diagrams for explaining the control operation of the power supply conversion circuit. TE...Terminal equipment, L1 , L2 ...Line, LCF...
Supply circuit (line current supply circuit), B...Power supply,
DET V ...Voltage detection circuit, DET I ...Current detection circuit, CAL...Arithmetic circuit, CONV...Power conversion circuit, Krs...Resistance setting coefficient, Se...Voltage setting signal, L...Block wire , S 1 ... switch (first switch), S 2 ... switch (second switch), CCP
... Comparison controller, CPC ... Comparison circuit, PG ... Pulse generator.

Claims (1)

【特許請求の範囲】 1 端末機器へ線路を介して回線電流を供給する
回線電流供給回路において、 (イ) 電源電圧を所定の電圧へ変換のうえ前記線路
へ供給する電源変換回路と、 (ロ) 前記線路の線間電圧VLを検出する電圧検出
回路と、 (ハ) 前記回線電流ILを抵抗設定係数Krsをもつて
検出する電流検出回路と、 (ニ) 前記回線電流供給回路の電源電圧を示す電圧
設定信号Seと前記抵抗設定係数Krsをもつて検
出した回線電流Krs・ILとの差、即ちSe−Krs
ILを算出する演算回路と、 (ホ) 前記演算回路の算出結果VLCと前記線間電圧
VLとを比較する比較器と からなり、前記比較器出力は前記電源変換回路出
力を算出結果VLCと線間電圧VLとが一致するよう
に制御することを特徴とする回線電流供給方式。
[Scope of Claims] 1. A line current supply circuit that supplies line current to terminal equipment via a line, comprising: (a) a power conversion circuit that converts a power supply voltage to a predetermined voltage and supplies it to the line; ) a voltage detection circuit that detects the line voltage V L of the line; (c) a current detection circuit that detects the line current I L with a resistance setting coefficient K rs ; (d) of the line current supply circuit. The difference between the voltage setting signal S e indicating the power supply voltage and the line current K rs · I L detected with the resistance setting coefficient K rs , that is, S e −K rs ·
an arithmetic circuit that calculates I L ; (e) a calculation result V LC of the arithmetic circuit and the line voltage;
and a comparator for comparing V L with V L, and the comparator output controls the output of the power conversion circuit so that the calculated result V LC and the line voltage V L match. .
JP4215780A 1980-04-01 1980-04-01 Supply system of circuit current Granted JPS56140763A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4215780A JPS56140763A (en) 1980-04-01 1980-04-01 Supply system of circuit current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4215780A JPS56140763A (en) 1980-04-01 1980-04-01 Supply system of circuit current

Publications (2)

Publication Number Publication Date
JPS56140763A JPS56140763A (en) 1981-11-04
JPS637498B2 true JPS637498B2 (en) 1988-02-17

Family

ID=12628105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4215780A Granted JPS56140763A (en) 1980-04-01 1980-04-01 Supply system of circuit current

Country Status (1)

Country Link
JP (1) JPS56140763A (en)

Also Published As

Publication number Publication date
JPS56140763A (en) 1981-11-04

Similar Documents

Publication Publication Date Title
CN110061617A (en) Switched capacitor converter and method for electric current when limiting its starting
JPH06178532A (en) Switching mode converter
KR880000870B1 (en) Telephone line circuit
CN109768709B (en) Voltage compensation system and method based on load condition in power converter
US4228323A (en) Variable loop length compensated barrier circuit
US5430405A (en) Control circuit for converters operating in the discontinuous mode
EP0190110A2 (en) Voltage convertor for telephone terminal equipment
US20090243578A1 (en) Power Supply with Digital Control Loop
EP1779500A2 (en) Power converter and method for power conversion
US4631653A (en) Capacitor coupled current mode balance circuit
US4263644A (en) Current limiter for switched DC-to-DC converter
US8462937B2 (en) Power supply with digital control loop
EP0013102A1 (en) Power supply providing constant power output
EP1084566A1 (en) Method and arrangement for choosing supply voltage
US3976931A (en) AC regulator
JPS637498B2 (en)
EP0116767B1 (en) Battery feed circuit for a telephone subscriber line
JPS637499B2 (en)
JPS637497B2 (en)
US4856058A (en) Office line interface circuits
US7688119B2 (en) Power supply with digital control loop
CA2067535C (en) Current limited subscriber interface circuit
CA2097448C (en) Signal separation circuit
KR100415187B1 (en) High Power Factor Correction Circuit
JPH05308733A (en) Charging circuit system and charger