JPS6043934A - Multiplex communication device performing time division by identification pulse - Google Patents

Multiplex communication device performing time division by identification pulse

Info

Publication number
JPS6043934A
JPS6043934A JP15283083A JP15283083A JPS6043934A JP S6043934 A JPS6043934 A JP S6043934A JP 15283083 A JP15283083 A JP 15283083A JP 15283083 A JP15283083 A JP 15283083A JP S6043934 A JPS6043934 A JP S6043934A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
identification
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15283083A
Other languages
Japanese (ja)
Inventor
Chikahide Tamura
周英 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niles Parts Co Ltd
Original Assignee
Niles Parts Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niles Parts Co Ltd filed Critical Niles Parts Co Ltd
Priority to JP15283083A priority Critical patent/JPS6043934A/en
Publication of JPS6043934A publication Critical patent/JPS6043934A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M11/00Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • H04M11/068Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using time division multiplex techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To eliminate an idle time while the absence of a signal by using a transmitter outputting a digital signal at the beginning of which an identification pulse is added for a prescribed time only when a digital signal is inputted and a receiver switching a signal path for a prescribed time after identification. CONSTITUTION:An output of a digital signal source 1 is inputted to a digital signal transmission circuit 2 comprising an encoder 21 and a serial converting circuit 22 and also to a digital switching circuit comprising an input detection circuit 31 and a one-shot multivibrator circuit 32. An output of an analog signal source 4 is inputted to a digitized analog signal transmission circuit 5 comprising a bias circuit 51, a sampling circuit 52 and a pulse width modulation circuit 53. An input section of an analog signal output device 6 is connected to an output section of a pulse width modulation signal demodulating circuit 7, and the input section is connected to a switch 81. A load group 9 is connected to a digital signal reception circuit comprising a decoder 101 and a parallel converting circuit 102. A signal transmitter 11 consists of converters 111, 113 and a propagation cable 112.

Description

【発明の詳細な説明】 本発明の技術分野 本発明は車両の各種アナログ信号とディジクル信号を多
重通信により同一伝搬路て伝送することが可能な、識別
パルスによる時分割を行なう多重通信装置に関するもの
である。
Detailed Description of the Invention Technical Field of the Invention The present invention relates to a multiplex communication device that performs time division using identification pulses and is capable of transmitting various analog signals and digital signals of a vehicle through the same propagation path by multiplex communication. It is.

従来技術 従来アナログ信号とディジタル信号を同一伝搬路で伝送
する場合、アナログ信号をサンプリンクし各サンプルを
2進行号化した信号とディジクル信号を接続して直列デ
ィジタル信号に変換して伝送する調歩同期式多重通信装
置を用いて伝送していた。
Conventional technologyWhen transmitting an analog signal and a digital signal on the same propagation path, start-stop synchronization involves sampling and linking the analog signal, converting each sample into a binary code, connecting the digital signal, converting it into a serial digital signal, and transmitting the signal. It was transmitted using a type multiplex communication device.

第1図は従来の調歩同期式多重通信装置による伝送例を
示したものであり、例として/乙ビットの2進行号を用
いたもので最初のンヒットをスフ−ミヒラ1−8T、T
hし、次のtヒツトを制御信号等のディジタル信号りに
割当て、更に次の70ヒツトをアナロク信号を2准将号
化した信1;3. Aに割当て、更に又最後の/ビット
をストツゾヒソ1−8Pとし、都合/乙ヒツトを7スパ
ンとしこれを反復連続して調歩同期信号にして伝送して
いた。
Figure 1 shows an example of transmission by a conventional asynchronous multiplex communication device.
h, the next t hits are assigned to digital signals such as control signals, and the next 70 hits are converted into 2 brigadier signals from analog signals 1; 3. In addition, the last / bit was set to 1-8P, and the last / bit was set to 7 spans, and this was repeatedly and continuously transmitted as an asynchronous signal.

しかし、この従来装置の調歩同期信号の各スパンには常
に各々グビツト分のティンタル信号用の時間間隔が確保
されており、ティンタル信′l′3か入力されない時は
このグビット分の時間は結局遊び時間となり、多重通信
に殆んど寄与しない時間である。そして、この遊び時間
は第1図に示す従来例に於いては/乙ビットの内のグI
ニット分てあり、約2よ係にも及ぶものであった1、 又、アナ+1り信号を故実に伝送するためにはできる限
りビット数を増してアナロク信号の振幅方向の分解能を
上げ、且つサンプリングの時間間隔を短かくしてアナロ
ク信号の周波数に対する分解能を−Lげる必要があった
However, in each span of the asynchronous signal of this conventional device, there is always a time interval for the tintal signal of G bits, and when the tintal signal 'l'3 is not input, the time of G bits ends up being idle. This is a time that hardly contributes to multiplex communication. In the conventional example shown in Fig. 1, this play time is
In order to effectively transmit the analog signal, it is necessary to increase the number of bits as much as possible to increase the resolution in the amplitude direction of the analog signal. It was necessary to shorten the sampling time interval to increase the resolution with respect to the frequency of the analog signal.

そして、このサンプリングの時間間隔が/スパンの時間
間隔に相幽し、/スパンのヒツト数が増えるほど/スパ
ン内の各パルスを進める為のクロックパルスの周波数を
高くする必要があり高速伝送の性能か要求された。
This sampling time interval conflicts with the span time interval, and as the number of span hits increases, the frequency of the clock pulse to advance each pulse within the span must be increased, resulting in high-speed transmission performance. or requested.

発明の目的 本発明は上記に鑑みてなされたものであり、ディジタル
信号が入力されない時はテイジタル化されたアナロク信
号だけを伝送し、ディジタル信号か入力された時のみ前
記アナロク信号と識別が可能なパルス幅を有した識別パ
ルスを最初に付加し、且つ前記ディジタル信号を直列変
換された直列ディジタル信号を一定時間出力することに
より、ディジタル信号が入力されない時の遊ひ時間をな
くし、更にアナロク信号をパルス幅変調して伝送するこ
とによりアナロク信号を比較的忠実に効率良く伝送でき
、且つ高速伝送の性能が要求されない識別パルスによる
時分割を行なう多重通信装置を提供することを目的とす
る。
Purpose of the Invention The present invention has been made in view of the above, and it transmits only a digitized analog signal when no digital signal is input, and can be distinguished from the analog signal only when a digital signal is input. By first adding an identification pulse with a pulse width and outputting a serial digital signal obtained by serially converting the digital signal for a certain period of time, idle time when no digital signal is input is eliminated, and furthermore, an analog signal can be It is an object of the present invention to provide a multiplex communication device that can transmit analog signals relatively faithfully and efficiently by pulse width modulation and transmits them, and that performs time division using identification pulses without requiring high-speed transmission performance.

発明の構成 ツメ十本発明の好適な実施例を添付図面に基づいて説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described with reference to the accompanying drawings.

第2図に於いて、1はディジタル信号源であり、該ディ
ジタル信号源1の出力部1aは複数の信−’i <yに
よりエンコーダ21の入力部21a及びティンクル入力
検出回路31の入力部31aにそれぞれ接続されている
In FIG. 2, 1 is a digital signal source, and the output section 1a of the digital signal source 1 is connected to the input section 21a of the encoder 21 and the input section 31a of the Tinkle input detection circuit 31 by a plurality of signals -'i <y. are connected to each.

そして、前記エンコーダ21の出力部21bは複数の信
号線によりシリアル変換回路22の入力部22aに接続
され、該エンコーダ21とシリアル変換回路22により
、ディジタル信号発信回路2が構成されている。
The output section 21b of the encoder 21 is connected to the input section 22a of the serial conversion circuit 22 through a plurality of signal lines, and the encoder 21 and the serial conversion circuit 22 constitute the digital signal transmission circuit 2.

更に、前記ティンクル入力検出回路31の出力部31b
は第1のワンンヨツ1−マルチ回路(以下単jrrO8
M回路」と言う。)32の入力部32aに接糺・され、
該第10)O8M回路32の出力部32bは第1の切り
換え器33の第1の入力部33aに接続され、該ティン
クル入力検出回路31゜第1のO8M回路32及び第1
の切り換え器33により第1のテイジクル切り換え回路
3か構成されている。
Furthermore, the output section 31b of the Tinkle input detection circuit 31
is the first one-multi circuit (hereinafter simply jrrO8
"M circuit". ) 32 is glued to the input section 32a,
The output section 32b of the 10th) O8M circuit 32 is connected to the first input section 33a of the first switch 33, and the Tinkle input detection circuit 31° is connected to the first O8M circuit 32 and the first
The switch 33 constitutes a first stage switching circuit 3.

又、4はアナログ信号源であり該アナログ信号源4の出
力部4aはバイアス回路51の入力部51aに接続され
、該バイアス回路51の出力部51bはサンブリンク回
路52の入力部52aに接続され、該サンブリンク回路
52の出力部52bはパルス幅変調回路(以下単に「P
WM回路」と言う)53の入力部53aに接続され、該
ノくイアス回路51.サンブリンク回路52及びPWM
回路53によりテイジクル化アナロク信号発信回路5が
構成されている。
Further, 4 is an analog signal source, and the output section 4a of the analog signal source 4 is connected to the input section 51a of the bias circuit 51, and the output section 51b of the bias circuit 51 is connected to the input section 52a of the sunblink circuit 52. , the output section 52b of the sunblink circuit 52 is a pulse width modulation circuit (hereinafter simply "P").
WM circuit) 53, and is connected to the input section 53a of the WM circuit 51. Sunblink circuit 52 and PWM
The circuit 53 constitutes the analog signal generating circuit 5.

更に、前記シリアル変換回路22の出力部22bは第1
の切り換え器33の第2の入力部33bに接続され、前
記PWM回路53の出力部53bは第1の切り換え器3
3の第3の入力部33cにそれぞれ接続されている。
Further, the output section 22b of the serial conversion circuit 22 is connected to the first output section 22b.
The output section 53b of the PWM circuit 53 is connected to the second input section 33b of the switch 33, and the output section 53b of the PWM circuit 53 is connected to the second input section 33b of the switch 33.
3, respectively.

6はアリーロク信号出力器であり、該アナログ信号出力
器6の入力部6aはパルス幅変調信号復調回路(以下単
に[復調回路」と言う)7の出ノ月″?lf 7 aに
接続され、該復調回路7の入力部7bは第2の切り換え
器81の第1の出力部81aにそれぞれ接続されている
6 is an alley lock signal output device, and an input section 6a of the analog signal output device 6 is connected to a pulse width modulation signal demodulation circuit (hereinafter simply referred to as "demodulation circuit") 7a. The input section 7b of the demodulation circuit 7 is connected to the first output section 81a of the second switch 81, respectively.

9は負荷群であり、該負荷群9の入力部9aは複数の信
号線によりデコーダ101の出力部101aに接続され
、該デコーダ101の入力部101bは複数の信号線に
よりパラレル変換回路102の出力部102aに接続さ
れ、該パラレル変換回路102の人力部102bは、前
記第2の切り換え器81の第2の出力部81bにそれぞ
れ接続され、該デコーダ101及びパラレル変換回路1
02によりティンクル信号受信回路10が構成されてい
る。
9 is a load group, the input section 9a of the load group 9 is connected to the output section 101a of the decoder 101 through a plurality of signal lines, and the input section 101b of the decoder 101 is connected to the output of the parallel conversion circuit 102 through a plurality of signal lines. The human power section 102b of the parallel conversion circuit 102 is connected to the second output section 81b of the second switch 81, and the decoder 101 and the parallel conversion circuit 1
02 constitutes a Tinkle signal receiving circuit 10.

史に、前記第2の切り換え器81の第1の入力部81c
は第2のO8M回路82の出力部82aに接続され、該
第2のO8M回路82の入力部82bは識別回路83の
出力部83aに接続され、該識別回路83の入力部83
bは前記第2の切り換え器81の第2の入力部81dに
それぞれ接続され、該第2の切り換え器81.第2のO
8M回路82及び識別回路83により第2のテイジタル
切り換え回路8が構成されている。
Historically, the first input section 81c of the second switch 81
is connected to the output part 82a of the second O8M circuit 82, the input part 82b of the second O8M circuit 82 is connected to the output part 83a of the identification circuit 83, and the input part 83 of the identification circuit 83
b are respectively connected to the second input section 81d of the second switch 81, and the second switch 81. second O
The 8M circuit 82 and the identification circuit 83 constitute the second digital switching circuit 8.

11は信号伝搬器であり、該信号伝搬器11は第1の変
換器111.伝搬ケーブル112及び第2の変換器11
3により構成されており、該第1の変換器111の入力
部111aは前記第1の切り換え器33の出力部33d
に接続され、第2の変換器113の出力部113aは前
記第2の切り換え器81の第2の入力部81d及び識別
回路83の入力部83bに接続され、更に第1の変換器
111の出力部111bと第2の変換器113の入力部
113bは伝搬ケーブル112により接続構成されてい
る。
11 is a signal propagator, and the signal propagator 11 is a first converter 111 . Propagation cable 112 and second converter 11
3, the input section 111a of the first converter 111 is connected to the output section 33d of the first switch 33.
The output part 113a of the second converter 113 is connected to the second input part 81d of the second switch 81 and the input part 83b of the identification circuit 83, and the output part 113a of the second converter 113 is connected to The section 111b and the input section 113b of the second converter 113 are connected by a propagation cable 112.

そして、前記ディジタル信号発信回路2.第1のテイジ
クル切り換え回路3及びディジクル化アナログ信号発信
回路5により発信回路SEが構成され、前記復調回路7
.第2のティジクル切り換え回路8及びティンタル信号
受信回路10により受信回路REが構成されている。
The digital signal transmitting circuit 2. The first signal switching circuit 3 and the digitized analog signal transmitting circuit 5 constitute a transmitting circuit SE, and the demodulating circuit 7
.. The second signal switching circuit 8 and the tintal signal receiving circuit 10 constitute a receiving circuit RE.

尚、第3図に示す電気回路図は第5図に示すテイシクル
化されたアナログ信号と識別が可能す知いパルス幅の識
別パルスS1.S2・・・・・・・・・を有した直列テ
ィンタル信号を識別するための識別回路83の第1実施
例の図であり、識別回路830)入力部83bはインハ
ーク831の入力部831aに接続−され、該インハ゛
−り831の出力部831bは遅延タイマ832の入力
部832aに接続され、該遅延タイマ832の出力部8
32bはトリガ回路833の入力部833aに接続され
、該トリカ回路833の出力部8331)はγント回路
834の第1の入力部834aに接続され、該アン1−
回路834の第2の入力部834 ))は識別回路83
の入力部83bに接続され、該アント回路834の出力
部834cは識別回路83の出力部83aにそれそ゛れ
接続されている。
The electric circuit diagram shown in FIG. 3 has identification pulses S1. FIG. 6 is a diagram of a first embodiment of an identification circuit 83 for identifying a serial tintal signal with S2 . -, the output part 831b of the input circuit 831 is connected to the input part 832a of the delay timer 832, and the output part 831b of the delay timer 832 is
32b is connected to the input section 833a of the trigger circuit 833, and the output section 8331) of the trigger circuit 833 is connected to the first input section 834a of the
The second input 834 )) of the circuit 834 is the identification circuit 83
The output section 834c of the ant circuit 834 is connected to the output section 83a of the identification circuit 83, respectively.

又、第4図に示す電気回路図は第7図に示すjイジタル
化されたアナログ信号と識別が可能tI′長いパルス幅
の識別パルスS′1.S′、?・・・・・・を有した直
列ティンクル信号を識別するための識別回路83′の第
2実施例の図であり、識別回路83’の入力部83b′
は三角波発生回路835の入力部835aに接続され、
該三角d発生回路835の出力部835bは比較器83
6の比較入力部836aに接続され、該比較器836の
基準入力部836bには基準電圧V耐か接続され、出力
部836cは識別回路83/の出力部83a′にそれぞ
れ接続されている。
Further, the electric circuit diagram shown in FIG. 4 can be distinguished from the digitized analog signal shown in FIG. 7 by the identification pulse S'1. S',? . . . is a diagram of a second embodiment of a discriminating circuit 83' for discriminating a series Tinkle signal having an input section 83b' of the discriminating circuit 83'
is connected to the input section 835a of the triangular wave generation circuit 835,
The output section 835b of the triangular d generation circuit 835 is connected to the comparator 83.
A reference voltage V is connected to a reference input section 836b of the comparator 836, and an output section 836c is connected to an output section 83a' of the identification circuit 83/.

作 用 次に上記構成からなる本発明に係る識別パルスによる時
分割を行なう多重通信装置の作用について詳細に説明す
る。
Operation Next, the operation of the multiplex communication apparatus having the above configuration and performing time division using identification pulses according to the present invention will be explained in detail.

本発明の識別パルスによる時分割を行なう多重通信装置
は、第1実施例として第5図及び第6図に示すよう1こ
識別パルスS1.S2・・・・・・のパルス幅を、パル
ス幅変調された最小信号幅Lbir秒〕より小さくする
ことにより識別を可能とするものと、第2実施例として
第7図及び第8図に示すように識別パルスS’l + 
S’2・・・・・・のパルス幅を、パルス幅変調のザン
ブリング間隔L p C秒〕より大きくすることにより
識別を可能にするものとに大別できる。
A multiplex communication device that performs time division using identification pulses according to the present invention has one identification pulse S1. The second embodiment is shown in FIGS. 7 and 8 by making the pulse width of S2... smaller than the pulse width modulated minimum signal width Lbi seconds. Identification pulse S'l +
S'2... can be broadly classified into those that enable identification by making the pulse width larger than the summing interval L p C seconds of pulse width modulation.

第1実施例の作用 先ず本発明の第1実施例の作用について第2図、第3図
、第5図、第6図を参照しながら詳細に説明する。
Function of the first embodiment First, the function of the first embodiment of the present invention will be explained in detail with reference to FIGS. 2, 3, 5, and 6.

第2図に於いて、1はティンクル信号源であり例えはオ
ーティオ装置の各種スイッチである。
In FIG. 2, reference numeral 1 denotes a Tinkle signal source, which is, for example, various switches of an audio device.

MAデイノクル信号源1の出力はエンコータ21に人力
され!進符号化され、この−進符号は並列ティンクル信
号であるため多重通信が可能になるようにシリアル変換
回路22により直列テイノクル信号に変換され、更にシ
リアル変換回路22は識別パルスS+ 、S2・曲を前
記直列ティンクル信号の最初に付加して第1の切り換え
器33の第2の入力部33bに入力する。
The output of the MA de nocle signal source 1 is manually input to the encoder 21! Since this minus sign is a parallel tinkle signal, it is converted into a serial tinkle signal by a serial conversion circuit 22 to enable multiplex communication, and the serial conversion circuit 22 further converts identification pulses S+, S2, and music into It is added to the beginning of the serial Tinkle signal and input to the second input section 33b of the first switch 33.

又、4はアナ11り信号源であり例えはオーテイオ装置
のラジオ又はチープレコルク−等の電気信号に変換され
た音声信号源である。該アナ1コク信号源4の出力はバ
イアス回路51に入力さ右、この人力されtこアナログ
信号はバイアス回路51によりバイアスレベル分vb(
ホルI・〕が加算されてサンプリンタ回路52に入力さ
れる。
Reference numeral 4 denotes a signal source for the antenna 11, which is, for example, an audio signal source converted into an electric signal, such as a radio of an audio device or a cheap cork. The output of the analog signal source 4 is input to the bias circuit 51, and this human-powered analog signal is converted by the bias circuit 51 to a bias level vb(
Hol I.] is added and input to the sampler circuit 52.

該サンプリンタ回路52は、入力されたアナログ信号を
サンブリンク間隔IJt〔秒〕毎に抽出し、PWM回路
53に入力する。
The sampler circuit 52 extracts the input analog signal at every sampling interval IJt [seconds] and inputs it to the PWM circuit 53.

ここで、サンプリンタ回路52により抽出された各抽出
アナログ信号は電圧V〔ボルト〕方向に情報を持つ縦長
のパルスであり、第5図(イ)に示す特性図によればt
Ol jl : t、、 C秒〕・・・毎にe3.。
Here, each extracted analog signal extracted by the sampler circuit 52 is a vertically elongated pulse having information in the voltage V (volt) direction, and according to the characteristic diagram shown in FIG.
Ol jl: t,, C seconds]... every e3. .

43.e2〔ポルト〕・・・・・の電圧V〔ポルト〕方
向の情報を持つ抽出アナログ信号が抽出される。そして
、この抽出アナログ信号はPWMN路53に入力されて
電圧V(ボルト〕方向の縦長の変化からパルス幅の変化
に変換され、第5図(つ)に示す特性図によれば前記抽
出アナログ信号はt。、tl。
43. An extracted analog signal having information on the voltage V [Porto] direction of e2 [Porto]... is extracted. Then, this extracted analog signal is input to the PWMN path 53 and is converted from a vertical change in the voltage V (volt) direction to a change in pulse width. According to the characteristic diagram shown in FIG. 5, the extracted analog signal is t., tl.

t2C秒:]−= 毎ニ、e。’、l+’、4’(秒:
] −−CD 時間t (秒)方向のつまりパルス幅の
変化に情報を持つティシクル化アナロク信号に変換され
て、前記第1の切り換え器33の第3の入力部33cに
入力される。
t2C seconds: ]-= every day, e. ', l+', 4' (seconds:
--CD It is converted into a ticked analog signal having information on changes in the pulse width in the time t (second) direction and is input to the third input section 33c of the first switch 33.

一方、前記ティンクル信号源1の出力はティンクル人力
検出回路31にも入力される。該”ティ、・タル入力検
出回路31は、例えは前記ティ、・タル千昌弓源1から
の各信号線の各々に微分回路4接続し、d微分回路の出
力をオア(OR)回路に接につ“ししたものであり、例
えばディジタル信シ;4+ii 1を構成する外押スイ
ッチのいずれか1つか1シ・、・〉作される。と、操作
されたスイッチに係る微分回路より)・リカ信号かオア
回路を介して出力される。そしてこのトリカ信弓か第1
の03MM路32に入力されると該第1のO3M回路3
2に↑前記第1のりノリ換え器33の第1の入力部33
aζこ−71ニ時間のパルスを入力する0ここで一定時
間とは、前記シリアル変換回路22より出力される。識
別パルスと直列ティノクル信号よりなる。一連θ〕パル
ス列を略含むことか可能な[情間を已・)1.そして前
記第1゜のO8M回路32から第]の切り換え器33の
第1の入力部33aに一定時間0)ハ゛ノ17、か入力
されている間は、該第1の切り換え’d斥33の第2の
人力部33bと出力部33 dか接続されで、該第1の
切り換え器33を介して前記シリアル変換回路22の出
力信弓か出力される。又、前記第1の切り換え器33の
第1の入力部33a に入力かなされない時には、前記
第1の切り換え器33の第3の入力部33cと出力部3
3dが接続されて、該第1のりJり換え器33を介して
前記PWM回路53の出力信号か出力される。
On the other hand, the output of the Tinkle signal source 1 is also input to the Tinkle human power detection circuit 31. The input detection circuit 31 connects the differentiating circuit 4 to each of the signal lines from the T, T, Tal Chisho Yumi source 1, and connects the output of the d differentiating circuit to an OR circuit. For example, one of the external push switches constituting the digital signal 4+ii 1 or 1 . . . Then, the differential circuit associated with the operated switch) is output via the OR circuit. And this Torika Shinkyu is the first
When inputted to the 03MM path 32 of the first O3M circuit 3
2↑The first input section 33 of the first glue changer 33
A pulse of 71 times is input here. Here, the constant time is the output from the serial conversion circuit 22. It consists of an identification pulse and a serial tinochle signal. Series θ] It is possible to substantially include a pulse train. Then, while the first O8M circuit 32 is inputting 0) to the first input section 33a of the first switch 33 for a certain period of time, the first switch 33 is The second human power section 33b and the output section 33d are connected, and the output signal of the serial conversion circuit 22 is outputted through the first switch 33. Further, when there is no input to the first input section 33a of the first switch 33, the third input section 33c of the first switch 33 and the output section 3
3d is connected, and the output signal of the PWM circuit 53 is outputted via the first switching device 33.

又、11は信号伝搬器であり、該信シづ伝搬器11は発
信回路SEの発信信号を受(N回路R1−〕7こ伝搬す
るものであり、例えは光通信手段を用いたものや、有線
通信手段を用いたもの等である。
Further, 11 is a signal propagator, and the signal propagator 11 receives the transmitted signal of the transmitting circuit SE and propagates it through (N circuit R1-)7, for example, a signal propagator using an optical communication means or the like. , those using wired communication means, etc.

そして例えは光通信手段を用いる場合、1)IJ記第1
の切り換え器33の出力部33dからの出力信号は、第
1の変換器111により電気信弓から光信号に変換され
、例えは光7丁イハ〜からなる伝搬/;1−−−フル1
12により該光信−弓か第2の変換器113に伝搬され
、該第2の変換器113?こより光信号か電気信号に復
元される。又有線通’fiM手段を用いる」場合は、第
1の変換器111及び第2の変換器113は省略し、導
電体からなる伝搬ケ−フル112により電気信号か伝搬
される。
For example, when using optical communication means, 1) IJ 1
The output signal from the output section 33d of the switch 33 is converted from an electric signal into an optical signal by the first converter 111, and for example, the signal is transmitted from an optical signal consisting of 7 beams /; 1 --- full 1
12, the optical signal is propagated to a second transducer 113, and the second transducer 113? From this, it is restored into an optical signal or an electrical signal. If a wired communication 'fiM means is used', the first converter 111 and the second converter 113 are omitted, and the electrical signal is propagated by a propagation cable 112 made of a conductor.

又、8は第2のティンクル切り換え回路であり、該第2
のティンクル切り換え回路8は前記4、’ ”i b<
搬器11で伝搬されてきた信号を直列テ・1ノクルイ1
]弓とティンクル化アナロク信号とに1放り分Cするた
めの回路であり、直列ティンクル・11°イ弓θ)最初
に伺加された識別信号を識別して第2のりノリ換え器8
1により信号経路を切り換えに)ためのものである。
8 is a second Tinkle switching circuit;
The tinkle switching circuit 8 of 4, ' ``i b<
The signal propagated by the carrier 11 is serially connected to the terminal 1.
] This is a circuit for adding 1 C to the bow and the tinkle-formed analog signal, and identifies the identification signal added first to the serial tinkle 11° bow θ) and converts it to the second glue changer 8.
1 to switch the signal path).

該第2のティンクル切り換え回路8についてす冒こ詳述
すると、83は識別回路であり該識別回路83を1史に
小ブ1フックに細分したものについて第3図及び第6図
を参照しながら該識別回路83の作用を説明する。該識
別回路83は、的外ティンクル信号の最初に付加された
短いパルレス中吊の古:it! 男’l /<′’レス
St 、S2・・・・−を識別するための回路てあり、
識別回路83の入力部831)にテ・rシタル化された
一ノ′リーロク信月と直列テイシクル信シづとの時分割
多重信号か入力されると、この時分割多重イ呂号の波形
はインハーク831により反転されて遅延タイマ832
に入力される。該遅延タイマ832は、前記インパーク
831からの立−」二かりパルスを受けて遅延時間ts
(秒〕後にトリ力回路833に対してパルスを入力し、
該トリガ回路833は前記遅延タイマ832からの入カ
バルスにより短時間のチェックパルスをアント回路83
4の第1の入力部834aに入力する。
To describe the second tinkle switching circuit 8 in detail, reference numeral 83 is an identification circuit, and the identification circuit 83 is subdivided into one small block and one hook per cycle, with reference to FIGS. 3 and 6. The operation of the identification circuit 83 will be explained. The identification circuit 83 detects the short pulse-less middle-hanging signal added at the beginning of the off-target Tinkle signal: it! There is a circuit for identifying male 'l /<''res St, S2...-,
When a time-division multiplexed signal of the serial cycle signal and the serial cycle signal is input to the input section 831) of the identification circuit 83, the waveform of this time-division multiplexed signal is as follows. Delay timer 832 is inverted by in-hark 831
is input. The delay timer 832 receives the rising pulse from the impark 831 and calculates the delay time ts.
After (seconds), a pulse is input to the tri-force circuit 833,
The trigger circuit 833 sends a short check pulse to the ant circuit 83 based on the input signal from the delay timer 832.
4 to the first input section 834a.

この時アント回路834の第2の入力部834bにも”
 1”の入カバ°ルスがあると、核つ′ンI・回路83
4の出力部834cを介して識別回路83の出力部83
aより前記チェックパルスに同期したパルスか出力され
る。
At this time, the second input section 834b of the ant circuit 834 also
If there is an input coverage of 1", the nuclear circuit I circuit 83
The output section 83 of the identification circuit 83 via the output section 834c of 4
A pulse synchronized with the check pulse is output from a.

ここで、ティンクル化されたアナロク信号の0”レベル
の時間は前記バイアス回路51のバイアスレベル分Vb
i(ボルト〕により決定された最小信号幅Lb i 〔
秒〕より短かくなること(Jなく、旧つ識別パルスSt
 、S2・・・・の信号幅Ls1秒〕を、前記ティンク
ル化されたアナロク信号の最/」・信郵幅Lbi(秒]
1より小さく設定し、更に前記チェックパルスの“1″
レベルカ前記識別パルスS1. S2・・・(1)”I
”し・・ル部に同期するように前記遅延タイ−7832
の仔延時間り釘秒〕を決定すると、識別回路83の出ノ
J部83aからは識別パルスS6. S2 ”””か人
力された時の、みパルスを出力することになる、。
Here, the 0'' level time of the tinkle analog signal is equal to the bias level Vb of the bias circuit 51.
Minimum signal width Lb i determined by i (volts)
seconds] shorter (J, old identification pulse St
, S2...'s signal width Ls 1 second] is the maximum signal width Lbi (seconds) of the tinckled analog signal.
Set smaller than 1, and further set the check pulse to “1”.
The identification pulse S1. S2...(1)"I
"The delay timer 7832 is synchronized with the
2], the output J part 83a of the identification circuit 83 outputs the identification pulse S6. S2 ``''''It will output a pulse only when it is manually operated.

そしッて前V′l[シ1識別回路83が識別パルスSt
 、 S2を識別すると、該識別回路83の出力部83
aより第20)O8M回路82の入力部82bに旬時間
のパルスか入力され、該第:lりO8M回路82” l
’jl j記’J:47時間のパルスが入力された時点
から一定時間・カバルスを第2の切り換え回路81の第
[の人力部81cに対して入力する。この時第2のO8
M回路82から出力される一定時間のバ″ル4は、前記
第10)O8IV1回路32から出力されるバルー7、
と略fil−・の時間幅を有したバ″ルスである。
Then, the front V′l [S1 identification circuit 83 detects the identification pulse St
, S2, the output section 83 of the identification circuit 83
The pulse of the current time is input to the input section 82b of the 20th) O8M circuit 82 from a, and the 20th) O8M circuit 82''l
'jl j'J: From the point in time when the 47-hour pulse is input, a certain period of time/cabarth is input to the [human power unit 81c] of the second switching circuit 81. At this time, the second O8
The constant time balloon 4 outputted from the M circuit 82 is the same as the balloon 7 outputted from the 10th) O8IV1 circuit 32.
This is a pulse having a time width of approximately fil-.

史1こ、第2の11ノリ換え回路81は、前記第1の人
力?1j81cに対して第2のO8M回路82から一定
時間のパルスか入力されている間、第2の人力F4B 
81 dと第2の出力部旧すを接続して、多事イ呂吋を
パラレル変換回路102に入力する。この時バ′ラレル
変換回路1021こ入力された信すは識別パルスS、 
、 S2・・・・・を最初に・1ζ]加した直列ティン
クル信号であり、該直列ディ7/クル信郵はパラレル変
換回路102により並列ティア、クルイ舊号に変換され
る。
History 1. Is the second 11-switching circuit 81 powered by the first human power? 1j81c while a pulse for a certain period of time is input from the second O8M circuit 82, the second human power F4B
81 d and the second output section are connected to input the error signal to the parallel conversion circuit 102 . At this time, the signals input to the parallel conversion circuit 1021 are the identification pulse S,
, S2 . . . are first added by 1ζ].

そして該パラレル変換回路102より出ノJされる並列
ティンクル信号はテコ−り1011こ入力されて負荷群
9を作動する信号に変換される。
The parallel tinkle signal output from the parallel conversion circuit 102 is input to the lever 1011 and converted into a signal for operating the load group 9.

父、前記第2の切り換え器81の第1の入力部81cに
対して、第2Z)O8M回路82から人力かなされない
時は、該第2の切り換え器81は第2の人力部81dと
第1の出力部81aを接続して多重信号を復調回路7に
入力する。該復調回路7(11例えは1−1−パスフィ
ルタであり、パルス1眼、変調されたテイソクル了ナロ
クイ言じを該ローバスーフィルタに通ずこと1こより元
のつ′す1−Jり信号に復元てきる。これはシャノンの
−j)ンノ′リンク定理に基つくものである1゜ そして復調回路7の出力は、例えはオーテイオ装置のス
ピーカ等のっ′ナロク(H号出力器67\入力される。
For the first input section 81c of the second switch 81, when there is no manual input from the second Z) O8M circuit 82, the second switch 81 switches between the second input section 81d and the first input section 81c. The multiplexed signal is input to the demodulation circuit 7 by connecting the output section 81a of the multiplexed signal to the demodulation circuit 7. The demodulation circuit 7 (11 is a 1-1-pass filter, for example, passes one pulse and the modulated low-pass filter to the low-pass filter and outputs the original 1-J signal. This is based on Shannon's link theorem.The output of the demodulation circuit 7 is, for example, the output of the speaker of an audio device (H output unit 67). is input.

」\発明の第1実施例の装置は、以上の作用によりアリ
ー目り信号とディジクル信号を時分割にて混合し、i(
j!信じ、分離するものである。
\\The device of the first embodiment of the invention mixes the dovetail signal and the digital signal in a time-division manner by the above-described operation, and generates i(
j! Believe and separate.

第2実施例の作用 次に本発明の第2実施例の作用について第2図、第4図
、第7図、第8図を参照しながら詳AMII k−説明
する。。
Function of Second Embodiment Next, the function of the second embodiment of the present invention will be explained in detail with reference to FIGS. 2, 4, 7, and 8. .

本発明の第2実施例と第1実施例の違いは、’;’6 
イ1.!回路SF″、に於いては/リツ′ル変換回路2
2Q〕作用であり、受信回路REに於いては識別回路8
3の作IIIであり、その他の各ブロックの作用につい
ては1118同一である。
The difference between the second embodiment and the first embodiment of the present invention is ';'6
B1. ! In circuit SF'', /Ritzl conversion circuit 2
2Q] effect, and in the receiving circuit RE, the identification circuit 8
3, and the functions of the other blocks are the same.

りす、シリアル変換回路22に於ける違いは第1実施例
に於いてはシリアル変換回路22により出力されるjt
E列テイティル信号の最初に伺//If −d−ル識別
パルスS+ 、S2・・・のパルス幅ヲパルス幅変調の
最小佃弓幅Lbi1秒〕より小さくしたこみ−Cあり、
第2実施例は、同識別パルスSI’+82’・・のパル
ス幅をパルス幅変調のザンプリンク間隔LpC秒〕より
大きくしたことである。。
The difference in the serial conversion circuit 22 is that in the first embodiment, the jt output by the serial conversion circuit 22 is
At the beginning of the E column specific signal, the pulse width of the identification pulse S+, S2... is indented to be smaller than the minimum width Lbi 1 second of pulse width modulation.
In the second embodiment, the pulse width of the identification pulse SI'+82' is made larger than the pulse width modulation thump link interval LpC seconds]. .

次に識別回路83に於ける違いは、第1実施例に於いて
は多重信号の各立ち下かりから一定時間イ麦にチェック
パルスを出力しH亥チーLソクバ′ルス?こより識別パ
ルスを識別しており、第2実施例に於いては三角波発生
回路835?こよりパルス幅を電位?ζ変換し比較器8
36により識別パルスを識別している事j、とある。
Next, the difference in the identification circuit 83 is that in the first embodiment, a check pulse is output to the wheat for a certain period of time from each falling edge of the multiplexed signal, The identification pulse is identified from this, and in the second embodiment, the triangular wave generation circuit 835? Is the pulse width the electric potential? ζ conversion and comparator 8
It is said that the identification pulse is identified by 36.

第2実施例の識別回路83′lこついて、第4図及び第
8図を参照しなから更tこ詳しく述・\る。
The identification circuit 83' of the second embodiment will be described in further detail with reference to FIGS. 4 and 8.

該識別回路83′は、直列ディジクル信号の最初に4=
J加された長いパルス幅の識別バ/lz スSl’IS
2′・・を識別するための回路であり、識別回路83′
の入力部83b’にテイジタル化されたアナログ信号と
直列ディジクル信号との時分割多重信号が入力されると
、この時分割多重信号の各パルスの幅に応じて三角波発
生回路835より波高値のそれぞれ異なった三角波が出
力される。この三角波の波高値はパルス幅が長いほど電
位の高いものとなる。
The identification circuit 83' determines that 4== at the beginning of the serial digital signal.
J-added long pulse width identification bus/lz Sl'IS
This is a circuit for identifying 2'..., and the identification circuit 83'
When a time-division multiplexed signal of a digitized analog signal and a serial digital signal is input to the input section 83b', the triangular wave generation circuit 835 generates each of the peak values according to the width of each pulse of the time-division multiplexed signal. Different triangular waves are output. The longer the pulse width, the higher the potential of the peak value of this triangular wave.

そして艮いパルス幅の識別バ″ルスSr + S2’・
・・・か入力された」揚台、三角波の波高値の電位は比
較回路836θ〕基準人力部836bの基準電位VTR
[′ボッ11・1より高くなり、比較回路836の出力
部836(・4−介してiiloに別回路83′よりパ
ルスが出力され、11i2θ)信シシバルスが入力され
た場合はパルス幅が1.1.ノいのて−1角波の波高値
の電位が基準電位VTH1ホ+11・1より高くなるこ
とはなく識別回路83′より・・□ルーツ、か出力され
ることはちい。
Then, the identification pulse Sr + S2' with a wide pulse width is
The potential of the peak value of the triangular wave that was inputted is the comparison circuit 836θ] reference potential VTR of the reference human power section 836b.
['B becomes higher than 11.1, and a pulse is output from another circuit 83' to the output section 836 of the comparator circuit 836 (-4- to iilo, 11i2θ) signal is input, the pulse width becomes 1. 1. The potential of the peak value of the -1 angle wave will never be higher than the reference potential VTH1 + 11.1, and it is unlikely that the identification circuit 83' will output □roots.

尚、本発明の第1実施例の識別パルスを識別・j−る識
別回路83は2g3図に示す電気回路図に限定されず、
各パルス0)立ちトがり又は立ち下かりに同期したチー
1−ツクパルスを発生する手段み量中イドシシとの比較
を行い出力を発生ずる手段かイjれはよい。、父、同じ
く本発明の第2実施例の識別回路83′は第4図?こ示
ず電気回路図1こ限定されず、一定HHI1間以−1こ
のパルス幅を持ったバフ1ツノ、か人力ざイj、ると出
))を発生ずる手段が有れ(寸よG)。
Note that the identification circuit 83 for identifying and identifying identification pulses according to the first embodiment of the present invention is not limited to the electrical circuit diagram shown in Figure 2g3,
A means for generating a check pulse synchronized with the rising or falling edge of each pulse (0) or a means for generating an output by comparing the pulse with the current value is suitable. Similarly, the identification circuit 83' of the second embodiment of the present invention is shown in FIG. Is there a way to generate a buff with a pulse width of 1 - 1 for a certain period of HHI, or human power, without being limited to this electric circuit diagram? ).

K、第1のUノリ換え器33及び第2の切り換え器81
の信号経路をティンクル信号経路からアナログ信号経路
に戻す手段として、ティンクル信号ビットの末尾に別の
識別パルスをイ・]加し、この別の識別パルスを識別す
ることにより切り換える事も可能である。又、伝搬り−
〜ツル112を空気等の無形の媒体とし光や音波や電波
を用いて信号を伝搬することも可能である。
K, first U-slip switch 33 and second switch 81
As a means of returning the signal path from the Tinkle signal path to the analog signal path, it is also possible to add another identification pulse to the end of the Tinkle signal bit and to switch by identifying this other identification pulse. Also, propagation-
~It is also possible to use the crane 112 as an intangible medium such as air to propagate signals using light, sound waves, or radio waves.

発明の効果 手記構成と作用をなず識別パルス1こよる時分割を行な
う多重通信装置1才次の効果を奏するものである。
Effects of the Invention The present invention is a multiplex communication device that performs time division based on one identification pulse without having the same structure and operation.

(イ)ディジクル信号が人ノJされね゛い1侍1:1テ
イノタル化されたアナ1フク信号を伝送し、アナログ信
号か入力された時θ)み識別パルスを最初jこ付加した
ティ/タル信号を一定IIM間出力する発信装置と、識
別パルスを識別すると一定時間個号経路を切り換えるこ
とのできる受信装置を用いたのでティ/タル信号か人力
されない時の遊び時間をなくすることができる。
(a) Transmit an analog signal that has been converted into a 1:1 signal so that the digital signal cannot be transmitted to humans, and when an analog signal is input θ). By using a transmitting device that outputs a T/T signal for a certain period of time and a receiving device that can switch individual signal paths for a certain period of time when identifying an identification pulse, it is possible to eliminate idle time when the T/T signal is not manually operated. .

(【コ) ディジクル化されたアナロクイ菖−弓と識別
バ′ルスとの区別をパルスの時間幅によって識別する識
別回路を用いたので識別が容易である。
(I) Discrimination between the digitalized analog iris and the discrimination pulse is facilitated by using a discrimination circuit that discriminates based on the time width of the pulse.

(ハ) アナ「ツク信号をパルス幅変調するパルス幅変
調回路を用いたので低速伝送することができ、目つアナ
ロク信号を比較的忠実に効率良く伝送することができる
(c) Since it uses a pulse width modulation circuit that pulse width modulates the analog signal, low-speed transmission is possible, and the analog signal can be transmitted relatively faithfully and efficiently.

【図面の簡単な説明】[Brief explanation of the drawing]

第]−図は従来の調歩同期式多重通信装置による伝送例
を示した電気的特性図である。 第2図は本発明の実施例を示したブロック図である。 第3図は本発明の第1実施例の識別回路を示した小フロ
ック図である。 第4図は本発明の第2実施例の識別回路を示した小フロ
ック図である。 第5図は本発明の第1実施例の各部の波形を示した電気
的特性図である。 第6図は本発明の第1実施例の識別回路の各部の波形を
示した電気的特性図である。 第7図は本発明の第2実施例の各部の波形を示した電気
的特性図である。 第8図は本発明の第2実施例の識別回路の各部の波形を
示した電気的特性図である。 1・・・・ティジタル信号源、2・・・・・ディンクル
信号発信回路、3・・・・第1のディジタル切り換え回
路、4・・・・・・アナロク信号源、5・・・テイジタ
ル化アナロク信号発信回路、6・・ アナロク信号出力
器、7・・・・・・パルス幅変調信号復調回路。 8・・・・・・第2のディジタル切り換え回路、9・・
・・・・負荷群、10・・・・・テイシタル信号受信回
路、11・・・・・・信号伝搬器、31・・・・・ティ
ンクル入力検出回路、53・・・−・パルス幅変調回路
、83・・・識別回路。 以 」−
FIG. 1 is an electrical characteristic diagram showing an example of transmission by a conventional asynchronous multiplex communication device. FIG. 2 is a block diagram showing an embodiment of the present invention. FIG. 3 is a small block diagram showing the identification circuit of the first embodiment of the present invention. FIG. 4 is a small block diagram showing an identification circuit according to a second embodiment of the present invention. FIG. 5 is an electrical characteristic diagram showing waveforms of various parts in the first embodiment of the present invention. FIG. 6 is an electrical characteristic diagram showing waveforms of various parts of the identification circuit according to the first embodiment of the present invention. FIG. 7 is an electrical characteristic diagram showing waveforms of various parts of the second embodiment of the present invention. FIG. 8 is an electrical characteristic diagram showing waveforms of various parts of the identification circuit according to the second embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Digital signal source, 2... Dinkle signal transmission circuit, 3... First digital switching circuit, 4... Analog signal source, 5... Digitalized analog Signal transmission circuit, 6... Analog signal output device, 7... Pulse width modulation signal demodulation circuit. 8...Second digital switching circuit, 9...
Load group, 10... Signal propagator, 31... Tinkle input detection circuit, 53... Pulse width modulation circuit , 83...Identification circuit. ”−

Claims (1)

【特許請求の範囲】 fl) −ディジクル信号とアナログ信号を多重通信す
る多重通信装置に於いて、ディジクル信号が入力されな
い時はアナログ信号を出力する・\く回路を形成し、デ
ィジクル信号が入力された時は前記アナログ信号と識別
が可能なパルス幅の識別パルスを該ディジクル信号に付
加して一定時間出力するべく回路を切り換える発信回路
と、該発信回路の出力信号を受信回路に伝搬する信号伝
搬器と、該信号伝搬器からディジクル信号が入力されな
い時はアナ;1り信号出力部tこアナログ信号を出力す
るべく回路を形成し、識別パルスを付加したディジクル
信号か入力された時は識別パルスを検知して制御信号出
力部に該ディジクル信号を一定時間出力するべく回路を
切り換える受信回路とからなるこきを特徴とする識別パ
ルスによる時分割を行なう多重通信装置。 (2) 前記発信回路に於いて、アナログ信号をパルス
巾変調するパルス幅変調回路を具備したことを特徴とす
る特許請求の範囲第1項記載の識別パルスによる時分割
を行なう多重通信装置。
[Claims] fl) - In a multiplex communication device that performs multiplex communication of digital signals and analog signals, an analog signal is output when the digital signal is not input. a transmitting circuit that switches the circuit to add an identification pulse with a pulse width that can be distinguished from the analog signal to the digital signal and output it for a certain period of time when the digital signal is detected; and a signal propagation circuit that transmits the output signal of the transmitting circuit to a receiving circuit. When a digital signal is not input from the signal propagator, it is an analog signal; a circuit is formed to output an analog signal, and when a digital signal with an identification pulse added is input, an identification pulse is output. What is claimed is: 1. A multiplex communication device that performs time division using identification pulses, characterized by a receiving circuit that detects a digital signal and switches the circuit to output the digital signal to a control signal output section for a certain period of time. (2) A multiplex communication device that performs time division using identification pulses as set forth in claim 1, wherein the transmitting circuit includes a pulse width modulation circuit that modulates the analog signal in pulse width.
JP15283083A 1983-08-22 1983-08-22 Multiplex communication device performing time division by identification pulse Pending JPS6043934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15283083A JPS6043934A (en) 1983-08-22 1983-08-22 Multiplex communication device performing time division by identification pulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15283083A JPS6043934A (en) 1983-08-22 1983-08-22 Multiplex communication device performing time division by identification pulse

Publications (1)

Publication Number Publication Date
JPS6043934A true JPS6043934A (en) 1985-03-08

Family

ID=15549063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15283083A Pending JPS6043934A (en) 1983-08-22 1983-08-22 Multiplex communication device performing time division by identification pulse

Country Status (1)

Country Link
JP (1) JPS6043934A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373022A (en) * 1976-12-13 1978-06-29 Kokusai Electric Co Ltd Signal information receiver
JPS5592094A (en) * 1978-12-29 1980-07-12 Fujitsu Ltd Voice data simultaneous transmission system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373022A (en) * 1976-12-13 1978-06-29 Kokusai Electric Co Ltd Signal information receiver
JPS5592094A (en) * 1978-12-29 1980-07-12 Fujitsu Ltd Voice data simultaneous transmission system

Similar Documents

Publication Publication Date Title
US5051799A (en) Digital output transducer
ES2091795T3 (en) APPARATUS TO TRANSMIT DIGITAL DATA IN ANALOGUE FORMAT.
JP4087253B2 (en) Underwater communication system
CA2013082C (en) Pitch shift apparatus
US4041442A (en) Acoustic data acquisition system
US8737554B2 (en) Pulse-signal recovering device with time-interleaving scheme
JP4435197B2 (en) Semiconductor integrated circuit
JPS6043934A (en) Multiplex communication device performing time division by identification pulse
CN214953775U (en) Detection circuit for timing error
US5517433A (en) Parallel digital data communications
US4310830A (en) Method of and system for analog/digital conversion
JP4703052B2 (en) Simulated underwater acoustic signal generator
JP2011529667A5 (en)
JPS5819047A (en) Transmitting system for analog quantity
JPS6399621A (en) Ppm demodulation circuit
SU1035595A1 (en) Synchronization system
RU2019041C1 (en) System of digital stereo broadcasting
SU1480144A1 (en) Morse code signal receiver
SU784015A1 (en) Multichannel communication system with noise-like signals and time division of channels
JP2826162B2 (en) Signal encoding method and signal conversion device
SU1580577A1 (en) Simulator of multiple-beam radio communication channel
JP2000347678A (en) Tone generating circuit
KR100260492B1 (en) Servo control system
JP3479719B2 (en) Optical line measuring device
SU815955A1 (en) System for transmitting and receiving discrete signals with combined modulation