JPS6043701A - Digital error detector - Google Patents

Digital error detector

Info

Publication number
JPS6043701A
JPS6043701A JP58151558A JP15155883A JPS6043701A JP S6043701 A JPS6043701 A JP S6043701A JP 58151558 A JP58151558 A JP 58151558A JP 15155883 A JP15155883 A JP 15155883A JP S6043701 A JPS6043701 A JP S6043701A
Authority
JP
Japan
Prior art keywords
signal
pulse
displacement
target
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58151558A
Other languages
Japanese (ja)
Inventor
Fujio Tajima
田島 富士雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58151558A priority Critical patent/JPS6043701A/en
Publication of JPS6043701A publication Critical patent/JPS6043701A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B1/00Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values
    • G05B1/01Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric
    • G05B1/03Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric for comparing digital signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)

Abstract

PURPOSE:To obtain an error detector for electric servo device which can detect an error by comparing a target signal of the pulse train signal applied with a digital signal with a displacement signal given from a displacement detector and applied with a pulse train signal similar to said target signal. CONSTITUTION:The pluse time is standardized by a pulse arraying circuit 10 for a target signal 7a which is produced by an error detector 4 synchronously with the rotor of a target signal 7. A displacement signal 6a which is produced synchronously with the rotational frequency of a displacement signal 6 given from a displacement detector 3 is also standardized by a pulse arraying circuit 11. A simultaneous pulse detector 13 discriminates the input timing of both a target signal 10a and a displacement signal 11a which are standardized respectively. Then a signal 13a shwoing the presence or absence of a simultaneous pulse is delivered. A double pulse generator 12 produces a target count signal which is counted from two input signals 10a and 11a by an error counter 15, a displacement count signal and a double pulse signal of the same time point. Then a control circuit controls the circuit 15 with a target revolving direction signal 7b and a displacement revolving direction signal 6b, etc.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はメカトロニクス関連製品などの駆動機構部を構
成する電気サーボ装置のディジタル式制御装置に係り、
特にディジタル信号で与えられる2つのパルス列信号を
比較して誤差を検出するに好適なディジタル誤差検出器
に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a digital control device for an electric servo device that constitutes a drive mechanism section of mechatronics-related products, etc.
In particular, the present invention relates to a digital error detector suitable for detecting an error by comparing two pulse train signals given as digital signals.

〔発明の背景〕[Background of the invention]

従来の電気サーボ装置のディジタル式制御装置に係わる
誤差検出器として、たとえば目標値との初期誤差をあら
かじめ誤差カウンタにプリセットしておいて、変位検出
器からパルス信号が発生するごとに誤差カウンタの内容
を減算または加算することにより目標値との誤差を検出
する方式のものがある。しかしこの方式のものは、たと
えば磁気テープを連続的に送るような磁気テープ装置な
どの電気サーボ装置においては、磁気テープの変位量が
膨大な量になるため、誤差検出器のカウンタ部の構成が
大きくなって実現不能となるなどの欠点があった。また
従来の誤差検出器の他の例として、目標値を与える目標
信号が変位検出器からのパルス信号と同様に順々にパル
ス信号として発生し、このディジタル信号として与えら
れる2つのパルス列信号を比較して相対パルス数の差か
ら誤差を検出する方式のものがちる。しかしこの方式の
ものは、目標信号および変位検出器からのパルス信号を
それぞれカウントするカウンタを持って2つのカウンタ
間の誤差を減算でめる構成のものであシ、したがってこ
の方式のものも上記の磁気テープを連続的に送る磁気テ
ープ装置などの電気サーボ装置においてはカウンタの容
量が大きくなって実現困難となるなどの欠点があった。
As an error detector related to a conventional digital control device of an electric servo device, for example, an initial error with a target value is preset in an error counter, and each time a pulse signal is generated from a displacement detector, the contents of the error counter are There is a method that detects the error from the target value by subtracting or adding. However, with this method, for example, in electric servo devices such as magnetic tape devices that continuously feed magnetic tape, the amount of displacement of the magnetic tape is enormous, so the configuration of the counter section of the error detector is It had drawbacks such as being too large to be implemented. As another example of a conventional error detector, a target signal giving a target value is generated as a pulse signal one after another in the same way as a pulse signal from a displacement detector, and two pulse train signals given as digital signals are compared. There are methods that detect errors from the difference in relative pulse numbers. However, this method has a counter that counts the target signal and the pulse signal from the displacement detector, and the error between the two counters can be subtracted. In electric servo devices such as magnetic tape devices that continuously feed magnetic tapes, the counter has a large capacity, making it difficult to implement.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記した従来技術の欠点をなくシ、デ
ィジタル信号で与えられるパルス列信号の目標信号とこ
の目標信号と同様のパルス列信号で与えられる変位検出
器からの変位信号とを比較して誤差を検出することの実
現容易な電気サーボ装置などめディジタル誤差検出器を
提供することにある。
An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art by comparing a target signal of a pulse train signal given by a digital signal and a displacement signal from a displacement detector given by a pulse train signal similar to this target signal. It is an object of the present invention to provide a digital error detector such as an electric servo device that can easily detect errors.

〔発明の概要〕[Summary of the invention]

本発明は上記目的を達成するため、目標信号発生器と変
位検出器からパルス信号が発生するごとに誤差カウンタ
の加算または減算を行なうことにより誤差カウンタの容
量を誤差量の範囲をまかなうものにして誤差カウンタ容
量の小答屋化をはかるとともに、上記のパルス信号が2
つ同時に発生した場合にも誤差カウンタが誤動作しない
ように構成したことを特徴とするディジタル誤差検出器
である。 譬 〔発明の実施例〕 以下、本発明の一実施例を第1図ないし第5図によシ説
明する。第1図は本発明を実施する電気サーボ装置の全
体構成を例示するブロック図である。第1図において、
1はモータ、21’l:負荷、3は変位検出器(エンコ
ーダ)、4は誤差検出器、5は制御器、6は変位検出器
3からの変位信号、7は目標信号発生器(図示していな
い)からの目標信号、8は誤差信号、9は駆動信号であ
る。
In order to achieve the above object, the present invention increases or subtracts an error counter each time a pulse signal is generated from a target signal generator and a displacement detector, thereby increasing the capacity of the error counter to cover the range of the error amount. In addition to reducing the error counter capacity, the above pulse signal is
This digital error detector is characterized in that the error counter is configured so that it does not malfunction even when two errors occur simultaneously. [Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be explained with reference to FIGS. 1 to 5. FIG. 1 is a block diagram illustrating the overall configuration of an electric servo device implementing the present invention. In Figure 1,
1 is a motor, 21'l is a load, 3 is a displacement detector (encoder), 4 is an error detector, 5 is a controller, 6 is a displacement signal from the displacement detector 3, 7 is a target signal generator (not shown) 8 is an error signal, and 9 is a drive signal.

この構成で、モータlは負荷2を回転駆動するが、その
回転変位量はモータlの軸に直結したディジタル式変位
検出器3で検出する。この変位検出器3は一般にエンコ
ーダと呼ばれるものであって、所定の角度回転するごと
に変位信号(ノクルス信号)6を発生する。この変位信
号6は通常、その回転方向を判別する目的で、90度だ
け位相の異なる2つの人相、B相信号からなることが多
い。
With this configuration, the motor l rotationally drives the load 2, and the amount of rotational displacement thereof is detected by a digital displacement detector 3 directly connected to the shaft of the motor l. This displacement detector 3 is generally called an encoder, and generates a displacement signal (Noculus signal) 6 every time it rotates by a predetermined angle. This displacement signal 6 usually consists of two human phase and B phase signals that differ in phase by 90 degrees for the purpose of determining the direction of rotation.

そこでここでは説明を簡単にするために、変位信号6は
上記人相、B相信号のうちのいずれかの変位信号(パル
ス信号)5aとその位相から判別可能な回転方向を示す
変位回転方向信号(フラッグ信号)6bの2つで構成す
るものとする。′同じく目標信号7についても、回転量
(変位量)に同期して発生する目標信号(パルス信号)
7aとその回転方向を示す目標回転方向信号(フラッグ
信号)7bの2つで構成される。この構成の目標信号7
と変位検出器3からの変位信号6とが誤差検出器4で比
較され、とれよ多脂差信号8が発生する。
Therefore, in order to simplify the explanation, the displacement signal 6 is a displacement rotation direction signal indicating the rotation direction that can be determined from the displacement signal (pulse signal) 5a and its phase, which is either the human phase signal or the B phase signal. (Flag signal) 6b. 'Similarly, regarding target signal 7, a target signal (pulse signal) generated in synchronization with the amount of rotation (amount of displacement)
7a and a target rotation direction signal (flag signal) 7b indicating the rotation direction. Target signal 7 with this configuration
and the displacement signal 6 from the displacement detector 3 are compared by the error detector 4, and a difference signal 8 is generated.

すると制御器5はこの誤差信号8を受けて電気サーボ装
置を所定の性能で制御すべく負荷2を有するモータ1を
駆動する駆動信号9を発生する。
Then, the controller 5 receives this error signal 8 and generates a drive signal 9 for driving the motor 1 having the load 2 in order to control the electric servo device with a predetermined performance.

つぎに第2図は第1図の誤差検出器4に実施した本発明
によるディジタル誤差検出器の一実施例の構成を示すブ
ロック図である。第2図において、本図以下各図面を通
じ又同一符号または記号は同一または相当部分を示すも
のとし、10.11はパルス整列回路、12はダプルノ
くルス発生器、13は同時パルス検出器、14はカウン
タ制御回路、15は誤差カウンタ、16は符号カウンタ
である。
Next, FIG. 2 is a block diagram showing the configuration of an embodiment of a digital error detector according to the present invention implemented in the error detector 4 of FIG. 1. In FIG. 2, the same reference numerals or symbols indicate the same or corresponding parts throughout the drawings, including 10.11 a pulse alignment circuit, 12 a double pulse generator, 13 a simultaneous pulse detector, and 14. 1 is a counter control circuit, 15 is an error counter, and 16 is a code counter.

この構成で、目標信号7の回転量に同期して発生する目
標信号7aはパルス整列回路10でそのパルス幅と立上
シパルス時間が規格化宴れる。同じく変位検出器3から
の変位信号6の回転量に同期して発生する変位信号6a
もノくルス整列回路11でそのパルス幅と立上りノくル
ス時間が同様に規格化される。第3図はたとえばノクル
ス整列回路10における目標信号(パルス信号)7aの
規格化動作を説明するタイミング図である。すなわち第
3図のAは目標信号()(ルス信号)7a、Bは基準と
なるクロック信号CLK%CはAの目標信号7aがBの
クロック信号CLKKより1回遅延を受けた後の信号で
あジ、その立上クパルス時間がBのクロック信号CLK
に同期している様子が分る。Dはさらにもう一度Bのク
ロック信号CLKにより1回遅延を受けた後の信号であ
る。この結果りの信号はCの信号に比べてBのクロック
信号CLKの1周期時間tだけ遅延する。EはCとDの
信号の論理積をとった信号、FはCとEの信号の排他的
論理和をとった信号すなわちパルス整列回路10の出力
信号(規格化された目標信号)10aであって、Aの目
標信号7aのパルス幅(t ) l:上シパルス時間が
Bのクロック信号CLKを基準にして規格化されている
様子が分る。
With this configuration, the target signal 7a generated in synchronization with the rotation amount of the target signal 7 is standardized in its pulse width and rising pulse time in the pulse alignment circuit 10. Similarly, a displacement signal 6a generated in synchronization with the rotation amount of the displacement signal 6 from the displacement detector 3.
The pulse width and rising pulse time are similarly normalized in the pulse alignment circuit 11. FIG. 3 is a timing diagram illustrating the normalization operation of the target signal (pulse signal) 7a in the Noculus alignment circuit 10, for example. In other words, A in FIG. 3 is the target signal () (ruth signal) 7a, B is the reference clock signal CLK%C is the signal after the target signal 7a of A is delayed by one time from the clock signal CLKK of B. Aji, the clock signal CLK whose rising pulse time is B
You can see that it is synchronized with. D is a signal after being delayed once again by the clock signal CLK of B. The resulting signal is delayed by one cycle time t of the B clock signal CLK compared to the C signal. E is a signal obtained by taking the AND of the signals C and D, and F is a signal obtained by taking the exclusive OR of the signals C and E, that is, the output signal (normalized target signal) 10a of the pulse alignment circuit 10. It can be seen that the pulse width (t 2 ) l: upper pulse time of the target signal 7a of A is standardized with respect to the clock signal CLK of B.

同じくパルス整列回路11における変位信号(パルス信
号)5aの規格化動作も同様のタイミングで行なわれる
Similarly, the normalization operation of the displacement signal (pulse signal) 5a in the pulse alignment circuit 11 is also performed at the same timing.

ついでパルス整列回路10および11でそれぞれ規格さ
れた目標信号10aおよび変位信号11aは、同時パル
ス検出器13で2つの庸号の入力タイミングの判別が行
なわれる。第4図は同時パルス検出器13における判別
動作を説明する・2つの信号のタイミング図である。す
なわち第4図のGl、G2.G3は規格化された変位信
号11aであり、Gl、G2.G3のいずれの規格化さ
れた変位信号11aもそのパルス幅と立上りパルス時間
が規格化されているため、その立上シバルス時間がN3
図のDの基準となるクロック信号CLKの周期時間tご
とに並ぶので、とのGl、G2゜G3の規格化された変
位信号11aとFの規格化された目標信号10aのタイ
ミングは図示のように相対的に3つの状態に分けること
ができ、図においてはこのうちG2の規格化された変位
信号11aとFの規格化された目標1g号10aの入力
タイミングが等しいことを示している。かくして同時パ
ルス検出器13はこのように2つの信号の入力タイミン
グが等しい場合には、これを判別しその出力信号として
同時パルスの有無を示す同時パルス信号(フラッグ信号
)13aを発生する。
Next, the target signal 10a and the displacement signal 11a standardized by the pulse alignment circuits 10 and 11, respectively, are subjected to a simultaneous pulse detector 13 to determine the input timing of the two signals. FIG. 4 is a timing diagram of two signals for explaining the discrimination operation in the simultaneous pulse detector 13. That is, Gl, G2 . G3 is a standardized displacement signal 11a, and G1, G2 . Since the pulse width and rising pulse time of any standardized displacement signal 11a of G3 are standardized, the rising pulse time of N3 is
Since they are lined up every cycle time t of the clock signal CLK, which is the reference of D in the figure, the timing of the standardized displacement signal 11a of G1, G2 and G3 and the standardized target signal 10a of F is as shown in the figure. The figure shows that the input timings of the G2 standardized displacement signal 11a and the F standardized target 1g signal 10a are the same. Thus, when the input timings of two signals are equal, the simultaneous pulse detector 13 determines this and generates a simultaneous pulse signal (flag signal) 13a as an output signal indicating the presence or absence of a simultaneous pulse.

一方のダブルパルス発生器12はパルス整列回 1蝮路
10および11からのそれぞれ規格化された目標信号1
0aおよび変位信号11aの2つの入力信号よシ、誤差
カウンタ15でカウントするべきそれぞれの目標カウン
ト信号Hおよび変位カウント信号工を発生するほか、こ
れとは別に2つの入力信号(パルス信号)が同時刻に発
生する場合にカウント信号となるダブルパルス信号Jを
発生する。
One of the double pulse generators 12 has a pulse alignment circuit 1 which has a standardized target signal 1 from each of the double pulses 10 and 11.
In addition to generating two input signals, 0a and displacement signal 11a, a target count signal H and a displacement count signal to be counted by the error counter 15, two input signals (pulse signals) are also generated. A double pulse signal J is generated which becomes a count signal when generated at a certain time.

つぎにカウンタ制御回路14はダブルパルス発生器12
で発生する目標カウント信号Hと変位カウント信号工と
ダブルパルス信号Jの3種類のカウント信号に対し誤差
カウンタ15がそれぞれ加算か減算かカウント禁止すべ
きかを指令して誤差カウンタ15を制御する機能をもつ
論理回路である。すなわちカウンタ制御回路14に入力
される信号には上記のダブルパルス発生器12からの3
種類のカウント信号のほかに、目標信号7の回転方向を
示す目標回転方向信号7bと実際の変位信号60回転方
向(変位方向)を示す変位回転方向信号6bと2つの信
号の同時パルスの有無を示す同時パルス信号13a最後
に符号カウンタ16からの誤差信号8の誤差符号信号8
bの4種類の72ッグ信号であり、カウンタ制御回路1
4はこの4種類のフラッグ信号を受けて′ すなわち4種類のフラッグ信号の条件つまり誤差符号信
号8b、目標回転方向信号7b、変位回転方向信号6b
、同時パルス信号13aのそれぞれが示す誤差符号の正
か負、目標回転方向の正転か逆転、変位回転方向の正転
か逆転、同時パルスの有りかなしの条件に応じて、誤差
カウンタ15のカウント内容つまり加算(カウントアツ
プ)操作、減算(カウントダウン)操作のそれぞれの内
容が目標カウント信号Hか変位カウント信号工か(また
はその2つの信号か)カウント禁止かを表示しており、
たとえば図中のKで示した条件の場合つまり誤差符号が
正で、目標回転方向が正転方向であり、変位回転方向も
正転方向であって、しかも同時パルスが存在しない条件
の場合には、目標信号7の同転量に同期して発生する目
標信号7aかラハルス整列回路10およびダブルパルス
発生器12を介して発生した目標カウント信号Hを加算
し、変位検出器3からの変位信号6の回転量に同期して
発生する変位信号6aからパルス整列回路11およびダ
ブルパルス発生器12を介して発生した変位カウント信
号工を減算するように誤差カウンタ15に指令する。す
るとこの指令を受けて誤差カウンタ15は上記した所定
のカウント動作をおこない、その結果を誤差信号8の誤
差量を示す誤差信号8aとその符号カウンタ16で判別
した誤差符号を示す誤差符号信号(フラッグ信号)8b
として出力する。なお符号カウンタ16の機能する役割
は、誤差カウンタ15が単方向演算しかできないため誤
差カウンタ15の内容が負になる場合には機能できなく
なるので、したがって符号カウンタ16が誤差カウンタ
15の演算している符号を誤差信号8から判別して表示
し、これによシ誤差カウンタ15が絶対値の演算のみを
行なうようにして負の演算4で可能ならしめるものでお
る。このようにして誤差検出器4は目標信号7に対し変
位検出器3からの変位信号6を比較して、その相対パル
ス数誤差を検出して誤差信号8を発生するので、この誤
差信号8を受けて制御器5は負荷2を有するモータ1へ
の駆動信号を発生する結果、電気サーボ装置を所定の性
能で制御することができる。
Next, the counter control circuit 14 is connected to the double pulse generator 12.
The function is to control the error counter 15 by instructing whether the error counter 15 should add, subtract, or prohibit counting for the three types of count signals generated in the target count signal H, displacement count signal, and double pulse signal J. It is a logic circuit with In other words, the signal input to the counter control circuit 14 includes three pulses from the double pulse generator 12 described above.
In addition to the type of count signal, the presence or absence of simultaneous pulses of the target rotation direction signal 7b indicating the rotation direction of the target signal 7 and the displacement rotation direction signal 6b indicating the rotation direction (displacement direction) of the actual displacement signal 60 is detected. Error code signal 8 of error signal 8 from code counter 16 at the end of simultaneous pulse signal 13a shown in FIG.
There are four types of 72g signals of b, and the counter control circuit 1
4 receives these four types of flag signals', that is, the conditions of the four types of flag signals, that is, the error code signal 8b, the target rotation direction signal 7b, and the displacement rotation direction signal 6b.
, the error sign of the simultaneous pulse signal 13a is positive or negative, the target rotation direction is normal or reverse, the displacement rotation direction is normal or reverse, and the error counter 15 is set according to the conditions of the presence or absence of simultaneous pulses. It displays whether the count contents, that is, addition (count up) operation and subtraction (countdown) operation, are target count signal H, displacement count signal (or both signals), and whether counting is prohibited.
For example, in the case of the condition indicated by K in the figure, the error sign is positive, the target rotation direction is the forward rotation direction, the displacement rotation direction is also the forward rotation direction, and there is no simultaneous pulse. , the target signal 7a generated in synchronization with the amount of rotation of the target signal 7 and the target count signal H generated via the Lahalse alignment circuit 10 and the double pulse generator 12 are added, and the displacement signal 6 from the displacement detector 3 is obtained. The error counter 15 is instructed to subtract the displacement count signal generated via the pulse alignment circuit 11 and the double pulse generator 12 from the displacement signal 6a generated in synchronization with the amount of rotation. Then, in response to this command, the error counter 15 performs the above-described predetermined counting operation, and outputs the result as an error signal 8a indicating the amount of error in the error signal 8 and an error code signal (flag) indicating the error code determined by the sign counter 16. signal) 8b
Output as . The role of the sign counter 16 is that the error counter 15 can only perform unidirectional calculations, so it cannot function if the content of the error counter 15 becomes negative. The sign is discriminated from the error signal 8 and displayed, thereby allowing the error counter 15 to perform only absolute value calculations, thereby allowing negative calculations 4 to be performed. In this way, the error detector 4 compares the displacement signal 6 from the displacement detector 3 with the target signal 7, detects the relative pulse number error, and generates the error signal 8. In response, the controller 5 generates a drive signal to the motor 1 having the load 2, so that the electric servo device can be controlled with a predetermined performance.

以上のようにして本実施例によれば、目標信号発生器と
変位検出器から目標信号と変位信号のパルス信号が発生
するごとに誤差カウンタの加算または減算を行なりこと
により誤差カウンタの容量を誤差量の範囲をまかなうも
のにして小容量化をはかり、かつ上記の目標信号と変位
信号のパルス信号が2つ同時に発生した場合にも誤差カ
ウンタが誤動作しないように回路構成される。
As described above, according to this embodiment, the capacity of the error counter is increased by adding or subtracting the error counter each time a pulse signal of the target signal and displacement signal is generated from the target signal generator and the displacement detector. The circuit is constructed so that the capacity can be reduced by covering the range of the error amount, and the error counter does not malfunction even when two pulse signals of the target signal and the displacement signal are generated at the same time.

〔発明の効果〕〔Effect of the invention〕

本発明のディジタル誤差検出器によれば、誤差Iの範囲
をまかなうだけの小容量化の誤差カウンタにより2つの
パルス列信号を比較して相対パルス数誤差を正確かつ安
定に検出することができ、特にたとえば膨大な変位量に
なる磁気テープなどを連続的に送るような電気サーボ装
置などに広く有効に利用できる。
According to the digital error detector of the present invention, it is possible to accurately and stably detect a relative pulse number error by comparing two pulse train signals using a small-capacity error counter that can cover the range of the error I. For example, it can be widely and effectively used in electric servo devices that continuously feed magnetic tape or the like that undergoes a huge amount of displacement.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は電気サーボ装置の全体構成を例示するブロック
図、第2図は本発明によるディジタル誤差検出器の一実
施例を示すブロック図、第3図は第2図の規格化動作タ
イミング図、第4図は第21・・・モータ、2・・・負
荷、3・・・変位検出器、4・・・誤差検出器、5・・
・制御器、10.11・・・パルス整列回路、12・・
・ダブルパルス発生器、13・・・同時ノ々ルス検出器
、14・・・カウンタ制御回路、15・・・誤差カウン
タ、16・・・符号カウンタ。 第1 区 X Z 図 第 3121 第4(2]
FIG. 1 is a block diagram illustrating the overall configuration of an electric servo device, FIG. 2 is a block diagram illustrating an embodiment of the digital error detector according to the present invention, and FIG. 3 is a normalized operation timing diagram of FIG. Figure 4 shows 21...Motor, 2...Load, 3...Displacement detector, 4...Error detector, 5...
・Controller, 10.11...Pulse alignment circuit, 12...
- Double pulse generator, 13... Simultaneous pulse detector, 14... Counter control circuit, 15... Error counter, 16... Sign counter. 1st Ward X Z Figure No. 3121 4th (2)

Claims (1)

【特許請求の範囲】[Claims] 入力する2つのパルス列信号のパルス幅と立上ルハルス
時間を規格化する手段と、この2つの規格化されたパル
ス信号の入力タイミングを判定して同時刻に入力したと
きにはこれを示すフラッグ信号を発生する手段と、この
2つの規格化されたパルス信号からカウントすべきカウ
ント信号を発生する手段と、このカウント信号をカウン
トするに必要な所定のフラッグ信号を受けてカウンタ制
御するための論理制御信号を発生する手段と、この論理
制御信号にもとづいて上記カウント信号の発生するごと
に所定のカウントを行ない上記2つのパルス列信号の相
対パルス数誤差を検出する手段と、上記カウンタ内容の
符号を判別してこれを示すフラッグ信号を発生する手段
とからなるディジタル誤差検出器。
Means for standardizing the pulse width and rising Luhalus time of two input pulse train signals, determining the input timing of these two standardized pulse signals, and generating a flag signal indicating this when input at the same time means for generating a count signal to be counted from these two standardized pulse signals; and a logical control signal for receiving a predetermined flag signal necessary for counting the count signal and controlling the counter. means for detecting a relative pulse number error between the two pulse train signals by performing a predetermined count each time the count signal is generated based on the logic control signal; and means for determining the sign of the contents of the counter. A digital error detector comprising means for generating a flag signal indicating this.
JP58151558A 1983-08-22 1983-08-22 Digital error detector Pending JPS6043701A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58151558A JPS6043701A (en) 1983-08-22 1983-08-22 Digital error detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58151558A JPS6043701A (en) 1983-08-22 1983-08-22 Digital error detector

Publications (1)

Publication Number Publication Date
JPS6043701A true JPS6043701A (en) 1985-03-08

Family

ID=15521145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58151558A Pending JPS6043701A (en) 1983-08-22 1983-08-22 Digital error detector

Country Status (1)

Country Link
JP (1) JPS6043701A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040565A (en) * 1988-02-29 1991-08-20 Kabushiki Kaisha/Komatsu Seisakusho Pilot operated control valve system
US5046400A (en) * 1988-02-29 1991-09-10 Kabushiki Kaisha/Komatsu Seisakusho Control valve system
JP2007162858A (en) * 2005-12-15 2007-06-28 Takara Belmont Co Ltd Shockless valve and hydraulic circuit connected with shockless valve

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040565A (en) * 1988-02-29 1991-08-20 Kabushiki Kaisha/Komatsu Seisakusho Pilot operated control valve system
US5046400A (en) * 1988-02-29 1991-09-10 Kabushiki Kaisha/Komatsu Seisakusho Control valve system
JP2007162858A (en) * 2005-12-15 2007-06-28 Takara Belmont Co Ltd Shockless valve and hydraulic circuit connected with shockless valve

Similar Documents

Publication Publication Date Title
US4323832A (en) System for controlling the speed of a magnetic tape transport motor
EP0089171A1 (en) Quadrature tach decoder circuit
JPS6043701A (en) Digital error detector
EP0395209B1 (en) Method and apparatus for testing a binary counter
EP0374797B1 (en) Digital servo system for controlling rotational speed of rotary body
US4540924A (en) System for positioning an object at a predetermined point for a digital servo device
JPH0442606B2 (en)
US4794628A (en) Counter circuit with mislatching prevention
JP3589527B2 (en) Displacement measuring device
JPS61189460A (en) Detecting method for fault of speed detector
JPS638513A (en) Absolute type encoder
US4874994A (en) Control circuit for a controller for use with a controlled element
SU991306A1 (en) Shaft rotation speed measuring device
JPS62285009A (en) Position detecting apparatus
JPH10247109A (en) Method and device for detecting abnormality of encoder and controller for actuator
JPS61207967A (en) Speed control device for motor
JPH01186190A (en) Synchronous controller
JPS61180314A (en) Speed controller
JPS62281795A (en) Pulse motor step-out detection device
JP2848596B2 (en) Timing device
SU1695233A2 (en) Shaft angle position and rotation velocity transducer
JPS63295916A (en) Detecting circuit for abnormality of position signal
SU376758A1 (en) DEVICE FOR PROGRAM MANAGEMENT OF PHASE AND PHASE-PULSE SYSTEMS
JPS59153480A (en) Detecting circuit
JPS62149216A (en) Abnormality detector of pulse generator