JPS6042965A - Data signal modulating circuit - Google Patents

Data signal modulating circuit

Info

Publication number
JPS6042965A
JPS6042965A JP58150256A JP15025683A JPS6042965A JP S6042965 A JPS6042965 A JP S6042965A JP 58150256 A JP58150256 A JP 58150256A JP 15025683 A JP15025683 A JP 15025683A JP S6042965 A JPS6042965 A JP S6042965A
Authority
JP
Japan
Prior art keywords
signal
data
carrier
transmission
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58150256A
Other languages
Japanese (ja)
Inventor
Yukio Nakada
幸男 中田
Osamu Shiozu
塩津 修
Motoyoshi Morifuji
森藤 素良
Kaoru Suda
薫 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Yagi Antenna Co Ltd
Original Assignee
Hitachi Ltd
Yagi Antenna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Yagi Antenna Co Ltd filed Critical Hitachi Ltd
Priority to JP58150256A priority Critical patent/JPS6042965A/en
Publication of JPS6042965A publication Critical patent/JPS6042965A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

PURPOSE:To transmit surely a carrier only when a data exists by deciding the presence of data from a transmission data signal so as to extract an on/off control signal of the carrier even when the carrier on/off control signal is not inputted. CONSTITUTION:When a transmission data signal 3-7 is inputted to an input terminal 3-5 of a modulator and the mode is changed from the idle state to the active state, a data sense circuit 3-3 comprising a retrigger type monostable multivibrator or a counter or the like detects the head of a frame to turn on a data sense signal 3-9. A carrier signal output gate 3-4 is controlled by the data sense signal 3-9 and outputs a transmission carrier signal 3-10 only when the data sense signal 3-9 is turned on. Further, the data sense circuit 3-3 detects the end of frame at a prescribed time T4 after the transmission data signal 3-7 changes from the active state to the idle state so as to turn off the data sense signal 3-9.

Description

【発明の詳細な説明】 〔発明の利用゛分野〕 本発明は、必要に応じて送信キャリア信号をオン・オフ
する様なデータ信号変調回路1%に、ペースパン。ド信
号伝送をおこなっている伝送路において、伝送路上の一
部分で変調信号伝送を用いる場合のデータ年号変調回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention is directed to a data signal modulation circuit that turns on and off a transmitting carrier signal as required. The present invention relates to a data year modulation circuit when modulated signal transmission is used in a part of the transmission path in which a code signal is transmitted.

〔発明の背景〕[Background of the invention]

従来の変調器の構成を脂1図に示す。従来の変調器にお
いては、送信データ信号1−6と、送信データ信号を変
・−復調系におりて保障す否機な送信キャリア信号1−
8を制御する。キャリア制御信号1−7が入力されてi
す、送信データ信号1−6は、送信データ変調回路1−
1で賀詞され。
The configuration of a conventional modulator is shown in Figure 1. In a conventional modulator, a transmission data signal 1-6 and an indispensable transmission carrier signal 1-6, which is transmitted to a modulation/demodulation system to guarantee the transmission data signal, are transmitted.
Control 8. Carrier control signals 1-7 are input
The transmission data signal 1-6 is sent to the transmission data modulation circuit 1-
1 is the first word.

キャリア信号出力ゲートl−2に入力される0キャリア
信号出力グート1−2はキャリア制御信号1−7でオン
・オフされ、送信キャリア信条1−1を得ていた。
The 0 carrier signal output gate 1-2 inputted to the carrier signal output gate 1-2 was turned on and off by the carrier control signal 1-7, and a transmission carrier belief 1-1 was obtained.

しかし、この変調器には、送信データ信号1−6、キャ
リア制御信号1−7が必要であり、キャリア制御信号1
−7の入力のない構成においては。
However, this modulator requires transmission data signals 1-6, carrier control signals 1-7, and carrier control signals 1-6.
- In configurations without 7 inputs.

送信データ信号1−6の有無により送信キャリア信号を
オン・オフさせる変調器の実現は不可能であった。
It has been impossible to realize a modulator that turns on and off the transmitted carrier signal depending on the presence or absence of the transmitted data signals 1-6.

〔発明、の目的〕[Purpose of the invention]

本発明の目的は、キャリアのオンオフを制御する信号入
力のない変調回路において、送信データ信号のデータ期
間中のみ送信、キャリア信号をオンとし、更に受信系で
確実にデータを再生できる様なデータ信号変調回路を提
供することにある。
An object of the present invention is to provide a data signal that transmits and turns on the carrier signal only during the data period of the transmitted data signal in a modulation circuit that does not have a signal input to control the on/off of the carrier, and that also allows the receiving system to reliably reproduce the data. The object of the present invention is to provide a modulation circuit.

〔発明の概要〕[Summary of the invention]

このような目的を達成するために1本発明は。 One aspect of the present invention is to achieve such objects.

必璧に応じてキャリア信号をオン・オフさせる変調器に
おいて、キャリアのオンオフ制御信号入力のない場合で
も、送信データ信号からデータの有無を判定することに
より、キャリアのオンオフ制御信号を抽出シ7.データ
のある時のみキャリアを送出することに特徴がある。
In a modulator that turns on and off a carrier signal as required, even when there is no carrier on/off control signal input, the carrier on/off control signal is extracted by determining the presence or absence of data from the transmitted data signal.7. The feature is that the carrier is transmitted only when there is data.

また、送信データの開始と同時にキャリア信号の出力を
開始し、送信データは遅延させて、キャリア信号に変調
をかけることにより、相対的にはデータの送信に先立っ
てキャリアの選出が開始される様な変調器を構成するこ
とに特徴がある。
In addition, by starting to output the carrier signal at the same time as the transmission data starts, delaying the transmission data, and applying modulation to the carrier signal, relatively speaking, carrier selection starts before data transmission. It is characterized by configuring a unique modulator.

〔発明の実施例〕 本発明を第2図に示す送信データ信号に適用した場合の
実施例を図に従って詳細に説明する。
[Embodiments of the Invention] An embodiment in which the present invention is applied to the transmission data signal shown in FIG. 2 will be described in detail with reference to the drawings.

本実施例で用いる送信データ信号は、第2図(a)に示
す如く、データ@1#に対してはレベル変化はなく、デ
ータ”0#に対しては、正・負両極に。
As shown in FIG. 2(a), the transmission data signal used in this embodiment has no level change for data @1#, and has both positive and negative polarities for data "0#".

交互に前半の半ビット分のレベル変化そ生ずるデータ信
号である。
This is a data signal in which the level changes for the first half bits alternately.

また第2図(b)に示す如く、信号のレベル変化のない
アイドル期間と、レベル変化のあるアクティブな期間が
ある。
Further, as shown in FIG. 2(b), there is an idle period in which the signal level does not change and an active period in which the signal level changes.

アクティブな期間は、第2図(C)に示すフラグ(8ビ
ット: ” 01111110”)により前後を区切ら
れる。
The active period is separated by a flag (8 bits: "01111110") shown in FIG. 2(C).

開始フラグ2−1.終了フラグ2−3及び7ングにはさ
まれたデータ2−2がフレームである。
Start flag 2-1. The data 2-2 sandwiched between the end flag 2-3 and the end flag 2-3 is a frame.

(第2図(d)) フラグにはさまれたデータ2−2は5ビット連−続し−
t’−゛l“データの次にデータ’0”K追加するゼロ
挿入がさnでおり、フレーム中では連続したデータ“1
7はフラグの6ヒツトが最大である。
(Figure 2 (d)) Data 2-2 sandwiched between flags is 5 consecutive bits.
There is a zero insertion that adds data '0'K next to 't'-'l' data, and continuous data '1' is inserted in the frame.
7 has a maximum of 6 hits for the flag.

以上の信号波形を有する送信データ信号を1本発明に適
用した場合の変調回路のブロック図及びタイムチャート
を第3図に示す。
FIG. 3 shows a block diagram and a time chart of a modulation circuit when one transmission data signal having the above signal waveform is applied to the present invention.

送信データ信号−3−7が変調器の入力端子3−5−に
入力され、アイドル状態からアクティブ状態に変化する
と、リトリガ式単安定マルチバイブレーク又はカンタ等
で構成されるデータセンス回路3−3でフレームの先頭
であることが検出され。
When the transmission data signal -3-7 is input to the input terminal 3-5- of the modulator and changes from the idle state to the active state, the data sensing circuit 3-3 consisting of a retrigger type monostable multi-by-break or a counter is activated. The beginning of the frame is detected.

データセンス信号3−9をオンとする。キャリア信号出
力ケート3−4はデータセンス信号3−9により制御さ
れ、データセンス信号3−9がオンである期間のみ送信
キャリア信号3−10%出力する。
Turn on the data sense signal 3-9. The carrier signal output gate 3-4 is controlled by the data sense signal 3-9, and outputs the transmission carrier signal 3-10% only during the period when the data sense signal 3-9 is on.

また、デ−タセンス回路3−3は、送信データ信号3−
7がアクティブ状態からアイドル状態に変化してから一
定時間T4後にフレームの終了を検出してデータセンス
信号3−9そオフとする。
The data sense circuit 3-3 also receives the transmission data signal 3-3.
After a predetermined time T4 after the signal 7 changes from the active state to the idle state, the end of the frame is detected and the data sense signal 3-9 is turned off.

データセンス信号3−9がオンとなることにより。By turning on the data sense signal 3-9.

キャリア信号出力ゲート3−4は閉じられ、キャリアの
送出は停止される。
The carrier signal output gate 3-4 is closed and carrier transmission is stopped.

更に、送信データ信号は、遅延線又はカウンタ等で構成
される0遅延回路3−1に入力され、送信データ信号3
−7よりT3たけ遅れた遅延データ信号3−8が出力さ
れる。変調回路3−2は遅延データ信号3−8を変調し
、キャリア信号出力ゲート3−4を通して送信キャリア
信号3−10を出力する。
Furthermore, the transmission data signal is input to a zero delay circuit 3-1 composed of a delay line or a counter, etc.
A delayed data signal 3-8 delayed by T3 from -7 is output. The modulation circuit 3-2 modulates the delayed data signal 3-8 and outputs a transmission carrier signal 3-10 through the carrier signal output gate 3-4.

遅延データ信号3−8により変調されたキャリア信号を
出力させることにより、キャリア信号の立ち上がりより
遅れてデータの変幽か開始される0これにより、受信糸
で確実なデータ再生をおこなうことができる。
By outputting the carrier signal modulated by the delayed data signal 3-8, data transformation is started later than the rise of the carrier signal.Thereby, reliable data reproduction can be performed on the receiving line.

ここで、データセンス回路3−3の動作を第4図に従い
説明する。
Here, the operation of the data sense circuit 3-3 will be explained with reference to FIG.

データセンス回路では、送信データ信号かアイドル状態
からアクティブ状態に変化した時点4−1からデータセ
ンス信号をオンとする。データセンス信号をオンとした
後は、最初のデータ″0”から次のデータ”0”までの
時間t1を監視する。
In the data sense circuit, the data sense signal is turned on from the time point 4-1 when the transmission data signal changes from the idle state to the active state. After turning on the data sense signal, the time t1 from the first data "0" to the next data "0" is monitored.

このt□が予め設定ざnた時間′■゛4より短い場合は
、データセンス1″信号をオンのままとし2、次のデー
タ″0″の間隔t2そ監視する。
If this t□ is shorter than the preset time ``■''4, the data sense 1'' signal is kept on 2, and the interval t2 of the next data ``0'' is monitored.

またtlがT4より長い場合は1時間監視開始時から1
4時間後にデータセンス信号をオフとじ。
Also, if tl is longer than T4, 1 hour starts from the start of monitoring.
After 4 hours, turn off the data sense signal.

次の送信データ信号のデータ“0”までオン状態そ継続
する。時間監視をtls t2・・・・・・・・・tn
についておこなうことによりデータセンス信号を得る。
The on state continues until data "0" of the next transmission data signal. Time monitoring tls t2・・・・・・・・・tn
By doing so, a data sense signal is obtained.

ここで、アクティブ期間においては、第2図に示す如く
、データ“0”と次のデータ“0“の間隔の最大値は、
フラグの7ビツト時間である。このため、T4>7ビツ
ト時間とすれば、データセンス信号は、送信データ信号
のアクティブな期間にオフとなることはない。
Here, during the active period, as shown in FIG. 2, the maximum value of the interval between data "0" and the next data "0" is:
This is the 7-bit time of the flag. Therefore, if T4>7 bit time, the data sense signal will not turn off during the active period of the transmission data signal.

以上により、データセンス信号は、送信データ信号が、
アイドルからアクティブになった時点4−1からオンと
なり、アクティブ期間の最後の”0”データ4−2から
14時間後にオフ、更に次のアクティブ期間の先頭4−
3で再びオンとなる信号となる。
As a result of the above, the data sense signal and the transmitted data signal are
It turns on from the time 4-1 when it becomes active from idle, turns off 14 hours after the last "0" data 4-2 of the active period, and then turns off at the beginning of the next active period 4-1.
At 3, the signal turns on again.

〔発明の効果〕〔Effect of the invention〕

以上、説明した様に本発明によれば1%別なキャリア制
御信号入力がなくぞも、送信データ信号からアイドル/
アクティブを判定し、アクティブと判断される期間のみ
キャリア信号をオンとし。
As explained above, according to the present invention, even though there is no 1% separate carrier control signal input, idle/
It determines whether it is active and turns on the carrier signal only during the period when it is determined to be active.

更にキャリア信号の立ち上がりより遅れてデータの変調
を開始することにより、受信系で確実にデータの貴生の
できるキャリア信号の送出力が可能となる。
Furthermore, by starting data modulation with a delay from the rise of the carrier signal, it is possible to transmit and output a carrier signal that can reliably generate data in the receiving system.

また、本実施例では、送信データ信号を第2図に示す信
号として説明したが1本発明はこれに限定されるもので
はなく、アイドル期間とアクティブ期間が区別できる送
信データ信号1例えばアクティブ期間のみコード化(マ
ンチェスターコーティング、OM、I等)された信号に
対して、フレーム終了検出時間T4の設定をおこなうこ
とにより応用できる。。
Furthermore, in this embodiment, the transmission data signal has been described as a signal shown in FIG. This method can be applied to encoded signals (Manchester coating, OM, I, etc.) by setting the frame end detection time T4. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図(alは従来変調器のブロック図、第1図(b)
は従来変調器の動作を示すタイムチャート、第2図(a
)、 (b)、 (C)および(d)はそれぞれ本発明
の詳細な説明した送信データの信号形態、信号状態、フ
ラグパターンおよび、フレーム構成を示す図、第3図(
a)は本発明による変調器のフロック図、第3図(b)
は本発明による変調器の動作を示すタイムチャート、第
4図はデータセンス回路の動作を示すタイムチャートで
ある。 ノー4 与←i / ゛じlz (f) /−5 慣” ((1) <12 (C) 2−/ 2−2 2−.3
Figure 1 (al is a block diagram of a conventional modulator, Figure 1 (b)
is a time chart showing the operation of a conventional modulator, FIG.
), (b), (C), and (d) are diagrams showing the signal form, signal state, flag pattern, and frame structure of transmission data, respectively, which are explained in detail of the present invention, and FIG. 3 (
a) is a block diagram of a modulator according to the invention, FIG. 3(b)
4 is a time chart showing the operation of the modulator according to the present invention, and FIG. 4 is a time chart showing the operation of the data sense circuit. No 4 given←i / ゛jilz (f) /-5 habit'' ((1) <12 (C) 2-/ 2-2 2-.3

Claims (1)

【特許請求の範囲】[Claims] 送信キャリア信号のオンオフを制御するキャリア制御信
号入力を有しないデータ信号変調回路において、入力門
れる送信データ信号によりデータセイ、ス回路でデータ
の有無を判定し、データのある時のみ送信キャリア信号
を選出し、さらに遅延回路でデータ信号を遅延させるこ
とにより送信キャリア信号の立ち上がりより遅れてデー
タの変調を開始することを特徴とするデータ信号変調回
路。
In a data signal modulation circuit that does not have a carrier control signal input to control the on/off of the transmitted carrier signal, the data source circuit determines the presence or absence of data based on the input transmitted data signal, and only transmits the transmitted carrier signal when data is present. What is claimed is: 1. A data signal modulation circuit characterized in that data signal modulation is started with a delay from the rising edge of a transmission carrier signal by selecting the data signal and further delaying the data signal in a delay circuit.
JP58150256A 1983-08-19 1983-08-19 Data signal modulating circuit Pending JPS6042965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58150256A JPS6042965A (en) 1983-08-19 1983-08-19 Data signal modulating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58150256A JPS6042965A (en) 1983-08-19 1983-08-19 Data signal modulating circuit

Publications (1)

Publication Number Publication Date
JPS6042965A true JPS6042965A (en) 1985-03-07

Family

ID=15492962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58150256A Pending JPS6042965A (en) 1983-08-19 1983-08-19 Data signal modulating circuit

Country Status (1)

Country Link
JP (1) JPS6042965A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199325A (en) * 1987-10-12 1989-04-18 Sony Corp Encoder circuit
JPH04348422A (en) * 1990-07-13 1992-12-03 Aisuke Katayama Divided product type multiplier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199325A (en) * 1987-10-12 1989-04-18 Sony Corp Encoder circuit
JPH04348422A (en) * 1990-07-13 1992-12-03 Aisuke Katayama Divided product type multiplier

Similar Documents

Publication Publication Date Title
JPS6042965A (en) Data signal modulating circuit
US5187720A (en) Synchronous serial communication circuit
US7136948B2 (en) Status notification apparatus status notification method and status notification program
JPS5859651A (en) Digital signal transmitting method
JPS609253A (en) Signal transmitting method
KR880000811Y1 (en) Synchronizing signal polarity automatic processing apparatus
JPS62121967A (en) Magnetic memory device
JPH01293738A (en) Demodulating circuit
SU572640A1 (en) Device for reproducing phase-manipulated signal
JPS5846092B2 (en) Bipolar automatic equalization method
JPH03190440A (en) Serial clock output circuit
JPS58152012U (en) Overmodulation prevention circuit
JPS5972259A (en) Signal transmitting method
JPS63121983U (en)
JPS61171237A (en) Power line carrier system
JPH04352540A (en) Fsk receiver
JPH05290507A (en) Data write device
JPS59122586U (en) Polarized signal acquisition device
JPS58114553A (en) Demodulation circuit for fsk modulation signal
JPH0146937B2 (en)
JPS59149538A (en) Speed converting circuit
JPS5859257U (en) pulse transmission device
JPH0234540B2 (en) SEIGYOSHINGODENSOHOSHIKI
JPS58172881U (en) frequency detection circuit
JPS62271263A (en) Demodulation circuit for mfm signal