JPS6042945B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、多数の液晶表示素子をマトリクス駆動して入
力信号の大きさをアナログ的に表示するようにした液晶
表示装置に関するものであつて、表示素子のうち、表示
すべき入力信号の上位桁に対応した表示素子と表示すべ
き入力信号の下位桁に対応し上位桁に対応した表示素子
とは異なる他の表示素子とを２相で交互に時分割駆動し
てこれら互いに異なる表示素子による上位桁の表示と下
位桁の表示とを合成してバーグラフ表示を行なうように
し、デューティサイクルの低下、コントラストの低下等
の防止を図つたものである。

一般に、液晶、発光ダイオード、蛍光表示体などの多数
の表示素子を用いて多桁の数字表示を行なうものにあた
つては、多数の表示素子をマトリクス接続してダイナミ
ック点灯させることが行なわれている。

第１図はこのような表示素子の表示部の一例を示す回路
図であつて、各桁の数子表示を７個の表示素子で行なう
ようにしたものである。このように構成することにより
、配線を大幅に減らすことができる。入力信号の大きさ
をアナログ的に表示するようにした表示装置においても
、第１図と同様なダイナミック点灯を行なうことができ
る。

第２図はこのような表示装置の表示部の一例を示す回路
図でＪあり、第３図は第２図の表示部をダイナミック点
灯させる場合の従来の装置における波形例図であつて、
４進数゛゛２３’’を表示する例について示したもので
ある。第２図において、５、、〜５、０はセグメント電
極、Ｇ、〜Ｇ。は対向電極、Ｄ、、〜Ｄ、、はこれ・ら
電極によりマトリクス駆動される表示素子、Ｙ、〜Ｙ。
はセグメント電極５、１〜５４４に接続された駆動線、
Ｘ１〜Ｘ４は対向電極Ｇ１〜Ｇ４に接続された駆動線て
あり、表示部としては４個の液晶表示素子を単位群とし
て４群が列状に配列させたものを用いている。第３図に
おいて、ａ−ｄは駆動線Ｙ４〜Ｙ１に加えられる信号Ｓ
４〜Ｓ１の波形、ｅ−ｈは駆動線Ｘ１〜Ｘ４に加えられ
る信号ｇ１〜Ｇ４の波形である。これらから明らかなよ
うに、駆動線Ｘ１〜Ｘ４には順次信号ｇ１〜＆が加えら
れて対向電極Ｇ１〜Ｇ４は時分割駆動され、駆動線Ｙ４
〜Ｙ１には表示すべき入力信号に対応した信号Ｓ４〜Ｓ
１が並列的に加えられてセグメント電極Ｓｌｌ〜Ｓ４４
は選択的に駆動される。そして、対向電極およびセグメ
ント電極がともに選択駆動された表示素子が表示動作を
行なう。しかし、このようなダイナミック点灯を行なう
方式では、対向電極が増加するとデューティレシオが低
下し、特に液晶表示装置の場合には表示パターンのコン
トラストの低下を招き好ましくない。

本発明は、従来のこのような液晶表示装置における欠点
を解決したものである。

すなわち、本発明は、入力信号の大きさをアナログ的に
表示する場合の表示パターンの特殊性に着目し、表示部
を構成する液晶表示素子のうち、表示すべき入力信号の
上位桁に対応した表示素子と表示すべき入力信号の下位
桁に対応し上位桁に対応した表示素子とは異なる他の表
示素子とを２相で交互に時分割駆動し、これら互いに異
なる表示素子による上位桁の表示と下位桁の表示とを合
成してパーグラフ表示を行なうようにしたものであつて
、以下、図．面を用いて詳細に説明する。第４図は、第
２図に示した表示部を本発明に基づいてダイナミック点
灯させる場合の波形例図であつて、第３図と同様に４進
数“゜２３゛を表示する例について示したものである。

第４図において、ａ−ｄは駆動線Ｙ４〜Ｙ１に加えられ
る信号Ｓ４〜Ｓ１の波形、ｅ−ｈは駆動線Ｘ１〜Σに加
えられる信号ｇ１〜＆の波形である。第４図の時間ｔ１
において、駆動線Ｙ４〜Ｙ１には表示すべき入力信号に
対応した信号Ｓ４〜Ｓ１が並列的に加えられて全セグメ
ント電極Ｓｌｌ〜Ｓ４４が駆動され、駆動線Ｘｌ，Ｘ２
にも表示すべき入力信号に対応した信号Ｇｌ，臣が並列
的に加えられて対向電極Ｇｌ，Ｇ２が選択駆動される。
これにより、表示素子Ｄｌｌ〜Ｄｌ４，Ｄ２ｌ〜Ｄ２４
が表示動作を行なう。すなわち、時陣，では、４進数“
２３゛の上位桁゜“２゛（４進数“゜２３゛のうちの゜
“２０゛）を表示することになる。次に、時間Ｔ２にお
いて、駆動線Ｙ３〜Ｙ１には表示すべき入力信号に対応
した信号Ｓ３〜Ｓ１が並列的に加えられてセグメント電
極Ｓｌｌ〜Ｓ３３が選択駆動され、駆動線Ｘ３にも表示
すべき入力信号に対応した信号ゐが加えられて対向電極
Ｇ２が選択駆動される。これにより、表示素子Ｄ３ｌ〜
Ｄ３３が表示動作を行なう。すなわＥち、時間Ｔ２では
、４進数゜゜２３゛の下位桁“゜３゛（４進数゜“２３
゛のうちの゜“０３゛）を表示することになる。したが
つて、これら時間ｔ１における表示動作と時間！におけ
る表示動作を目にちらつきを感じない程度の周期で交互
に行なうことにより、表示素子Ｄｌｌ〜Ｄｌ４，Ｄ２ｌ
〜Ｄ２ｌによる上位桁の表示“２０゛と表示素子Ｄ３ｌ
〜Ｄ３３による下位桁゛０３゛の表示とが合成されるこ
とになり、４進数“゜２３゛を２相でダイナミック点灯
表示することができ、パーグラフ表示が得られる。第５
図は、本発明の一実施例を示す回路図であつて、第２図
と同等部分には同一符号を付している。

第５図において、ＳＲｌ，ＳＲ２はシフトレジスタ、Ｌ
ｌ，Ｌ２は論理回路、Ｔ１は位相切換信号Ｐの入力端子
、Ｔ２は表示すべき入力信号に対応した表示信号の入力
端子、Ｔ３はクロックパルスの入力端てある。このよう
な構成において、表示信号はシフトレジスタＳＲｌ，Ｓ
Ｒ２にシリアルに転送格納され、シフトレジスタＳＲｌ
，ＳＲ２に格納された表示信号は位相切換信号Ｐにより
制御される論理回路Ｌｌ，しを介して並列に読み出され
る。

これら論理回路Ｌｌ，Ｉ−２は、たとえば第４図と同様
に４進数“２３゛を表示する場合、次のような信号を所
定の駆動線に送出するように構成されている。すなわち
、この場合、シフトレジスタＳＲｌには４進数“゜２３
゛の下位桁“３゛に対応した表示信号“１−１−１−０
゛が格納され、シフトレジスタＳＲ２には４進数“゜２
３゛の上位桁゜“２゛に対応した表示信号“゜１−１−
０−０゛が格納されている。このような状態において、
位相切換信号Ｐが゜゜１゛の時には、論理回路Ｌ１から
は駆動線Ｙ１〜Ｙ４にそれぞれ“１−１−１−Ｆ゛が送
出され、論理回路Ｌ２からは駆動線Ｘ１〜Ｘ４にそれぞ
れ“６１−１−０一０゛が送出される。一方、位相切換
信号Ｐが゛゜０゛の時には、論理回路レからは駆動線Ｙ
１〜Ｙ４にそれぞれ゜“１−１−１−０゛が送出され、
論理回路Ｌ２からは駆動線Ｘ１〜Ｘ４にそれぞれ゜“０
−０−１−０゛が送出される。第６図は第５図の動作を
説明するための波形図であつて、ａ−ｄは論理回路Ｌ１
から駆動線Ｙ４〜Ｘ１に加えられる信号Ｓ４〜Ｓ１の波
形、ｅ−ｈは論理回路しから駆動線Ｘ１〜Ｘ４に加えら
れる信号ｇ１〜島の波形、ｉは位相切換信号Ｐの波形、
ｉ−ｙは各表示素子Ｄ４４〜Ｄｌｌに加えられる電圧波
形である。この第６図から明らかなように、位相切換信
号Ｐが“゜１゛の状態は第４図の時間ちに対応し、位相
切換信号Ｐが゛０゛の状態は第４図の時間Ｔ２に対応す
る。第６図において、各セグメント電極Ｓｌｌ〜Ｓ４４
には駆動線Ｙ４〜Ｙ１に加えられる信号Ｓ４〜Ｓ１に応
じて電圧Ｅが選択的に印加され、各対向電極Ｇ１〜Ｇ４
には駆動線Ｘ１〜Ｘ４に加えられる信号ｇ１〜＆に応じ
て電圧上が選択的に印加されるものとすると、各表示素
子Ｄ４４〜Ｄｌｌの各セグメント電極Ｓｌｌ〜Ｓ４４と
各対向電極Ｇ１〜Ｇ４との電位差はＥまたは那となる。
一ーで、例えばこれら各セグメント電極Ｓｌｌ〜Ｓ４４
と各対向電極Ｇ１〜Ｇ４との電位差が１．５Ｅ以上の場
合に表示素子が表示動作を行なうものとすると、斜線を
付けて示したように、時脱，では表示素子Ｄｌｌ〜Ｄ２
４により上位桁゛２０゛の表示を行ない、時間！では表
示素子Ｄ３ｌ〜Ｄ３３により下位桁゜゜０３゛の表示を
行なうことになり、これら上位桁の表示と下位桁の表示
とが合成されて４進数“゜２３゛がパーグラフ表示され
ることになる。第７図は、本発明の他の実施例を示す回
路図てあつて、第５図における論理回路Ｌｌ，！を省略
したものてあり、第５図と同等部分には同一符号を付し
ている。

第７図において、前述実施例と同様に４進数゜“２３゛
を表示する楊合、まず、第１のフェイズの始めに、駆動
線Ｙ１〜Ｙ４に“１−１一１−１゛が送出されるととも
に駆動線Ｘ１〜Ｘ４に゛１−１−０−０゛が送出される
ようにシフトレジスタＳＲｌ，ＳＲ２にそれぞれ表示信
号をシリアルに転送格納する。そして、第２のフェイズ
の始めに、駆動線Ｙ１〜Ｙ４に゜“１−１−１−０゛が
送出されるとともに駆動線Ｘ１〜Ｘ４に゜゜０−０−１
−０゛が送出されるようにシフトレジスタＳＲｌ，ＳＲ
２にそれぞれ表示信号をシリアルに転送格納する。これ
により、第４図の波形と同様な信号を各駆動線に加える
ことができ、２相でダイナミック点灯表示することがで
きる。このような表示信号のシリアル転送はソフトウェ
アで行なうことができ、表示装置の構成の簡略化が図れ
る。なお、本発明の効果は、表示部として少なくとも３
個の液晶表示素子を単位群として少なくとも３群が列状
に配列されたものを用いることにより発揮される。

すなわち、２個の液晶表示素子を単位群として２群が列
状に配列された表示部を用いる場合には従来のマトリク
ス駆動でも２相駆動となつて両者間で表示コントラスト
は何ら変わることはないが、３個の液晶表示素子を単位
群として３群が列状に配列された表示部を用いる場合に
は本発明によれば２相駆動であるのに対し従来の駆動方
法によれば３相駆動となつて両者間にコントラストの差
が現われはじめ、ｗ個の液晶表示素子を単位群として５
群が列状に配列された表示部を用いる場合には本発明に
よれば２相駆動であるのに対し従来の駆動方法によれば
５相駆動となつて両者間のコントラストの差は一段と増
大することになる。表示素子群が増加してもデューティ
サイクルやコントラストを低下させないという本発明の
効果は、表示部として発光ダイオードや蛍光表示体など
の自発光素子を用いる場合にも得ることができるが、反
面上位桁駆動時に相当の電力を必要とすることになつて
実用的でなく、低電力で駆動できる液晶表示素子を用い
ることによつてのみ実用的な表示装置が実現できること
になり、液晶表示素子群の数に比例してより顕著な効果
を得ることができる。また、必要に応じて交流駆動回路
、ラッチ回路等を設ければよい。

また、表示信号の転送にあたつては、パラレル転送を行
なうこともできる。

また、表示装置を構成するレジスタとしてシリアル入力
形のレジスタを用い、これらレジスタと表示素子とを同
一基板上に配置することにより、表示装置の小型化が図
れるとともに外部装置との間の配線数も大幅に減らすこ
とができる。

以上説明したように、本発明によれば、デューティサイ
クルの低下やコントラストの低下のない液晶表示装置が
実現でき、アナログ液晶表示装置として好適てある。

【図面の簡単な説明】

第１図は多桁数字表示部の一例を示す回路図、第２図は
アナログ表示部の一例を示す回路図、第３図は第２図の
表示部を従来の表示装置においてダイナミック点灯させ
る場合の波形例図、第４図は第２図の表示部を本発明に
係る装置においてダイナミック点灯させる場合の波形例
図、第５図は本発明の一実施例を示す回路図、第６図は
第５図の動作を説明するための波形例図、第７図は本発
明の他の実施例を示す回路図である。 Ｓｌｌ〜Ｓｌ４・・・・セグメント電極、Ｇ１〜Ｇ４・
・・・・・対向電極、Ｄｌｌ〜Ｄ４４・・・・・・表示
素子、Ｙ１〜Ｙ４・・・・・セグメント電極駆動線、Ｘ
１〜Ｘ４・・・・・・対向電極駆動線、ＳＲｌ，ＳＲ２
・・・・・・シフトレジスタ、Ｌｌ，Ｌ２・・・・論理
回路。

Claims (1)

1. 【特許請求の範囲】 １ 多数の液晶表示素子をマトリクス駆動して入力信号
   の大きさをアナログ的に表示するようにした液晶表示装
   置において、表示すべき入力信号の下位桁に対応した信
   号を格納する第１のレジスタと表示すべき入力信号の上
   位桁に対応した信号を格納する第２のレジスタと少なく
   とも３個の液晶表示素子を単位群として少なくとも３群
   に分割され列状に配列された多数の液晶表示素子よりな
   る表示部とを具備し、これらレジスタの出力にしたがつ
   て前記表示素子のうち上位桁に対応した表示素子と下位
   桁に対応し上位桁に対応した表示素子とは異なる他の表
   示素子とを２相で交互に時分割駆動し、これら互いに異
   なる表示素子による上位桁の表示と下位桁の表示とを合
   成してバーグラフ表示を行なうようにした液晶表示装置
   。 ２ 特許請求の範囲第１項記載の液晶表示装置において
   、レジスタとしてシリアル入力形のレジスタを用い、こ
   れらレジスタを表示素子と同一の基板上に配置したこと
   を特徴とする液晶表示装置。