JPS6039964A - Test system of emergency control circiut - Google Patents

Test system of emergency control circiut

Info

Publication number
JPS6039964A
JPS6039964A JP14894983A JP14894983A JPS6039964A JP S6039964 A JPS6039964 A JP S6039964A JP 14894983 A JP14894983 A JP 14894983A JP 14894983 A JP14894983 A JP 14894983A JP S6039964 A JPS6039964 A JP S6039964A
Authority
JP
Japan
Prior art keywords
emergency
emergency control
control circuit
control signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14894983A
Other languages
Japanese (ja)
Inventor
Satoru Kuwata
桑田 悟
Yasuo Ogasawara
康夫 小笠原
Katsunori Yoshida
勝則 吉田
Mitsuru Matsumoto
満 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14894983A priority Critical patent/JPS6039964A/en
Publication of JPS6039964A publication Critical patent/JPS6039964A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/24Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/241Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

PURPOSE:To attain the test while being mounted to the device by strating an emergency control circuit and transmitting a control signal in the state that the transmission of control signal of the emergency control circuit is blocked to an external device. CONSTITUTION:Since gates Gl-Gn are conductive while no test is conducted, the control signal transmitted via lines ll-ln from an emergency control section EMA is inputted to central controllers CC0-CC1, where the signal is controlled according to the content. When a start signal ST is fed from the central controllers CC0, CC1, detection of a fault by a fault supervising circuit and keys on a console or the like, a start reception flip-flop FF2 is set, the gates Gl-Gn are made nonconductive, an emergency control section EMACNT is started,the control signal is transmitted in a prescribed timing from the lines l1-ln depending on the state of system constitution and a prescribed control is attained. When the processing is finished, the FF2 is reset, then the system restarts the operation.

Description

【発明の詳細な説明】 発明の技術分野 本発明は緊急制御回路の試験方式、さらに詳しく言えば
、装置に装着した状態で試験を可能とした緊急制御回路
の試験方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a test method for an emergency control circuit, and more particularly, to a test method for an emergency control circuit that allows testing while attached to a device.

従来技術と問題点 例えばD−10形のような蓄積プログラム制御式電話交
換機では通常の障害に対しては、すべてプログラム的な
処理で対処することが可能である。
Prior Art and Problems In a stored program controlled telephone exchange, such as the D-10 type, it is possible to deal with all normal failures through program-based processing.

しかし、システムがプログラム的に回復不能な状態に陥
った時、自動的に正常に動作可能なシステム構成へ復帰
させるため緊急制御回路が設けられている。システム障
害によシあるいはコンソールから緊急制御回路が起動さ
れると、緊急制御回路から各種の制御信号を中央制御装
置に送シシステムの再構成を行なう。
However, when the system falls into a programmatically unrecoverable state, an emergency control circuit is provided to automatically restore the system configuration to a normal operating system configuration. When the emergency control circuit is activated from the console or from the console due to a system failure, the emergency control circuit sends various control signals to the central control unit to reconfigure the system.

上記のような交換機においては、動作の信頼性のために
、システムを構成する基本的の装置、すなわち、中央制
御装置、主記憶装置等は2重化されている。例えば2個
の中央制御装置(CCo 、 CC1)と2個の主記憶
装置(MM o 、 MM l)とが設けられている場
合について考えると、システムは次の4つのステートの
何れか一つで構成される。すなわち、例えばステート0
,1,2.3ではそれぞれCC01MM1# CCo 
、MMo ; CCt IMMI ; CC1,■b;
の組合せを現用とし、CC1,MMo : CC+ 、
MMI : CCo 、MMo ;CCo1MM1;の
組合せを予備としてシステムが構成される。
In the above-mentioned switching equipment, the basic devices constituting the system, ie, the central control unit, the main storage device, etc., are duplicated for operational reliability. For example, if we consider a case where two central control units (CCo, CC1) and two main memories (MM o, MM l) are provided, the system will be in one of the following four states. configured. That is, for example state 0
, 1, 2.3 respectively CC01MM1# CCo
, MMo; CCt IMMI; CC1,■b;
The combination of CC1, MMo: CC+,
The system is configured with the combination of MMI: CCo, MMo; CCo1MM1; as a backup.

緊急制御回路が起動されると、各種の制御信号が現用お
よび予備の中央制御装置に送られ、上記ステー) 0.
1,2.3の各々が順次に構成され、各ステートにおい
てIPL(イニシアル・プログラム・ロード)その他の
処理が行なわれ、正しく動作することが確認されたステ
ートに達すると、このステートによってシステムを構成
し、システムの動作の再開が可能となる。
When the emergency control circuit is activated, various control signals are sent to the active and standby central control units, and the above-mentioned steps 0.
1, 2.3 are configured in sequence, IPL (initial program load) and other processing are performed in each state, and when a state that is confirmed to operate correctly is reached, the system is configured in this state. Then, system operation can be resumed.

従来のシステムは上記のように構成されていたため、緊
急制御回路を起動するとシステムの再構成が行なわれ、
上記のように中央制御装置、主記憶装置等が2重化され
ているシステムにおいては中央制御装置、主記憶装置の
接続構成が変化し、システムの動作に重大な影響を及ぼ
すため、緊急制御回路を装置(システム)に装着した状
態で起動することはできず、そのため緊急制御回路の試
験を行うことは不可能であった。
The conventional system was configured as described above, so when the emergency control circuit is activated, the system is reconfigured.
In a system where the central control unit, main memory, etc. are duplicated as described above, the connection configuration of the central control unit and main memory changes, which has a serious effect on system operation, so the emergency control circuit It was not possible to start up the system while it was attached to the device (system), making it impossible to test the emergency control circuit.

緊急制御回路の試験を可能とし、信頼性を確保するため
緊急制御回路を2重化することも考えられるが、異常検
出によるシステム再構成時の制御が非常に複雑となシ、
実際には不可能である。
It is possible to duplicate the emergency control circuit to enable testing of the emergency control circuit and ensure reliability, but this would require extremely complicated control during system reconfiguration due to abnormality detection.
Actually it's not possible.

発明の目的 本発明は、緊急制御回路を装置(システム)に装着した
状態で、構成その他においてシステムに影@を及ぼすこ
となく、緊急制御回路の試験全容易に可能とすることを
目的とする。
OBJECTS OF THE INVENTION It is an object of the present invention to make it possible to easily test an emergency control circuit with the emergency control circuit installed in a device (system) without affecting the system in terms of configuration or the like.

発明の実施例 以下、本発明の実施例を図面について説明する。Examples of the invention Embodiments of the present invention will be described below with reference to the drawings.

図は本発明を実施した緊急制御回路の構成の概要を示す
ブロック図である。図において、CCo。
The figure is a block diagram showing an outline of the configuration of an emergency control circuit embodying the present invention. In the figure, CCo.

CC,はシステム中の中央制御装置全それぞれ示し、E
MAは緊急制御回路を示す。なおEMA CNT ii
緊急制御回路EMA中の緊急制御部を、REGはレジス
タ、G1〜Gやはゲート、FF+は緊急動作禁止回路を
構成する緊急動作禁止フリップフロップ、FF++は起
動受付フリップフロップ、 STは緊急制御回路E−M
Aの起動信号である。 IRo、IR+はレジスタRE
Gから読出したデータの中央制御装置CCo + CC
1への入力端子である。
CC, indicates all central controllers in the system, and E
MA indicates an emergency control circuit. Furthermore, EMA CNT ii
The emergency control unit in the emergency control circuit EMA is represented by: REG is a register, G1 to G are gates, FF+ is an emergency operation prohibition flip-flop that constitutes an emergency operation prohibition circuit, FF++ is a startup reception flip-flop, and ST is an emergency control circuit E. -M
This is the activation signal of A. IRo, IR+ are registers RE
Central control unit CCo + CC for data read from G
This is an input terminal to 1.

緊急制御回路EMAの試験を行なわない場合は、緊急動
作禁止フリップフロップFF、はリセット状態にあシ、
その出刃を受けているゲートG1〜Gnは導通状態にあ
る。
If the emergency control circuit EMA is not tested, the emergency operation prohibition flip-flop FF should be in the reset state.
The gates G1 to Gn receiving the cutting edge are in a conductive state.

緊急制御部EMACNTには複数本の線1h−Jnが設
けられ、ここに緊急制御回路EMAがら各中央制御装置
CCo、CC+に到る制御信号が送出される。線i!l
〜lnはそれぞれグー)G+〜Gn全通過後2つに分岐
してそれぞれが中央制御装置CCo、CC1の入力端子
ILo、II、+に達している。試験を行なっていない
状態では上記の通りグー)G+−Gnが導通しているの
で、緊急制御部EMA CNTがら線11〜Inを経て
送出される制御信号は中央制御装置CCo、CC1に入
力され、その内容に従って制御される。
The emergency control unit EMACNT is provided with a plurality of lines 1h-Jn, through which control signals from the emergency control circuit EMA to the respective central control units CCo and CC+ are sent. Line i! l
~ln are divided into two after passing through G+~Gn, respectively, and each reaches the input terminals ILo, II, + of the central control units CCo, CC1. When a test is not being performed, G+-Gn is conductive as described above, so the control signal sent through the emergency control unit EMA CNT wires 11 to In is input to the central controllers CCo and CC1. It is controlled according to its contents.

上記制御信号には、中央制御装置の動作停止、システム
の構成(ステー) ) IPL回路制御、中央制御装置
の起動等の信号が含まれる。
The control signals include signals for stopping the operation of the central controller, system configuration (stay), IPL circuit control, starting the central controller, and the like.

中央制御袋・置CCo、CC1および異常監視回路(E
SE)の異常状態の検出およびコンソールの電鍵操作等
によシ起動信号STが与えられると、起動受付フリップ
フロップFF2がセットされ、その出力が′1“となっ
て緊急制御部EMA CNTに入力してこれを起動し、
そのとき設定されているシステム構成の状態(例えばス
テートOとする)に応じて線11〜lnよシ所定のタイ
ミングで制御信号が送出さノ1.る。
Central control bag/placement CCo, CC1 and abnormality monitoring circuit (E
When an abnormal state of SE) is detected and a start signal ST is given by operating a telephone key on the console, the start acceptance flip-flop FF2 is set, and its output becomes ``1'' and is input to the emergency control unit EMA CNT. and start this,
Control signals are sent from lines 11 to ln at a predetermined timing depending on the state of the system configuration set at that time (for example, state O). Ru.

この信号は、グー) G+〜Gn f通り、分岐して中
央制御装置CCo、 CC】に入力して所定の制御を行
なう。
This signal is branched into the central control units CCo and CC for predetermined control.

この処理が終了すれば緊急制御部EMA、 CNTは起
動受付フリップフロップFF2.をリセットする。
When this process is completed, the emergency control unit EMA, CNT activates the activation acceptance flip-flop FF2. Reset.

ここで、システムが正常に立ち上がれば起動信号STは
消滅するので、システムは処理動作を再開することがで
きる。
Here, if the system starts up normally, the start signal ST disappears, so the system can restart the processing operation.

システムの正常な再構成ができず、正常に立ち上がるこ
とができなければ、さらに起動信号STが送出され、起
動受付フリップフロップFF2が再度セットされる。緊
急制御部EMA CNTにおいては、上記起動受付フリ
ップフロップFF2の出刃を受けると、図示しないステ
ート・カランタラ−歩進め、ステートを示す数を1つ進
め(例えば前回ステート0であれば今回はステート1)
、新しいステート(ステー)1)に応じた再構成を行な
う。このステート1の構成でシステムが正常に立ち上が
れば、起動信号STは消滅するが、正常に立ち上がらな
ければ起動信号STは消滅せず、さらに起動受付フリッ
プフロップFF2がセットされ、ステート2に進めて再
構成を行なう。
If the system cannot be reconfigured normally and cannot be started normally, a start signal ST is further sent out and the start acceptance flip-flop FF2 is set again. When the emergency control unit EMA CNT receives the activation of the activation reception flip-flop FF2, it advances the state carantara (not shown) and advances the number indicating the state by one (for example, if the previous state was 0, this time it is state 1).
, performs reconfiguration according to the new state (stay 1). If the system starts up normally in this state 1 configuration, the start signal ST disappears, but if it does not start up normally, the start signal ST does not disappear, and the start acceptance flip-flop FF2 is set, and the system advances to state 2 and restarts. Configure.

このようにして、もし全べてのステート(ステー ) 
0.1.2.3 )において再構成ができず正常に立ち
上がらなりれば、保守者に表示する。
In this way, if all states
0.1.2.3), if reconfiguration is not possible and the system does not start up normally, it will be displayed to the maintenance personnel.

本発明によって、緊急制御回路EMAの試験を行なうに
は、図示しない主記憶装置■Mo、MMxに緊急制御回
路EMA試験用のプログラムを格納し、このプログラム
によって試験を行なう。
According to the present invention, in order to test the emergency control circuit EMA, a program for testing the emergency control circuit EMA is stored in the main storage device (not shown) Mo, MMx, and the test is performed using this program.

いま、予備の中央制御装置CC1において上記の試Mプ
ログラムをスタートさせたとする。
Now, assume that the above trial M program is started in the spare central control unit CC1.

このプログラムは下記のステップからなるフローに従っ
て動作する。
This program operates according to a flow consisting of the following steps.

ステップ1:中央制御装置CC1の出力端子11に出力
を送出し、緊急動作制御回路EMAの緊急動作禁止フリ
ップフロップFF+にセットする。これによシグー)G
x−Gnは非導通となる。
Step 1: Send an output to the output terminal 11 of the central controller CC1 and set it to the emergency operation prohibition flip-flop FF+ of the emergency operation control circuit EMA. This is sig)G
x-Gn becomes non-conductive.

ステップ2:自分の中央制御装置CC+においてTFオ
ーバーフローを設定する等によシ意図的に緊急動作制御
回路EMAの起動信号ST’(z発生させる。
Step 2: Intentionally generate the activation signal ST'(z) of the emergency operation control circuit EMA by setting TF overflow in the own central control unit CC+.

ステップ3:自中央制御装置CCI内において、プログ
ラムによる割込み(クラスA、B割込み)禁止を設定す
る。
Step 3: Disable program interrupts (class A and B interrupts) within the own central control unit CCI.

ステップ4ニステツプ2の動作により起動受付フリップ
70ツブFF2が起動信号STによりセットされ、その
出力によシ緊急制御部EMACNTが起動される。
Step 4 By the operation of step 2, the activation acceptance flip 70 block FF2 is set by the activation signal ST, and the emergency control unit EMACNT is activated by its output.

ステップ5:緊急制御部EMA CNTの線11〜zn
から、そのとき設定されているステートに対応して、制
御信号が所定のタイミングで送出される。ただし、この
とき、ゲートGl−Gnは非導通であるので、中央制御
装置CCoおよびCC1はこれ等制御信号を受信せず、
その影響を受けない。
Step 5: Emergency control unit EMA CNT lines 11~zn
Then, a control signal is sent out at a predetermined timing in accordance with the state set at that time. However, at this time, since the gates Gl-Gn are non-conductive, the central controllers CCo and CC1 do not receive these control signals.
Not affected by it.

ステップ6:上記の制御信号はレジスタBEGに送られ
ラッチされる。
Step 6: The above control signal is sent to register BEG and latched.

ステップ7:中央制御装置CC1においてプログラムに
よる割込み(クラスA、Bの割込み)禁止を解除する。
Step 7: Release the prohibition of interrupts (class A and B interrupts) by the program in the central control unit CC1.

ステップ8:緊急制御部EMA CNTの出力OEにょ
シ緊急動作禁止フリップフロップFF、および起動受付
フリップフロップFF2はリセットされる。
Step 8: The output OE of the emergency control unit EMA CNT, the emergency operation prohibition flip-flop FF and the activation acceptance flip-flop FF2 are reset.

ステップ9:中央制御装置CC1は、レジスタR−EC
に格納されたデータを入力端子IRIを経て読出し、上
記試験プログラム中に予め用意した正しいデータと比較
し、一致を舎検出し、その結果を連繋する主記憶装置に
書込んでおく。
Step 9: The central controller CC1 registers the register R-EC.
The data stored in the test program is read out through the input terminal IRI, compared with the correct data prepared in advance in the test program, a match is detected, and the result is written into the linked main memory.

ステップ10ニステツプト4の動作を行ない、ステップ
4の動作の際、図示しないステートカウンタを一歩進め
、ステップ5において、−歩進したステートに対応した
制御信号を送出する。さらに続いてステップ6〜10−
1’での動作を打力う。これを繰返えして各ステートに
おける処理を終る。
In step 10, the operation in step 4 is performed. During the operation in step 4, a state counter (not shown) is incremented by one step, and in step 5, a control signal corresponding to the incremented state is sent out. Further, steps 6 to 10-
Hit the action at 1'. This is repeated to complete the processing in each state.

ステップ11:中央制御装置cclは各ステータスの試
験結果を主記憶装置から読み出し、例えばコンソールに
表示する等によシ試験を終了する。
Step 11: The central control unit ccl reads the test results for each status from the main memory and displays them on the console, for example, to complete the test.

以上本発明を中央制御装置が2重化された場合について
説明したが、本発明は2重化の場合に限定されず、単一
の中央制御装置の場合にも同様に実施し得る。
Although the present invention has been described above in the case where the central control device is duplicated, the present invention is not limited to the case where the central control device is duplicated, but can be similarly implemented in the case of a single central control device.

発明の効果 本発明は上記のように構成されているので、従来困姉:
であった緊急制御回路の試験を装置に装着したま1で可
能とする効果がある。緊急制御回路の試験に当って、中
央制御装置等に与える影響は極めて少く中央制御装置が
2重化されているシステムにおいては、何れの中央制御
装置からも試験を行なうことが可能であシ、試験中他方
の中央制御装置に殆んど影響を与えない。
Effects of the Invention Since the present invention is configured as described above, it has the following advantages:
This has the effect of making it possible to test the emergency control circuit while it is attached to the device. When testing emergency control circuits, the impact on the central control unit, etc. is extremely small, and in systems with dual central control units, tests can be performed from either central control unit. There is little effect on the other central control unit during the test.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例の構成を示すブロック図である。 CCo、CCr・・・中央制御装置、EMA・・・緊急
制御回路、FF+・・・緊急動作禁止フリップフロップ
、FF2・・・起動受付フリップフロッグ、REG・・
・レジスタ、Gl〜Gn・・・ゲート。 將許出願人 富士通株式会社
The figure is a block diagram showing the configuration of an embodiment of the present invention. CCo, CCr...Central control unit, EMA...Emergency control circuit, FF+...Emergency operation prohibition flip-flop, FF2...Start acceptance flip-flop, REG...
-Register, Gl~Gn...gate. License applicant Fujitsu Limited

Claims (1)

【特許請求の範囲】[Claims] 緊急制御回路の制御信号の送出路に設けたゲート、該ゲ
ートを非導通に制御する緊急動作禁止回路および緊急制
御回路から送出される上記制御信号をラッチするレジス
タを具備し、上記緊急動作禁止回路を動作させて上記ゲ
ートを非導通として緊急制御回路の制御信号の外部への
送出を阻止した状態で緊急制御回路を起動して上記制御
信号を上記レジスタに転送して、これにラッチし、その
後該レジスタにラッチされたデータと予め用意された正
しいデータとを比較することを特徴とする緊急制御回路
の試験方式。
The emergency operation prohibition circuit comprises a gate provided in a control signal transmission path of the emergency control circuit, an emergency operation prohibition circuit that controls the gate to be non-conductive, and a register that latches the control signal sent from the emergency control circuit. is activated to make the gate non-conductive and prevent the emergency control circuit from transmitting the control signal to the outside, start the emergency control circuit, transfer the control signal to the register, latch it there, and then A test method for an emergency control circuit characterized by comparing data latched in the register with correct data prepared in advance.
JP14894983A 1983-08-15 1983-08-15 Test system of emergency control circiut Pending JPS6039964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14894983A JPS6039964A (en) 1983-08-15 1983-08-15 Test system of emergency control circiut

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14894983A JPS6039964A (en) 1983-08-15 1983-08-15 Test system of emergency control circiut

Publications (1)

Publication Number Publication Date
JPS6039964A true JPS6039964A (en) 1985-03-02

Family

ID=15464254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14894983A Pending JPS6039964A (en) 1983-08-15 1983-08-15 Test system of emergency control circiut

Country Status (1)

Country Link
JP (1) JPS6039964A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202006A (en) * 1983-04-30 1984-11-15 Nippon Kokan Kk <Nkk> Weld position shape measuring apparatus
JPS63230276A (en) * 1987-03-17 1988-09-26 インダストリアル・テクノロジ−・リサ−チ・インステイテユ−ト Method and device for tracing welding seam by artificial visual sense of welding robot

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202006A (en) * 1983-04-30 1984-11-15 Nippon Kokan Kk <Nkk> Weld position shape measuring apparatus
JPS63230276A (en) * 1987-03-17 1988-09-26 インダストリアル・テクノロジ−・リサ−チ・インステイテユ−ト Method and device for tracing welding seam by artificial visual sense of welding robot

Similar Documents

Publication Publication Date Title
US4517154A (en) Self-test subsystem for nuclear reactor protection system
US4965714A (en) Apparatus for providing configurable safe-state outputs in a failure mode
JPS5930288B2 (en) Clock signal monitoring method
JPS6039964A (en) Test system of emergency control circiut
JP2827713B2 (en) Redundant device
JP3127941B2 (en) Redundant device
JPH11143790A (en) Control signal inputting and outputting device
JPS6290068A (en) Auxiliary monitor system
JPS5829542B2 (en) System failure detection control method
JPH0454747A (en) Data transfer system
JPH04293133A (en) Fault monitoring system in loosely coupled multi-processor system
JP2508752B2 (en) Failure notification method
JPS6019532B2 (en) Error detection control method
JPS60105356A (en) Diagnostic system of stand-by device
JPS6362780B2 (en)
JPH10124329A (en) Interruption monitor device
JPH0662114A (en) Inter-processor diagnostic processing system
JP2944729B2 (en) Remote channel device
JPS6161427B2 (en)
JPS6116340A (en) Emergency operation device of processor system
JPS58109942A (en) Multiplex microcomputer control system by diagnostic mpu
JPH01209564A (en) Information processor
JPH0522408A (en) Exchange system maintenance system
JPH08161203A (en) Fault diagnostic system for ic for watchdog
JPH063919B2 (en) Load control system