JPH08161203A - Fault diagnostic system for ic for watchdog - Google Patents

Fault diagnostic system for ic for watchdog

Info

Publication number
JPH08161203A
JPH08161203A JP6306400A JP30640094A JPH08161203A JP H08161203 A JPH08161203 A JP H08161203A JP 6306400 A JP6306400 A JP 6306400A JP 30640094 A JP30640094 A JP 30640094A JP H08161203 A JPH08161203 A JP H08161203A
Authority
JP
Japan
Prior art keywords
watchdog
mpu
circuit
diagnosis system
failure diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6306400A
Other languages
Japanese (ja)
Inventor
Hiroto Horie
洋人 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Rubber Industries Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Rubber Industries Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Rubber Industries Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Rubber Industries Ltd
Priority to JP6306400A priority Critical patent/JPH08161203A/en
Publication of JPH08161203A publication Critical patent/JPH08161203A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE: To provide the fault diagnostic system of an IC for a watchdog for improving the reliability of a circuit, saving a base area and reducing a cost by mutually monitoring faults on the other side by at least one MPU and at least one IC for the watchdog. CONSTITUTION: The circuit is composed of at least one MPU and at least one IC for the watchdog and reset signals from the IC for the watchdog are inputted to the NMI terminal of the MPU. Also, after the MPU is reset, abnormality signals are outputted from the MPU to the IC for the watchdog and the MPU stops operations until input is performed from the IC for the watchdog to the NMI terminal of the MPU.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はECU(Electronic Con
trol Unit)の故障診断システムに関する。さらに詳しく
は、電子回路において、周辺回路を監視するMPU(Mi
cro Processing Unit)の故障を監視する、いわゆるウ
ォッチドッグ(Watchdog)用ICが正常に機能すること
を確認するための故障診断システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
trol unit) failure diagnosis system. More specifically, in electronic circuits, MPU (Mi
The present invention relates to a failure diagnosis system for monitoring a failure of a cro processing unit) and confirming that a so-called watchdog IC normally functions.

【0002】[0002]

【従来の技術】近年、エレクトロニクス技術の発達によ
りエレクトロニクス製品の品質はかなり向上している
が、電子回路においても故障は必ず起こるものであり、
故障が起きたばあいを想定して、電子回路が故障の存否
を自己診断するシステムが必要である。
2. Description of the Related Art In recent years, the quality of electronic products has improved considerably due to the development of electronic technology, but failure always occurs in electronic circuits.
There is a need for a system in which an electronic circuit self-diagnoses whether or not a failure has occurred, assuming that a failure has occurred.

【0003】そのために、周辺回路を監視するMPUが
設けられるが、とくにそのMPU自身の故障を検出する
方法について、従来より多数の方法がとられている。
For that purpose, an MPU for monitoring the peripheral circuits is provided, and in particular, many methods have conventionally been adopted as a method for detecting a failure of the MPU itself.

【0004】たとえば、図4は、その1つであって、2
個のMPUが相互に相手の故障を監視し合う回路の構成
および動作を示している。このばあい、2個のMPUを
使用するためにコストが高くなるので、監視機能だけを
有するICであるウォッチドッグ用IC(以下、ウォッ
チドッグICという)を用いて、周辺回路を監視するM
PU(以下、MPUという)の監視を行なうという、さ
らに簡便な方法がとられることが多い。
For example, FIG.
3 shows the configuration and operation of a circuit in which MPUs mutually monitor the failure of the other. In this case, since the cost is increased due to the use of two MPUs, an M for monitoring peripheral circuits is used by using a watchdog IC (hereinafter referred to as a watchdog IC) which is an IC having only a monitoring function.
A simpler method of monitoring the PU (hereinafter referred to as MPU) is often used.

【0005】[0005]

【発明が解決しようとする課題】かかるウォッチドッグ
ICを用いるMPUの監視方法においては、ウォッチド
ッグICは内部にプログラムがないので暴走することは
ないが、リセット信号を送る信号線の断線などの故障に
より、ウォッチドッグICとして機能しないことがあ
る。そのため、少なくともイグニッションONのとき
に、ウォッチドッグICが正常に機能することを確認す
る必要がある。
In the MPU monitoring method using such a watchdog IC, the watchdog IC does not run away because there is no program inside, but a failure such as a disconnection of the signal line for transmitting the reset signal. Therefore, it may not function as a watchdog IC. Therefore, it is necessary to confirm that the watchdog IC functions normally at least when the ignition is on.

【0006】しかしながら、図5に示すように、イグニ
ッションONのときに故意にMPUから異常信号をウォ
ッチドッグICに出力し、当該異常信号を受けたウォッ
チドッグICから発せられるリセット信号の入力をMP
Uが待機するように回路を構成すると、ウォッチドッグ
ICが正常に機能しているばあいは、MPUは当然のこ
とながらリセットされ、再びイグニッションONのとき
の状態に戻る。その結果として、MPUはリセットを繰
り返すので、ウォッチドッグICの機能が正常であるこ
との確認を行えないという問題がある。
However, as shown in FIG. 5, when the ignition is turned on, an abnormal signal is intentionally output from the MPU to the watchdog IC, and the reset signal input from the watchdog IC receiving the abnormal signal is input to the MP.
When the circuit is configured so that U stands by, when the watchdog IC is functioning normally, the MPU is naturally reset and returns to the state when the ignition is turned on again. As a result, since the MPU is repeatedly reset, there is a problem that it cannot be confirmed that the function of the watchdog IC is normal.

【0007】そこで、本発明は、叙上の事情に鑑み、か
かる問題点を解消するためになされたものであって、少
なくとも1個のMPUと少なくとも1個のウォッチドッ
グICとからなる回路において、ウォッチドッグICが
正常に機能することを確認することができるウォッチド
ッグICの故障診断システムを提供することを目的とす
る。
In view of the above circumstances, the present invention has been made to solve the above problems, and in a circuit including at least one MPU and at least one watchdog IC, It is an object of the present invention to provide a failure diagnosis system for a watchdog IC, which can confirm that the watchdog IC functions normally.

【0008】[0008]

【課題を解決するための手段】本発明の故障診断システ
ムは、少なくとも1個のMPUと少なくとも1個のウォ
ッチドッグICとからなる回路であって、前記ウォッチ
ドッグICからのリセット信号を、従来の前記MPUの
リセット端子ではなく、前記MPUのNMI端子に入力
することを特徴としている。
A failure diagnosis system of the present invention is a circuit composed of at least one MPU and at least one watchdog IC, and a reset signal from the watchdog IC is provided as a conventional circuit. It is characterized in that the input is made not to the reset terminal of the MPU but to the NMI terminal of the MPU.

【0009】また、本発明の故障診断システムは、前記
MPUをリセットしたのちに、当該MPUから前記ウォ
ッチドッグICに異常信号を出力し、当該ウォッチドッ
グICから当該MPUのNMI(Non Maskable Interru
pt)端子に入力があるまで当該MPUが動作を停止する
ことを特徴としている。
Further, in the failure diagnosis system of the present invention, after resetting the MPU, the MPU outputs an abnormal signal to the watchdog IC, and the watchdog IC causes the NMI (Non Maskable Interru) of the MPU.
The feature is that the MPU stops operating until there is an input at the (pt) terminal.

【0010】さらに、本発明の故障診断システムは、警
告ランプにより前記ウォッチドッグICの故障を警告す
ることを特徴としている。
Further, the failure diagnosis system of the present invention is characterized in that a warning lamp warns of the failure of the watchdog IC.

【0011】[0011]

【作用】本発明の故障診断システムによれば、少なくと
も1個のMPUと少なくとも1個のウォッチドッグIC
とからなる回路において、相互に相手の故障を監視し合
うことができる。
According to the failure diagnosis system of the present invention, at least one MPU and at least one watchdog IC.
In the circuit consisting of, the mutual failures can be monitored mutually.

【0012】[0012]

【実施例】つぎに、本発明の故障診断システムの構成お
よび当該故障診断システムの動作について、添付図面を
参照しつつ詳しく説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the configuration of the failure diagnosis system of the present invention and the operation of the failure diagnosis system will be described in detail with reference to the accompanying drawings.

【0013】図1は本発明の故障診断システムの一実施
例である回路の構成および動作を示す説明図、図2は本
発明の故障診断システムの一実施例におけるMPUの動
作のフローチャートを示す図、図3は本発明の故障診断
システムおよび警告ランプからなる回路の一実施例にお
けるMPUの動作のフローチャートを示す図である。
FIG. 1 is an explanatory diagram showing the configuration and operation of a circuit which is an embodiment of the failure diagnosis system of the present invention, and FIG. 2 is a diagram showing a flowchart of the operation of the MPU in the embodiment of the failure diagnosis system of the present invention. FIG. 3 is a diagram showing a flowchart of the operation of the MPU in one embodiment of the circuit including the failure diagnosis system and the warning lamp of the present invention.

【0014】図1および図2に基づき、本発明の故障診
断システムの一実施例である回路の構成および動作を説
明する。当該回路は、図1に示すように、1個のMPU
と1個のウォッチドッグICとからなり、MPUは、ウ
ォッチドッグICに対して異常信号または正常信号を出
力し、ウォッチドッグICからはNMI端子にリセット
信号であるNMI信号の入力を受け、さらに当該回路に
含まれないパワーオンリセット(Power on Reset)IC
からはRESET端子にリセット信号を受けるように構
成されている。当該MPUは、図2のフローチャートに
示すように、つぎの一連の動作を実行することにより、
ウォッチドッグICが正常に機能していることを確認す
る。
The configuration and operation of a circuit which is an embodiment of the fault diagnosis system of the present invention will be described with reference to FIGS. 1 and 2. The circuit is, as shown in FIG. 1, one MPU.
And a single watchdog IC, the MPU outputs an abnormal signal or a normal signal to the watchdog IC, receives an NMI signal as a reset signal from the watchdog IC, and further Power on reset IC not included in the circuit
Is configured to receive a reset signal at the RESET terminal. The MPU executes the following series of operations as shown in the flowchart of FIG.
Confirm that the watchdog IC is functioning normally.

【0015】(1)当該回路に含まれないパワーオンリ
セットICから、最初にリセット信号の入力を受け、イ
ニシャル設定を行なう。
(1) A reset signal is first received from a power-on reset IC not included in the circuit, and initial setting is performed.

【0016】(2)ウォッチドッグICに異常信号を出
力するとともに動作を停止し、ウォッチドッグICが正
常か否かを確認するために待機する。
(2) An abnormal signal is output to the watchdog IC, the operation is stopped, and the process waits to confirm whether the watchdog IC is normal.

【0017】(3)ウォッチドッグICが前記異常信号
を検出したことを示す、ウォッチドッグICからのNM
I信号を受け、ウォッチドッグICが正常に機能してい
ることを確認する。
(3) NM from the watchdog IC, which indicates that the watchdog IC has detected the abnormal signal
It receives the I signal and confirms that the watchdog IC is functioning normally.

【0018】(4)ウォッチドッグICが再度NMI信
号を出力しないように、ウォッチドッグICに正常信号
を出力する。
(4) A normal signal is output to the watchdog IC so that the watchdog IC does not output the NMI signal again.

【0019】つぎに、前記回路を用い、さらに警告ラン
プと組み合わせたECUにより、ウォッチドッグICが
正常に機能しているか否かを利用者に警告する故障診断
システムの一実施例について説明する。図3は、当該E
CUにおけるMPUの動作のフローチャートを示してお
り、MPUはつぎの手順にしたがって動作を実行する。
Next, an embodiment of a failure diagnosis system for warning the user whether or not the watchdog IC is functioning normally by the ECU using the above circuit and further combined with a warning lamp will be described. FIG. 3 shows the E
The flowchart of the operation | movement of MPU in CU is shown, and MPU performs operation | movement according to the following procedures.

【0020】(1)最初に、当該回路に含まれないパワ
ーオンリセットICからリセット信号の入力を受け、そ
ののちに、スタートプログラムの先頭番地から動作を開
始する。
(1) First, a reset signal is input from a power-on reset IC not included in the circuit, and then the operation is started from the start address of the start program.

【0021】(2)イニシャル設定ののちに、ウォッチ
ドッグICに異常信号を出力する。
(2) After the initial setting, an abnormal signal is output to the watchdog IC.

【0022】(3)警告ランプを点灯したのちに、無限
ループに入り、動作を停止する。
(3) After the warning lamp is turned on, an infinite loop is entered to stop the operation.

【0023】ここで、ウォッチドッグICの機能が正常
なら、ウォッチドッグICはNMI信号をMPUに出力
する。
If the function of the watchdog IC is normal, the watchdog IC outputs the NMI signal to the MPU.

【0024】(4)NMI信号の入力を受けると、NM
Iプログラムを起動し、その時点において警告ランプが
点灯しているか否かにかかわらず、必ず警告ランプを点
灯させる。
(4) When receiving an NMI signal input, NM
The I program is started and the warning lamp is always turned on regardless of whether or not the warning lamp is turned on at that time.

【0025】(5)ウォッチドッグICに正常信号を出
力して、ウォッチドッグICからの再度のNMI信号の
出力を停止させる。
(5) A normal signal is output to the watchdog IC to stop the output of the NMI signal again from the watchdog IC.

【0026】(6)一定時間経過後に、適宜のタイマー
によって警告ランプを消灯させるとともに、本来の機能
であるメインプログラムの処理を開始する。
(6) After a certain period of time, the warning lamp is turned off by an appropriate timer, and the main program processing, which is the original function, is started.

【0027】このばあい、ウォッチドッグICが正常に
機能していないならば、ウォッチドッグICはNMI信
号をMPUに出力しないので、前記(4)の動作は実行
されない。すなわち、MPUは、NMI信号の入力を受
けないのでNMIプログラムを実行せず、警告ランプを
点灯したまま無限ループを実行し続ける。その結果、利
用者は故障を認識することができる。
In this case, if the watchdog IC is not functioning normally, the watchdog IC does not output the NMI signal to the MPU, so the operation (4) is not executed. That is, since the MPU does not receive the input of the NMI signal, it does not execute the NMI program and continues to execute the infinite loop with the warning lamp lit. As a result, the user can recognize the failure.

【0028】また、NMIプログラムの実行において異
常が発生したばあい(MPUへの供給電圧が変動した
り、MPUへのパワーオンリセットが入らなかったり、
MPUへの動作クロックが停止したりするなどの原因に
より、プログラムが暴走するような状態や、電源瞬断に
より、プログラムの動作が停止し、初めからやり直すよ
うな状態が考えられる)も、ウォッチドッグICからの
NMI信号の入力を受けて、MPUは一定時間警告ラン
プを必ず点灯させるので、利用者は故障を認識すること
ができる。
When an abnormality occurs in the execution of the NMI program (the supply voltage to the MPU fluctuates, the power-on reset to the MPU does not enter,
It is possible that the program may run out of control due to the operating clock being stopped to the MPU, or the program may stop due to a momentary power failure and restart from the beginning). Upon receiving the input of the NMI signal from the IC, the MPU always turns on the warning lamp for a certain period of time, so that the user can recognize the failure.

【0029】[0029]

【発明の効果】本発明の故障診断システムによれば、少
なくとも1個のMPUと少なくとも1個のウォッチドッ
グICとからなる回路において、相互に相手の故障を監
視することができるので、回路の信頼性が高く、しかも
MPUの監視機能だけを有するウォッチドッグICが利
用できるので、従来のものより基盤面積を節約し、コス
トを削減することができる。
According to the failure diagnosis system of the present invention, in a circuit composed of at least one MPU and at least one watchdog IC, it is possible to mutually monitor the failure of the other party, so that the reliability of the circuit is improved. Since a watchdog IC having high performance and having only the monitoring function of the MPU can be used, the board area can be saved and the cost can be reduced as compared with the conventional one.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の故障診断システムの一実施例である回
路の構成および動作を示す説明図である。
FIG. 1 is an explanatory diagram showing a configuration and an operation of a circuit which is an embodiment of a failure diagnosis system of the present invention.

【図2】本発明の故障診断システムの一実施例における
MPUの動作のフローチャートを示す図である。
FIG. 2 is a diagram showing a flowchart of the operation of the MPU in the embodiment of the failure diagnosis system of the present invention.

【図3】本発明の故障診断システムおよび警告ランプか
らなる回路の一実施例におけるMPUの動作のフローチ
ャートを示す図である。
FIG. 3 is a diagram showing a flowchart of the operation of the MPU in one embodiment of the circuit including the failure diagnosis system and the warning lamp of the present invention.

【図4】2個のMPUが相互に監視し合う、従来の回路
の構成および動作を示す説明図である。
FIG. 4 is an explanatory diagram showing a configuration and an operation of a conventional circuit in which two MPUs monitor each other.

【図5】1個のMPUと1個のウォッチドッグICから
なる回路におけるウォッチドッグICの正常を確認でき
ない動作を示す説明図である。
FIG. 5 is an explanatory diagram showing an operation in which normality of a watchdog IC cannot be confirmed in a circuit including one MPU and one watchdog IC.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1個のMPUと少なくとも1
個のウォッチドッグ用ICとからなる回路であって、前
記ウォッチドッグ用ICからのリセット信号を前記MP
UのNMI端子に入力することを特徴とするウォッチド
ッグ用ICの故障診断システム。
1. At least one MPU and at least one
And a reset signal from the watchdog IC.
A failure diagnosis system for a watchdog IC, which is characterized in that an input is made to a U NMI terminal.
【請求項2】 前記MPUをリセットしたのちに、当該
MPUから前記ウォッチドッグ用ICに異常信号を出力
し、当該ウォッチドッグ用ICから当該MPUのNMI
端子に入力があるまで当該MPUが動作を停止する請求
項1記載のウォッチドッグ用ICの故障診断システム。
2. After resetting the MPU, the MPU outputs an abnormal signal to the watchdog IC, and the watchdog IC outputs the NMI of the MPU.
The watchdog IC failure diagnosis system according to claim 1, wherein the MPU stops operating until an input is applied to the terminal.
【請求項3】 警告ランプにより異常を警告する請求項
1または2記載のウォッチドッグ用ICの故障診断シス
テム。
3. A failure diagnosis system for a watchdog IC according to claim 1, wherein a warning lamp warns of the abnormality.
JP6306400A 1994-12-09 1994-12-09 Fault diagnostic system for ic for watchdog Pending JPH08161203A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6306400A JPH08161203A (en) 1994-12-09 1994-12-09 Fault diagnostic system for ic for watchdog

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6306400A JPH08161203A (en) 1994-12-09 1994-12-09 Fault diagnostic system for ic for watchdog

Publications (1)

Publication Number Publication Date
JPH08161203A true JPH08161203A (en) 1996-06-21

Family

ID=17956564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6306400A Pending JPH08161203A (en) 1994-12-09 1994-12-09 Fault diagnostic system for ic for watchdog

Country Status (1)

Country Link
JP (1) JPH08161203A (en)

Similar Documents

Publication Publication Date Title
US6076172A (en) Monitoting system for electronic control unit
JP2012068907A (en) Bus connection circuit and bus connection method
JPH08161203A (en) Fault diagnostic system for ic for watchdog
JPH10105422A (en) Control circuit of protecting device
JP2505299B2 (en) No-response judgment method for multiplexing system
JP2998804B2 (en) Multi-microprocessor system
JPS60247750A (en) Control system for initial system constitution
JP4126849B2 (en) Multi-CPU system monitoring method
JPH08202589A (en) Information processor and fault diagnostic method
JP2508305B2 (en) Initial value determination device
JP2954040B2 (en) Interrupt monitoring device
JP3369087B2 (en) Traffic signal controller
JPS60134942A (en) Backup system for abnormal state
JPS60126742A (en) Start supervisory system of information processing unit
KR0125945B1 (en) Method of operating monitoring for processor
JP3110177B2 (en) Dual computer system
JPH07160521A (en) Information processor with anti-fault function
JP2610670B2 (en) Testing equipment
JPH06332735A (en) Abnormality detecting circuit for microcomputer system
JPH1027041A (en) Controller with resetting function
JPH07230392A (en) Self-diagnostic system for processor
JPS6039964A (en) Test system of emergency control circiut
JPH0519897A (en) Resetting control circuit of information processor
JPH06168151A (en) Duplex computer system
JPS61134846A (en) Electronic computer system