JPS6039569A - Frequency discrimination circuit - Google Patents

Frequency discrimination circuit

Info

Publication number
JPS6039569A
JPS6039569A JP14743783A JP14743783A JPS6039569A JP S6039569 A JPS6039569 A JP S6039569A JP 14743783 A JP14743783 A JP 14743783A JP 14743783 A JP14743783 A JP 14743783A JP S6039569 A JPS6039569 A JP S6039569A
Authority
JP
Japan
Prior art keywords
zero
frequency
circuit
sampling
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14743783A
Other languages
Japanese (ja)
Other versions
JPS638429B2 (en
Inventor
Hirohisa Karibe
雁部 洋久
Fujio Inagami
稲上 富士夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14743783A priority Critical patent/JPS6039569A/en
Publication of JPS6039569A publication Critical patent/JPS6039569A/en
Publication of JPS638429B2 publication Critical patent/JPS638429B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

PURPOSE:To discriminate exactly a near-by frequency by a low sampling frequency and a short detection time by increasing or decreasing a value of a protective counter by a count value of the number of times of zero-crossing in accordance with a prescribed rule. CONSTITUTION:An input signal is sampled by a constant period in a sampling circuit 1, and a polarity deciding result by a polarity deciding circuit 2 is stored in a storing circuit 3. A zero-crossing deciding circuit 4 compares the previous deciding result with the present deciding circuit, and when there is a variation in the polarity, an output is generated in a counting circuit 5, a prescribed sampling number is made one block and the number of times of zero-crossing is counted. Subsequently, a protective counter 6 increases or decreases a prescribed value in accordance with the number of times of detection of zero-crossing, a signal of a corresponding frequency is detected by a fact that a count value of the protective counter 6 has reached a prescribed value, and also, it is detected that the signal of the corresponding frequency has annihilated, by a fact that the count value has decreased to the prescribed value.

Description

【発明の詳細な説明】 発明の技術分野 本発明は入力信号の周波数を検出する周波数検出回路に
係り、特にゼロクロス回数判定のみを用いて比較的少な
いサンプル数により確実に近接した周波数を識別できる
周波数識別回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a frequency detection circuit that detects the frequency of an input signal, and in particular to a frequency detection circuit that detects the frequency of an input signal, and in particular, a frequency detection circuit that can reliably identify adjacent frequencies with a relatively small number of samples using only zero-cross frequency determination. This relates to an identification circuit.

従来技術と問題点 従来、周波数検出回路としては、検出すべき周波数に比
べて充分速くサンプリングを行い、さらに信号振幅情報
も利用して検出を行うものと、ゼロクロスの回数が検出
すべき周波数範囲に入るように、ゼロクロス回数を充分
多く検出するものとがある。しかしながら前者の回路で
は、高速サンプリングや複雑な信号処理が必要になると
いう欠点があり、また後者の回路では、検出に要する時
間が長くなるだけでなく、エラーや雑音等に対する保護
機能が少なく、かつ検出する二つ以上の周波数が接近し
ている場合にはそれらを区別するためには一層サンプリ
ング数を多くしなければならないという欠点がある。
Conventional technology and problems Conventionally, frequency detection circuits have been designed to perform sampling at a sufficiently high speed compared to the frequency to be detected and also use signal amplitude information for detection. There is one that detects a sufficiently large number of zero crossings so that However, the former circuit has the disadvantage of requiring high-speed sampling and complex signal processing, while the latter circuit not only requires a long detection time, but also has few protection functions against errors and noise, and The disadvantage is that when two or more frequencies to be detected are close to each other, the number of samples must be increased in order to distinguish them.

発明の目的 本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は比較的簡津なアルゴリズム
で、かつ低いサンプリング周波数と短い検出時間で、予
め期待されている単一周波数の信号が入力されているか
否かの検出を行うことができる周波数識別回路を提供す
ることにある。
Purpose of the Invention The present invention aims to solve the problems of the prior art, and its purpose is to use a relatively simple algorithm, a low sampling frequency, and a short detection time, which are expected in advance. An object of the present invention is to provide a frequency identification circuit capable of detecting whether or not a signal of a single frequency is input.

発明の構成 本発明の周波数識別回路は、入力信号のゼロクロス数を
カウントすれば周波数を検出できることを利用し、ゼロ
クロス検出処理に保護カウンタを設けてゼロクロス回数
のカウント値により保護カウンタの値を一定の法則によ
り増減させることによって、容易にかつより確実に高速
な周波数検出ができるようにしたものである。
Structure of the Invention The frequency identification circuit of the present invention makes use of the fact that the frequency can be detected by counting the number of zero crossings of an input signal.A protection counter is provided in the zero crossing detection process, and the value of the protection counter is set to a constant value based on the count value of the number of zero crossings. By increasing and decreasing the frequency according to a law, it is possible to easily and reliably perform high-speed frequency detection.

発明の実施例 第1図は本発明の周波数識別回路の一実施例の構成を示
している。同図において、1は信号サンプリング回路、
2は極性判定回路、3は判定結果記憶回路、4はゼロク
ロス判定回路、5はゼロクロス回数カウント回路、6は
保護カウンタである。
Embodiment of the Invention FIG. 1 shows the structure of an embodiment of the frequency identification circuit of the invention. In the figure, 1 is a signal sampling circuit;
2 is a polarity determination circuit, 3 is a determination result storage circuit, 4 is a zero-cross determination circuit, 5 is a zero-cross count circuit, and 6 is a protection counter.

第1図において、入力信号は信号サンプリング回路1に
おいて、一定の周期でサンプリングされる。通常は検出
すべき周波数の2倍以上の速度でサンプリングを行う。
In FIG. 1, an input signal is sampled at a constant cycle in a signal sampling circuit 1. Normally, sampling is performed at a rate that is twice or more than the frequency to be detected.

サンプリングされた信号は極性判定回路2において極性
の判定を行われ、判定結果は判定結果記憶回路3におい
て記憶される。
The polarity of the sampled signal is determined in the polarity determination circuit 2, and the determination result is stored in the determination result storage circuit 3.

ゼロクロス判定回路4は判定結果記憶回路3に記憶され
ている前回の判定結果と、極性判定回路2における今回
の判定結果とを比較し、極性に変化があればそのサンプ
リング間にゼロクロスがあったものとして、ゼロクロス
回数カウンI−回路5に対して出力を発生する。ゼロク
ロス回数カウント回路5では、一定のサンプリング数を
1ブロツクとして、そのブロック間のゼロクロスの回数
をカウントする。保護カウンタ6は複数ブロックの期間
に亙り、ゼロクロス回数の値からある値の増減を行い、
カウント値がある値に達したならば、その周波数の入力
が検出されたものとし、ある値まで減少したならばその
入力が検出されなかったものとする。
The zero cross determination circuit 4 compares the previous determination result stored in the determination result storage circuit 3 with the current determination result in the polarity determination circuit 2, and if there is a change in polarity, it indicates that there was a zero cross between the samplings. As a result, an output is generated for the zero crossing number counter I-circuit 5. The zero-crossing count circuit 5 counts the number of zero-crossings between blocks, with a fixed number of samplings as one block. The protection counter 6 increases or decreases a certain value from the value of the number of zero crossings over a period of multiple blocks,
When the count value reaches a certain value, it is assumed that the input of that frequency has been detected, and when the count value has decreased to a certain value, it is assumed that the input has not been detected.

この場合従来と同様に単純にゼロクロスの回数をカウン
トするのであれば、保護カウンタ6は不要である。すな
わちいま入力周波数(検出すべき周波数)をf、サンプ
リング周波数をfs、1ブロツクのサンプリング回数を
n、検出されたゼロクロス回数をkとすると、入力周波
数fのとき1サンプリング区間内のゼロクロス回数かに
回である確率P (f、k)は、 k/2n−rs <f< (k+1)/2n−fsのと
きP (f、k−1) =に+1−2nf/fsP (
f、’k) =2nf/fs −にとなる。
In this case, if the number of zero crossings is simply counted as in the conventional case, the protection counter 6 is not necessary. In other words, if the input frequency (frequency to be detected) is f, the sampling frequency is fs, the number of samplings in one block is n, and the number of detected zero crosses is k, then when the input frequency is f, the number of zero crosses in one sampling period is The probability that P (f, k) is P (f, k) = +1-2nf/fsP (
f, 'k) = 2nf/fs -.

第2図は(11式で示された入力周波数に対するゼロク
ロス回数の頻度確率を図示したものである。
FIG. 2 illustrates the frequency probability of the number of zero crossings with respect to the input frequency shown by Equation 11.

第2図において同じ入力周波数であっても、ゼロクロス
の回数が一定でないのは、ブロックの先頭におけるサン
プリングポイントと、入力信号との位相が任意なためで
ある。
The reason why the number of zero crossings in FIG. 2 is not constant even when the input frequency is the same is because the phase between the sampling point at the beginning of the block and the input signal is arbitrary.

この事実から前述の従来方式で検出が確実に行われるた
めには、入力周波数とサンプリング周波数の比が整数関
係であること、すなわち(1)式において2nf/fs
が整数であることが必要である。
From this fact, in order for the conventional method described above to perform detection reliably, the ratio of the input frequency to the sampling frequency must have an integer relationship, that is, 2nf/fs in equation (1).
must be an integer.

しかしながら現実にはサンプリング周波数と入力周波数
とは厳密には非同期であることが多く・上記の条件は厳
密には満足されない。また極めて接近した2つの周波数
を明確に区別して検出するためには、第2図において、
検出すべき周波数が少なくとも(k 1 ) /2n−
f sから(k+1)/2n−fsまで離れている必要
があるのでΔf= (k+1) /2n−fs −(k
−1) /2n−fs=l/n−fs を充分少なくするためには、サンプリング回数nを太き
(しなければならない。 (サンプリング周波数fsは
入力周波数fとの関係であまり小さくすることはできな
い。) さらには、つねに正しいカウント値を得ないと検出され
ないことになり、雑音等によってゼロクロス回数に誤り
が生じると、周波数検出を行うことができないという問
題を生じる。
However, in reality, the sampling frequency and the input frequency are often strictly asynchronous, and the above conditions are not strictly satisfied. In addition, in order to clearly distinguish and detect two extremely close frequencies, in Figure 2,
The frequency to be detected is at least (k 1 )/2n−
Since it is necessary to be away from f s by (k+1)/2n-fs, Δf= (k+1)/2n-fs - (k
-1) In order to sufficiently reduce /2n-fs=l/n-fs, the number of samplings n must be increased. (The sampling frequency fs should not be made too small in relation to the input frequency f. Furthermore, if a correct count value is not always obtained, it will not be detected, and if an error occurs in the number of zero crossings due to noise etc., a problem arises in that frequency detection cannot be performed.

一方本発明のように保護カウンタを設けると、k/2n
−fsと(k+ 1) /2n・f sを隣接した検出
周波数として、例えば第3図のように定めておき、保護
カウンタがある値以上になったら対応する周波数を検出
したと判断し、ある値以下になったら対応する周波数が
検出されていないと判断することによって2つの周波数
を区別することができ、またあるブロックで雑音等によ
りゼロクロスカウント回数が誤っても、大きな誤り検出
にならない。
On the other hand, if a protection counter is provided as in the present invention, k/2n
-fs and (k+1)/2n・fs are determined as adjacent detection frequencies, for example, as shown in Figure 3, and when the protection counter exceeds a certain value, it is determined that the corresponding frequency has been detected. If the value falls below this value, it is determined that the corresponding frequency has not been detected, so that the two frequencies can be distinguished, and even if the number of zero-cross counts in a certain block is incorrect due to noise or the like, this will not result in a large error in detection.

本発明の方法では保護カウンタを設けているため、検出
−検出なしおよび検出なし一検出の判断に若干余分の時
間を必要とするが、判定の安定性を考慮すれば、従来方
式より確実な判定動作を行うことができる。
Since the method of the present invention is provided with a protection counter, it requires a little extra time to judge detection-no-detection and no-detection-detection, but considering the stability of the judgment, it is more reliable than the conventional method. can perform actions.

また2つの接近した周波数を区別する必要があるときは
、従来方式でもサンプリング数を増加しなければならな
いので、上記の時間の差は実際上それはと大きなものと
はならない。
Furthermore, when it is necessary to distinguish between two close frequencies, the number of samplings must be increased even in the conventional method, so the above-mentioned time difference is not very large in practice.

発明の詳細 な説明したように本発明の周波数識別回路によれば、入
力信号をサンプリングし、サンプリン−グされた入力信
号の各サンプリングポイン]・にお′ける極性を検出し
て隣接するサンプリングポイント間で極性の変化があっ
たことによって信号にゼロクロスが生じたことを判定し
、一定数のサンプリングポイントからなるサンプリング
ブロックにおけるゼロクロス回数をカウントし、保護カ
ウンタにおいて検出すべき周波数ごとにゼロクロス回数
カウント手段のカウント値に対して所定値を増減して、
保護カウンタのカウント値が一定値に達したことによっ
て対応する周波数の信号を検出するとともに、カウント
値が一定値まで減少したことによって対応する周波数の
信号が消滅したことを検出するようにしたので、ゼロク
ロス判定のみで周波数の検出を確実に行うことができ、
安定した周波数検出を行うことができるとともに、近接
した周波数の識別を確実に行うことができるので極めて
効果的である。
As described in detail, the frequency identification circuit of the present invention samples an input signal, detects the polarity at each sampling point of the sampled input signal, and detects the polarity at each sampling point of the sampled input signal. means for determining that a zero-crossing has occurred in the signal due to a change in polarity between the two, counting the number of zero-crossings in a sampling block consisting of a certain number of sampling points, and counting the number of zero-crossings for each frequency to be detected in the protection counter. Increase or decrease a predetermined value to the count value of
The signal of the corresponding frequency is detected when the count value of the protection counter reaches a certain value, and the disappearance of the signal of the corresponding frequency is detected when the count value decreases to a certain value. Frequency can be detected reliably only by zero-crossing judgment,
This method is extremely effective because stable frequency detection can be performed and adjacent frequencies can be reliably identified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の周波数識別回路の一実施例の−構成を
示す図、第2図は入力周波数とゼロクロス回数の頻度確
率との関係を示す図、第3図は保護カウンタにおける所
定数の増減を説明する図である。 1−信号サンプリング回路、2−極性判定回路、3・−
判定結果記憶回路、4−ゼロクロス判定回路、5−ゼロ
クロス回数カウント回路、6−保護カウンタ 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部 (外1名)第1図 第2図 確率 第3図 432
FIG. 1 is a diagram showing the configuration of an embodiment of the frequency identification circuit of the present invention, FIG. 2 is a diagram showing the relationship between the input frequency and the frequency probability of the number of zero crossings, and FIG. It is a figure explaining increase and decrease. 1-signal sampling circuit, 2-polarity determination circuit, 3.-
Judgment result storage circuit, 4-Zero cross judgment circuit, 5-Zero cross count circuit, 6-Protection counter Patent applicant Fujitsu Ltd. agent Patent attorney Gobe Tamamushi (1 other person) Figure 1 Figure 2 Probability Figure 3 Figure 432

Claims (1)

【特許請求の範囲】[Claims] 入力信号をサンプリングするサンプリング手段と、該サ
ンプリングされた入力信号の各サンプリングポイントに
おける極性を検出して隣接するサンプリングポイント間
で極性の変化があったことによって信号にゼロクロスが
生じたことを判定するゼロクロス検出手段と、一定数の
サンプリングポイントからなるサンプリングブロックに
おけるゼロクロス回数をカウントするゼロクロス回数カ
ウント手段と、検出すべき周波数ごとに前記ゼロクロス
回数カウント手段のカウント値に対して所定値を増減す
る保護カウンタとを設け、該保護カウンタのカウント値
が一定値に達したことによって対応する周波数の信号を
検出し、カウント値が一定値まで減少したことによって
対応する周波数の信号が消滅したことを検出することを
特徴とする周波数識別回路。
a sampling means for sampling an input signal; and a zero cross for detecting the polarity at each sampling point of the sampled input signal and determining that a zero crossing has occurred in the signal due to a change in polarity between adjacent sampling points. a detection means, a zero-crossing number counting means for counting the number of zero-crossings in a sampling block consisting of a fixed number of sampling points, and a protection counter that increases or subtracts a predetermined value from the count value of the zero-crossing number counting means for each frequency to be detected. A signal of the corresponding frequency is detected when the count value of the protection counter reaches a certain value, and a signal of the corresponding frequency is detected when the count value decreases to a certain value. Features a frequency identification circuit.
JP14743783A 1983-08-12 1983-08-12 Frequency discrimination circuit Granted JPS6039569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14743783A JPS6039569A (en) 1983-08-12 1983-08-12 Frequency discrimination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14743783A JPS6039569A (en) 1983-08-12 1983-08-12 Frequency discrimination circuit

Publications (2)

Publication Number Publication Date
JPS6039569A true JPS6039569A (en) 1985-03-01
JPS638429B2 JPS638429B2 (en) 1988-02-23

Family

ID=15430309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14743783A Granted JPS6039569A (en) 1983-08-12 1983-08-12 Frequency discrimination circuit

Country Status (1)

Country Link
JP (1) JPS6039569A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011265A1 (en) * 2004-07-23 2006-02-02 D & M Holdings, Inc. Audio signal output device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011265A1 (en) * 2004-07-23 2006-02-02 D & M Holdings, Inc. Audio signal output device
US8160887B2 (en) 2004-07-23 2012-04-17 D&M Holdings, Inc. Adaptive interpolation in upsampled audio signal based on frequency of polarity reversals

Also Published As

Publication number Publication date
JPS638429B2 (en) 1988-02-23

Similar Documents

Publication Publication Date Title
JPH04227335A (en) Method for binary-coded transmission and decoder
US20110169531A1 (en) Methods and Systems for Detection of Zero Crossings in a Signal
KR920704412A (en) Signal detectors and signal detection methods
US4112381A (en) Peak detector
JP3479055B2 (en) Jitter detection device and phase locked loop circuit using the same
US4206775A (en) Coin sorting machine
US5680076A (en) Phase-lock indicator circuit with phase-only detection
JPS6039569A (en) Frequency discrimination circuit
JPH01226093A (en) Coin discriminating device
GB2333916A (en) A phase detector
US5848265A (en) Circuit and method for measuring the difference frequency between two clocks
CA2258656A1 (en) A phase detector
JPS62183247A (en) Phase modulation signal demodulating system
JP2004521584A (en) Method and apparatus for recognizing time-varying data rates
JPH039267A (en) Measuring method for dc current
JPH0723754Y2 (en) Power factor detector
JPH07169176A (en) Speed detecting circuit
JPS63185136A (en) Sampling clock recovery circuit
JPS58182352A (en) Digital data reception circuit
JPS5844987B2 (en) Zero intersection detector
JPH04354220A (en) Start bit detection circuit
JPH0329218B2 (en)
JPH0143910B2 (en)
JPH0235947B2 (en) PIIKUKENSHUTSUSOCHI
JPS6333798A (en) Friction property detector