JPS6037069A - Information storage device - Google Patents
Information storage deviceInfo
- Publication number
- JPS6037069A JPS6037069A JP58145480A JP14548083A JPS6037069A JP S6037069 A JPS6037069 A JP S6037069A JP 58145480 A JP58145480 A JP 58145480A JP 14548083 A JP14548083 A JP 14548083A JP S6037069 A JPS6037069 A JP S6037069A
- Authority
- JP
- Japan
- Prior art keywords
- information
- verification
- card
- signal
- information storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 claims description 105
- 230000015654 memory Effects 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 abstract description 8
- 238000013500 data storage Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 21
- 238000012546 transfer Methods 0.000 description 12
- 230000014759 maintenance of location Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000010365 information processing Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、半導体記憶回路により構成された情報記憶部
を備えた情報記憶装置に関し、さらに具体的には、前記
記憶部内の記憶情報の秘密保守を考慮して成る情報記憶
装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information storage device equipped with an information storage section constituted by a semiconductor storage circuit, and more specifically, to an information storage device including an information storage section configured by a semiconductor storage circuit, and more specifically to an information storage device that takes into consideration the confidentiality of information stored in the storage section. It is related to storage devices.
従来、コンピュータ等の電子的な情報処理装置を利用し
た各種のシステムにおける情報データの記憶媒体として
は、磁気テープ、磁気カード、あるいはフロッピーディ
スク等のいわゆるシーケンシャル・アクセス・メモリー
が最も一般的に用いられている。しかし上記のような記
憶媒体は、その技術に通じた者であれば適当な読み取り
装置等を用いることにより、記憶内容を比較的簡単に読
み取ることができる等、その記憶情報の読み取りを完全
に防禦することが困!経であるために、秘密保守を要す
る情報の記憶媒体としては、a・ずしも適したものでは
ない。Conventionally, so-called sequential access memories such as magnetic tapes, magnetic cards, or floppy disks have been most commonly used as storage media for information data in various systems using electronic information processing devices such as computers. ing. However, the information stored on the storage media described above can be completely prevented from being read, as the stored contents can be read relatively easily by a person familiar with the technology using an appropriate reading device. It's hard to do! Because it is a public transportation system, a-zushi is also not suitable as a storage medium for information that requires secrecy.
一方、近年においては、例えばプラスチソクイフイ料よ
り成るカード体の中に半導体チップを埋設しておき、そ
の半導体記憶回路内に情報データを書込み記憶させてお
くように構成された、いわゆるIC内蔵記憶媒体による
情報記憶システムも、実用化され始めている。上記のよ
うな情報記憶システムにおいては、秘密保守のために予
め照合番号(暗証数字、パスワード等)を設定しておき
、その照合番号を知っている特定の人だけが、その照合
番号を外部より入力することにより、前記半導体記憶回
路内に記憶されている情報データをアクセスし、必要な
情報を引き出して利用するすることができるように制御
する手段を備えた、いわゆる秘密保守型の情報記憶シス
テムも提案されている。On the other hand, in recent years, so-called built-in ICs have been developed in which a semiconductor chip is embedded in a card body made of plastic material, and information data is written and stored in the semiconductor memory circuit. Information storage systems using storage media are also beginning to be put into practical use. In the information storage system described above, a verification number (PIN, password, etc.) is set in advance to maintain confidentiality, and only a specific person who knows the verification number can access the verification number from outside. A so-called secret maintenance type information storage system, which is equipped with a control means so that the information data stored in the semiconductor storage circuit can be accessed by inputting information, and necessary information can be extracted and used. has also been proposed.
しかし上記のような従来のIC内蔵記憶媒体による秘密
保守型の情報記憶システムは、一般にユーザーのオペレ
ーション段階では照合番号の変更は行わないという前提
でシステムが構成されているために、一旦鼎合番号を変
更する必要が生じたとき等には、そのための処理が非常
に困難であり不便である。また単に照合番号を変更可能
なようにシステムを構成しただけでは、第三者が予め照
合番号を変更してから、その変更された照合番号を用い
て記憶情報をアクセスして引き出してしまうという危険
が避けられなくなる。さらには、たとえ一般のユーザー
のオペレーション段階では、照合番号の変更は行なわな
いという前提で構成された情報記憶システムであっても
、ある程度その技術に通じた者が予め照合番号を変更し
てから、その変更された照合番号を用いて記1.a情報
をアクセスして引き出してしまうという危険が残されて
いるということは、好ましくないことは明らかである。However, in the conventional confidential information storage systems using IC built-in storage media as described above, the system is generally configured on the assumption that the verification number will not be changed during the operation stage of the user. When it becomes necessary to change the information, it is very difficult and inconvenient to do so. Furthermore, if the system is simply configured to allow the verification number to be changed, there is a risk that a third party may change the verification number in advance and then access and retrieve the stored information using the changed verification number. becomes unavoidable. Furthermore, even if the information storage system is configured on the premise that the reference number will not be changed during operation by general users, someone with some knowledge of the technology may change the reference number in advance. Write down 1 using the changed reference number. It is clear that it is not desirable that there remains a risk that the a information may be accessed and extracted.
本発明は、上記の従来の秘密保守型の1n報記(、Q装
置の欠点を解消するものであり、本発明の目的は、記憶
情報については第三者にアクセスされてしまう危険のな
い情報記憶装置を提供することにある。The present invention solves the drawbacks of the conventional secret-keeping type 1n report (and Q device) described above, and the purpose of the present invention is to provide storage information that is free from the risk of being accessed by a third party. The purpose is to provide a storage device.
以下、図に従って本発明の詳細な説明を行う。Hereinafter, the present invention will be explained in detail according to the drawings.
第1図および第2図は、それぞれ本発明の実施例による
情報記憶装置の概略構造図およびシステム・ブロック図
である。本例の情報記1g装置は、第1図(a)に斜視
図で示される親機6と、第1図(b)に平面図で示され
るIC内蔵カー1” I 9より構成されており、親機
6はドツトマトリクス液晶表示装置より成る表示部7と
入力用キーボード8とIC内蔵カード挿入部9を有して
いる。また■C内蔵カード(以下、単にカードと称する
)19は、1個乃至複数個のICチップを含む回路実装
部29と、データ信号入出力用端子28a、コントロー
ル信号入出力用端子28b、および2つの電源入力用端
子28Cより成る4個の接続用端子とを有している。な
お該4個の接続用端子はプラスチック材料で構成された
カード体より露出され、カード19が親機6の前記挿入
部9に挿入されたときには、後述の親機6側の対応する
接続用端子と互いに接続されるように構成されているも
のである。1 and 2 are a schematic structural diagram and a system block diagram, respectively, of an information storage device according to an embodiment of the present invention. The information storage device 1g of this example is composed of a base unit 6 shown in a perspective view in FIG. 1(a), and an IC built-in car 1''I9 shown in a plan view in FIG. 1(b). , the main device 6 has a display section 7 made of a dot matrix liquid crystal display device, an input keyboard 8, and an IC built-in card insertion section 9. It has a circuit mounting section 29 including one or more IC chips, and four connection terminals consisting of a data signal input/output terminal 28a, a control signal input/output terminal 28b, and two power input terminals 28C. Note that the four connection terminals are exposed from the card body made of plastic material, and when the card 19 is inserted into the insertion section 9 of the base unit 6, the response on the base unit 6 side described later is The device is configured to be connected to the connecting terminal of the device.
次に第2図は、本例の情報記憶装置のシステム構成の概
略を示すブロック線図であり、(a)は親機6側を、ま
た(b)はカード19側を示す。Next, FIG. 2 is a block diagram showing the outline of the system configuration of the information storage device of this example, in which (a) shows the base device 6 side, and (b) shows the card 19 side.
mtA’ 6 (ilJ ハ、m!ユニットやコントロ
ールユニット等より成るCPUIOと、データや外部よ
りロードされたプログラム等を記憶しておくためのRA
MIIと、モニタープログラムやルーティンプログラム
等を記憶しているROM12と、入出力制御用のI10
ボート13と、前記R A Mllの一部のアドレス領
域を占めるビデオRAM11a部に接続され、かつ前述
の表示部7のドライバ部等を含んでいる表示制御用のコ
ントローラ14(!:、該コントローラ14に接続され
た表示部7と、前記110ボー目3に接続された入力用
キーボード8と、前述の各ブロックに電源を供給するた
めの電源回路16等より構成されている。なお17はC
PUIOと各ブl」ツクとの間を接続しているハスライ
ンである。また前記゛I10ボート13には、データ信
号入出力用端子18aおよびコントロール信号入出力用
端子18bも接続されており、電源回路16には電源供
給用端子18cも接続されている。mtA' 6 (ilJ Ha, m! CPUIO consisting of unit, control unit, etc., and RA for storing data and programs loaded from outside.
MII, ROM12 that stores monitor programs, routine programs, etc., and I10 for input/output control.
A controller 14 (!:) for display control is connected to the board 13 and the video RAM 11a section occupying a part of the address area of the R A Mll, and includes a driver section of the display section 7 described above. It is composed of a display section 7 connected to the 110th board 3, an input keyboard 8 connected to the 110th board 3, and a power supply circuit 16 for supplying power to each of the aforementioned blocks.
This is a hash line connecting PUIO and each block. Further, a data signal input/output terminal 18a and a control signal input/output terminal 18b are also connected to the I10 port 13, and a power supply terminal 18c is also connected to the power supply circuit 16.
一方、カード19側は、いわゆるマイクロニ1ンピュー
タ形式の構成を有しており、演算ユニノ1やコントロー
ルユニット等より成るC PU 20と、プログラムを
記憶しているROM21と、照合滑り等の照合用のデー
タや情報データ等を記憶してお(ためのMNOS等のい
わゆる不揮発性半導体記1,a回路より成る情報記憶回
路22と、親機6との間の入出力制御用のI10ボート
23と、前記111i報記1府回路22に記憶書込みや
記憶消去のための駆動用電圧を印加するためのドライバ
24と、カード19側の各ブロックに電源を供給するた
めの電源回路26等より構成されている。またCPU2
0とROM21、情報記憶回路22、I10ポート23
との間にはパスライン27が設けられており、さらにI
10ボ〜ト23には前述のデータ信号入出力用端子28
aおよびコントロール信号入出力用端子28bが接続さ
れ、電源回路2Bには前述の電源入力用端子28Cが接
続されている。On the other hand, the card 19 side has a configuration in the form of a so-called microcomputer, including a CPU 20 consisting of an arithmetic unit 1, a control unit, etc., a ROM 21 that stores programs, and a ROM 21 for checking verification slips, etc. An information storage circuit 22 consisting of a so-called non-volatile semiconductor memory 1,a circuit such as MNOS for storing data and information data, etc., and an I10 port 23 for input/output control between the base unit 6 and It is composed of a driver 24 for applying a driving voltage for memory writing and memory erasing to the 111i report 1 circuit 22, a power supply circuit 26 for supplying power to each block on the card 19 side, etc. There is also CPU2
0, ROM21, information storage circuit 22, I10 port 23
A pass line 27 is provided between I and I.
The above-mentioned data signal input/output terminal 28 is connected to the 10-bot 23.
a and a control signal input/output terminal 28b are connected, and the aforementioned power input terminal 28C is connected to the power supply circuit 2B.
なお情報記憶回路22に新たな記憶書込みを行なったり
、あるいは記憶消去や記憶内容の変更を行なったりする
際には、パスライン27のうちのコントロールバスを介
してCPU20より送られてくるコントロール信号に応
じて、ドライバ24より書込み駆動用信号あるいは消去
駆動用信号が形成されるとともに、これらの信号が情報
記憶回路22内の指定アドレス(パスライン27のうち
のアドレスバスによって指定されているアドレス)に印
加されるように構成されている。ただし以下の説明にお
いて、情報記憶回路22の記憶の書込み、消去、変更等
に言及する場合には、その都度ドライバ24等の動作に
ついてまで説明することは省略する。Note that when writing new memory into the information storage circuit 22, erasing memory, or changing the memory contents, a control signal sent from the CPU 20 via the control bus of the pass line 27 is used. Accordingly, a write drive signal or an erase drive signal is generated by the driver 24, and these signals are sent to a specified address in the information storage circuit 22 (the address specified by the address bus of the pass line 27). is configured to be applied. However, in the following description, when writing, erasing, changing, etc. of the memory of the information storage circuit 22 is mentioned, the operation of the driver 24 and the like will not be explained each time.
なお第2図(a)、(b)においては、電源回路16.
26から他の各ブロックへの電源供給ラインは破線で示
されており、またパスライン17.27に関しては実際
にはデータバスとアドレスバスとコントロールバスとか
ら構成されているが、図の簡素化のために各バスの区別
多こついては図示は省略されている。Note that in FIGS. 2(a) and 2(b), the power supply circuit 16.
The power supply lines from 26 to each other block are shown by broken lines, and the path lines 17 and 27 actually consist of a data bus, an address bus, and a control bus, but the diagram is simplified. For this reason, illustration of the distinction between each bus is omitted.
またカード19が親機6の前記挿入部9に挿入されたと
きには、データ信号入出力用端子28aはデータ信号入
出力用端子18aと、コン]・ロール信号入出力用端子
28bはコントロール信号入出力用tj?H子18bと
、電源入力用端子28Cは電源供給用O::1子18c
と、それぞれ電気的に接続された状態となるように構成
されている。従って本例では、親機G側とカード19側
との相互間におけるコン1〜ロール信号やデータ信号の
転送は、両者のI/○ボー1・13.23を介し、さら
に上記のデータ信号入出力用端子18aと28aとの接
続部やコントロール信号入出力用端子18bと28bと
の接続部を経て行なわれる。なお上記の相互間における
信号の転送が行なわれる際には、データを送る側のI1
0ボートでは信号をパラレル/シリアル変換した後に送
り出し、またデータを受ける側のI10ボートでは、受
は取った信号のシリアル/パラレル変換を行なう。ただ
し以下において、親機6側とカード19側との相互間に
おける具体的な信号の転送についての説明を行なう際に
は、その都度どのような径路で信号の転送が行なわれる
かについての説明を行なうことは省略するものとする。When the card 19 is inserted into the insertion section 9 of the base unit 6, the data signal input/output terminal 28a is used as the data signal input/output terminal 18a, and the control/roll signal input/output terminal 28b is used as the control signal input/output terminal. For tj? H child 18b and power input terminal 28C are power supply O::1 child 18c
and are configured to be electrically connected to each other. Therefore, in this example, the control 1~roll signals and data signals are transferred between the base unit G side and the card 19 side via the I/○ board 1/13. This is done through the connection between the output terminals 18a and 28a and the connection between the control signal input/output terminals 18b and 28b. Note that when the above-mentioned mutual signal transfer is performed, I1 on the data sending side
The 0 port converts the signal from parallel to serial before sending it out, and the I10 port on the data receiving side converts the received signal from serial to parallel. However, in the following, when explaining the specific signal transfer between the base unit 6 side and the card 19 side, we will explain the route through which the signal is transferred in each case. The following shall be omitted.
また本例においてはカード19側は、電源供給用端子1
8Cおよび電源入力用端子28cを介して、親ta6側
から電源を供給されるように構成されてい、る。In addition, in this example, the card 19 side has a power supply terminal 1
It is configured such that power is supplied from the parent ta6 side via the terminal 8C and the power input terminal 28c.
次に第3図は、本例の情報記憶装置に関するメインルー
ティン・プログラムのフローチャート図であり、また第
4図および第5図は、それぞれ番号照合号ブルーティン
および新照合番号登録サブルーティンのフローチャート
図である。なお第3図、第4図、第5図において、いず
れも(a)は親機6側におけるR OM12に記憶され
ているプログラムのフローチャート図を示すものであり
、また(b)はカード19側におりるROM21に記憶
されているプログラムのフローチャート図を示すもので
ある。以下、図に従って本例の情報記1.1装置の動作
について説明する。Next, FIG. 3 is a flowchart of the main routine program regarding the information storage device of this example, and FIGS. 4 and 5 are flowcharts of the number verification code routine and new verification number registration subroutine, respectively. It is. In each of FIGS. 3, 4, and 5, (a) shows a flowchart of the program stored in the ROM 12 on the base unit 6 side, and (b) shows the flow chart on the card 19 side. 2 is a flowchart of a program stored in the ROM 21. Hereinafter, the operation of the information recorder 1.1 device of this example will be explained with reference to the drawings.
最初に第3図に従って、メインルーティンに関する説明
を行う。まずカード19を親機6の前記挿入部9に挿入
すると、親機G側は例えば緊急割り込み等の処理によっ
て、またカード19側は例えはりセント割り込み等の処
理によって、親機6例およびカード19側はともに第3
図のスタートの段階に制御される。ここで親機6側では
、キーボー1−8のうち、仕事の内容を選択するための
モー1′選択キーからの入力信号を待って(ステップa
−1)、それがメモリーアクセスモード選択信号である
場合(ステップa−2)には、いずれの仕事が開始され
るかを示すためのスタート信号として、メモリーアクセ
スモードスタート信号をカーF’ 1 !3側に転送し
くステップa−3)、さらに番号照合サブルーティン(
ステップa−4)へと進む。一方、カード19側でも親
機6からのスタート信号を待ち(ステップb−1)、ぞ
れがメモリーアクセスモードスタート信号である場合(
ステップb−2)には、番号照合サブルーティン(ステ
ップb−3)へと進む。なお上記のメモリーアクセスモ
ードは、カード19の情報記憶回路22内に記憶されて
いる情報データをアクセスしなければ行うことのできな
い処理に先立ち、そのアクセス自体の許可を得るために
必要な処理(具体的には番号照合の処理)を行うことを
示すモードである。ここでは上記の番号照合サブルーテ
ィンでの処理に関する詳しい説明については、後述する
ものとして省略するが、親機6側およびカード19側と
もに、番号照合サブルーティンで前記アクセスの許可状
態が得られた場合(ステップa−5)には、メモリーア
クセス許可状態での目的とする通常の仕事を行える状態
へと進み、また前記アクセスの許可状態が得られ無かっ
た場合には、最初のスタートの段階へと戻される(ステ
ップa−4およびステップb−4)ことになる。First, the main routine will be explained according to FIG. First, when the card 19 is inserted into the insertion section 9 of the base unit 6, the base unit G side uses the processing such as an emergency interrupt, and the card 19 side receives the card 19 from the base unit 6 and the card 19 through processing such as an emergency interrupt. both sides are 3rd
Controlled by the start stage in the figure. At this point, the main device 6 side waits for an input signal from the mode 1' selection key of keyboards 1-8 to select the job content (step a).
-1), if it is the memory access mode selection signal (step a-2), then the memory access mode start signal is used as the start signal to indicate which job is to be started. Step a-3) to transfer the number to the third party, and then the number verification subroutine (
Proceed to step a-4). On the other hand, the card 19 side also waits for a start signal from the base unit 6 (step b-1), and if each is a memory access mode start signal (
In step b-2), the process proceeds to a number matching subroutine (step b-3). Note that the above memory access mode performs the necessary processing (specifically This mode indicates that a number verification process is to be performed. A detailed explanation of the processing in the above number verification subroutine will be omitted here as it will be described later, but if the access permission state is obtained in the number verification subroutine on both the base unit 6 side and the card 19 side, (Step a-5) involves proceeding to a state in which the intended normal work can be performed in the memory access permission state, and if the access permission state is not obtained, returning to the initial start stage. (step a-4 and step b-4).
一方、前述のモード選択キーからの信号が、メモリーア
クセスモード選択信号ではなく、照合番号設定モード選
択信号である場合(ステップa−6)には、親機6は前
述のスタート信号として、照合番号設定モードスタート
信号をカード]、911tiに転送しくステップa−7
)、さらに新照合ff1− jJ r録すブルーティン
(ステップa−8)へと進む。On the other hand, if the signal from the mode selection key described above is not a memory access mode selection signal but a verification number setting mode selection signal (step a-6), the base unit 6 uses the verification number setting mode selection signal as the start signal. Step A-7: Transfer the setting mode start signal to the card] and 911ti.
), and then proceeds to a routine for recording a new verification (step a-8).
またカード19側でも、親機6からのスター1−信号が
照合番号設定モードスタート信号である場合(ステップ
b−5)には、新照合番号登録サブルーティン(ステッ
プb−6)へと進む。ここでも上記の新照合番号登録サ
ブルーティンの詳しい説明については、後述するものと
して省略するが、親機6側およびカード19例ともに新
照合番す登がシブルーティンからリターンすると、最初
のスタートの段階へと戻ることになる。Also, on the card 19 side, if the star 1- signal from the master device 6 is the verification number setting mode start signal (step b-5), the process proceeds to the new verification number registration subroutine (step b-6). Again, a detailed explanation of the above new verification number registration subroutine will be omitted as it will be described later, but when the new verification number registration returns from the system routine on both the base unit 6 side and card 19, the first start stage will return to.
なお本例においては前述のモード選択キーからの信号が
、メモリーアクセスモード選択信号と照合番号設定モー
ド選択信号とのいずれでもない場合には、すぐにスター
ト段階にもどるように構成されているが、これはカード
19が前記挿入部9に差し込まれた状態では、カード1
9に関係の無い他の仕事のためのモード選択信号が入力
されてきても、そのモードへの割り込みを禁止している
ことによる。In this example, if the signal from the mode selection key mentioned above is neither the memory access mode selection signal nor the verification number setting mode selection signal, the system is configured to immediately return to the start stage. This means that when the card 19 is inserted into the insertion section 9, the card 19
This is because even if a mode selection signal for another job unrelated to 9 is input, interruption to that mode is prohibited.
次に第4図に従って、番号照合サブルーティンに関する
説明を行うが、親機6側およびカード19側ともに、番
号照合サブルーティンに入ると第4、図におけるスター
トの段階となる。まずカード19側において、番号照合
の連続失敗回数を示すMの値が3以上かどうか(ステッ
プb−11)を調べ、3以上である場合にはカード19
側の待機状態信号として、メモリークリアー警告信号を
親機G側に転送しくステップb−12)、また3未満で
ある場合には待機状態信号として、ノーマル待機状態信
号を親t56側に転送(ステップb−13)シ、いずれ
にしてもその次は親機6側からの後述のR,Sの値のデ
ータ転送を待つ段階(ステップb−14)へと進む。な
お上記番号照合の連続失敗回数を示すMの値は、前述の
情報記憶回路22の所定のアルレス内に記憶書込みされ
ているもので、後述するように誤った照合番号をキー人
力して照合に失敗すると、その値はカウントアンプされ
る(ステップb−19)が、正しい照合番号がキー人力
されて照合に゛成功すれば、その時点で0にクリアー(
ステップb−19)される。Next, the number verification subroutine will be explained according to FIG. 4. When the number verification subroutine is entered on both the base unit 6 side and the card 19 side, the number verification subroutine enters the fourth stage, which is the start stage in the figure. First, on the card 19 side, it is checked whether the value of M indicating the number of consecutive failures in number verification is 3 or more (step b-11), and if it is 3 or more, the card 19
A memory clear warning signal is transferred to the main unit G side as a standby state signal on the side (step b-12), and if it is less than 3, a normal standby state signal is transferred to the main unit G side as a standby state signal (step b-12). b-13) In any case, the next step is to wait for data transfer of the values of R and S, which will be described later, from the base device 6 side (step b-14). Note that the value M indicating the number of consecutive failures in number verification is stored in a predetermined address in the information storage circuit 22 mentioned above, and as will be described later, it is not possible to perform verification by inputting an incorrect verification number manually. If it fails, the value is counted and amplified (step b-19), but if the correct verification number is entered manually and verification is successful, it is cleared to 0 at that point (
step b-19).
一方、親機6側ではカード19側がらのjテ典状態信号
を待って(ステップa−11)、それがメモリークリア
ー警告信号である場合(ステップa−12)には、表示
部7でこれ以上の番号照合に失敗すると情報記憶回路2
2内の情報データの記1意をクリアーする旨の警告を表
示(ステップa−13)L、また待機状態信号がノーマ
ル待機状態信号である場合にはそのままで、いずれにし
て゛も次の人力用キーボード8からの照合番号Xのイン
ゾノl、 −t−待つ段階(ステップa−14)へと進
む。ここで照【ン番号がインプットされると、次に乱数
Rを発止(ステップa−15)L、さらに関数S=f
(A、X。On the other hand, the main unit 6 side waits for the j-text status signal from the card 19 side (step a-11), and if it is a memory clear warning signal (step a-12), this signal is displayed on the display unit 7. If the above number verification fails, the information storage circuit 2
Displays a warning to clear the information data in 2 (step a-13)L, and if the standby state signal is a normal standby state signal, it remains as is, and in any case, the next manual keyboard is displayed. 8 with reference number X, -t- Proceeds to the waiting stage (step a-14). Here, when the reference number is input, a random number R is generated (step a-15) L, and then a function S=f
(A,X.
R)の演算を行って、Rと演算結果のSの値をカ−ド1
9側に転送(ステップa−16)L、、その後は次のカ
ード19側から判定信号が戻ってくるのを待つ段階(ス
テップa−17)へと進む。なお上記のAは、本例の情
報記憶装置を特定の企業や金融機関等に関連する一定の
グループ内で用いている場合に、そのグループに固有に
付される一種の団体番号であり、上記グループ外の者に
よるアクセスからの防禦を、より完全に行うために用い
られている早足数的なデータである。R) and put the values of R and the result of the calculation into card 1.
9 side (step a-16), and then the process advances to the step of waiting for the determination signal to return from the next card 19 side (step a-17). Note that A above is a type of group number uniquely assigned to a certain group related to a specific company or financial institution, etc. when the information storage device of this example is used within a certain group related to a specific company or financial institution, etc. This data is used to more completely protect against access by people outside the group.
一方、カード19側では、親機6側からのR,Sの値の
データ転送を待っている段階(ステップb−14)より
、実際にそれらのデータを受けると、関数S’=f (
A’、X′、R)の演算を行う(ステップb−15)こ
とになる。ここでA′およびX′は、それぞれ情報記憶
回路22の所定のアドレス内に予め記憶書込みされてい
る団体番号および照合番号である。所定のグループ内用
の親機に対して、それと同一のグループ内用のカードが
正しく対応していれば、両者の団体番号すなわちカード
19に記憶保持されているA′の値と親機6側に記憶保
持されている前記Aの値とは同一となる。On the other hand, on the card 19 side, from the stage of waiting for the data transfer of the values of R and S from the base unit 6 side (step b-14), when those data are actually received, the function S'=f (
A', X', R) are calculated (step b-15). Here, A' and X' are a group number and a reference number, respectively, which are stored and written in advance in a predetermined address of the information storage circuit 22. If the same intra-group card corresponds correctly to a predetermined intra-group parent device, both group numbers, that is, the value of A' stored in the card 19 and the parent device 6 side. This value is the same as the value of A stored in .
また親機6側よりキー人力された前述の照合番号Xが、
カード19に対して正しく対応したものであれば、両者
の照合番号すなわち上記Xの値とカード19側に予め記
憶書込みされている照合番号X゛の値とは同一となる。Also, the above-mentioned verification number X entered manually from the main unit 6 side is
If it corresponds correctly to the card 19, the value of both verification numbers, ie, the value of the above-mentioned X, and the value of the verification number
従ってm機6とカードI9との対応が正しくて、かつキ
ー人力された照合番号も正しいものであれば、親機6側
とカード抽測とで同一の関数fに同一のデータ値を変数
として代入して演算を行うことになるために、当然に親
t1!6側での関数fの演算値Sとカード19側での関
数fの演算値S′とは等しくなるはずである。すなわち
カード19側では、次の段階で上記両者の演算値SとS
′とが互いに等しいかどうかを調べて(ステップb−1
6)、もしも等しければ照合が正しく行なわれたものと
判定し、親機6側に1′す定信号としてメモリーアクセ
ス許可信号を転jX (ステ。Therefore, if the correspondence between the m device 6 and the card I9 is correct, and the verification number manually entered by the key is also correct, the same data value is substituted as a variable in the same function f on the base device 6 side and the card drawing. Therefore, the calculated value S of the function f on the parent t1!6 side should naturally be equal to the calculated value S' of the function f on the card 19 side. That is, on the card 19 side, in the next step, the above two calculated values S and S
′ are equal to each other (step b-1
6) If they are equal, it is determined that the comparison was performed correctly, and a memory access permission signal is transmitted to the base unit 6 as a 1' signal.
プb−17)L、さらに前述のMの値を0にクリアー(
ステップb−18)した後、メインルーティンにリター
ンする。また等しくない場合には照合が正しく行なわれ
なかったものと判定して、前述のMの値を1だけ増加(
ステップb−19)させた後に、Mの値が4以上かどう
かを瀾べる段階(ステップb−20)へと進む。ここで
Mの値が4以上であった場合には、情報記憶回路22内
の情報データの記憶をクリアー(ステップb−21)L
、さらに判定信号としてメモリークリアー実行信号を親
機6側に転送した後、Mの値をOにクリアー(ステップ
b−18)L、メインルーティンへとリターンする。ま
たMの値が4未満であった場合には、判定信号として照
合番号再入力指定信号を親機6側に転送(ステップb−
23)して、再び番号照合サブルーティンのスタートの
段階へと戻ることになる。b-17) Clear L and the value of M mentioned above to 0 (
After step b-18), the process returns to the main routine. If they are not equal, it is determined that the matching was not performed correctly, and the value of M mentioned above is increased by 1 (
After step b-19), the process proceeds to a step (step b-20) in which it is determined whether the value of M is 4 or more. Here, if the value of M is 4 or more, the storage of information data in the information storage circuit 22 is cleared (step b-21) L
Further, after transmitting a memory clear execution signal as a determination signal to the base unit 6 side, the value of M is cleared to O (step b-18), and the process returns to the main routine. In addition, if the value of M is less than 4, a verification number re-input designation signal is transferred to the base unit 6 as a determination signal (step b-
23) Then, the process returns to the start stage of the number matching subroutine.
一方、親機6側ではカード19側から転送されてくる判
定信号が照合番号再入力指定信号であった場合(ステッ
プa−18)には、キーボードより照合番号を再び入力
するようにとの指定を表示部7にて行なって(ステップ
a−19)から、再び番号照合サブルーティンのスター
トの段階へと戻る。On the other hand, on the base unit 6 side, if the determination signal transferred from the card 19 side is a verification number re-input designation signal (step a-18), a designation to re-enter the verification number from the keyboard is made. is performed on the display section 7 (step a-19), and then the process returns to the start stage of the number verification subroutine.
また判定信号が上記照合番号再入力指定信号ではなく、
メモリークリアー実行信号である場合(ステップa−2
0)には、情報記憶回路22内の情報データの記憶のク
リアーが実行されたことを表示部7で表示(ステップa
−21)シてから、メインルーティ“ンへとリターンす
る。また判定信号が上記の照合番号再入力指定信号とメ
モリークリアー実行信号のいずれでもなく、メモリーア
クセス許可信号である場合には、そのままメインルーテ
ィンへとリターンする。Also, the judgment signal is not the verification number re-input designation signal mentioned above,
If it is a memory clear execution signal (step a-2)
0), the display section 7 displays that the storage of information data in the information storage circuit 22 has been cleared (step a).
-21) After that, the process returns to the main routine.If the judgment signal is neither the reference number re-input designation signal nor the memory clear execution signal, but a memory access permission signal, the process returns to the main routine. Return to routine.
なおメインルーティンにリターンした後は、カード19
側から親機6側へのメモリーアクセス信号の転送があっ
たかどうかによって、第3図に示される如く親機6側お
よびカード19側ともにメモリーアクセス状態となって
いるかどうがが111定され(ステップa−5、ステッ
プb−4) 、メモリーアクセス許可状態となっている
ときには、メモリーアクセス状態での通密の仕事、例え
ば情報記(,1回路22内に記憶されている情報データ
の内容の表示確認、新たな情報データの記1M書込のや
訂正、さらには情報データに基づ(演算や判断、その他
の仕事等を行える状態に制御される。After returning to the main routine, card 19
Depending on whether or not a memory access signal has been transferred from the side to the base unit 6, it is determined in step 111 whether or not both the base unit 6 side and the card 19 side are in the memory access state as shown in FIG. -5, Step b-4) When the memory access permission state is established, communication tasks in the memory access state, such as display confirmation of the contents of the information data stored in the information record (,1 circuit 22). It is controlled so that it can write new information data, make corrections, and perform calculations, judgments, and other tasks based on the information data.
以上のように本例では、正しくない照合番号を用いて番
号照合に失敗する行為を連続して4回も行うと、自動的
にカード19の情報記憶回路22内の情報データの記憶
が消去されるように構成されているために、照合番号を
知らない者による情報データへのアクセスは、完全に防
禦されることになる。また本例では、カード19側で照
合番号が正しいかどうかを判定するに際して、キー人力
された照合番号を直接にカード19側に転送しないで、
照合番号を所定の関数に代入した演算値をカード19側
に転送し、その演算値に基づいて照合番号が正しいもの
であるかどうかを判定するように構成されているが、こ
れは正規の親機6以外を用いてアクセス許可状態が引き
起こされるのを、完全に防禦するためである。As described above, in this example, if the act of failing number verification using an incorrect verification number is performed four times in a row, the memory of information data in the information storage circuit 22 of the card 19 is automatically erased. Therefore, access to the information data by someone who does not know the reference number is completely prevented. In addition, in this example, when determining whether the verification number is correct on the card 19 side, the verification number entered manually is not directly transferred to the card 19 side.
The system is configured to transfer the calculated value obtained by substituting the verification number into a predetermined function to the card 19 side, and determine whether the verification number is correct based on the calculated value, but this is not the case with the regular parent. This is to completely prevent the access permission state from being triggered using a device other than device 6.
次に第5図に従って、新照合番号登録サブルーティンに
ついての説明を行うが、親機6側およびカード19側と
もに新照合番号登録サブルーティンに入ると、まず第5
図におけるスタートの段階となる。最初にカード19側
において、情報記憶回路22内に情報データが既に記憶
書込みされているかどうかを調べ(ステップb−31)
、記憶刊込みされていると判定された場合には、親機6
側に待機状態信号としてメモリークリアー注意信号を転
送(ステップb−32)した後に、次の親機6側からの
スタート信号を待つ段階(ステップb−34)へと進め
、また記1.a書込みされていないと判定された場合に
は、親機6側に待機状態信号としてノーマル待機状態信
号を転送(ステップb−33)Lk後に、直ちに親機6
側からの新照合番号の転送を待つ段階(ステップb−3
9)へと進む。Next, the new verification number registration subroutine will be explained according to FIG.
This is the starting stage in the figure. First, on the card 19 side, it is checked whether information data has already been stored and written in the information storage circuit 22 (step b-31).
, if it is determined that memory is included, the base unit 6
After transmitting the memory clear caution signal to the side as a standby state signal (step b-32), the process proceeds to the stage of waiting for the next start signal from the base unit 6 side (step b-34), and also as described in 1. If it is determined that a has not been written, a normal standby state signal is transferred to the main unit 6 as a standby state signal (step b-33).After Lk, the main unit 6 is immediately
The stage of waiting for the transfer of a new reference number from the side (step b-3)
Proceed to 9).
一方、親機6倒はカード19側から待機状態信号が転送
されてくるのを待っている段階(ステップa−31)よ
り実際に待機状態信号が送られてくると、該待機状態信
号がメモリークリアー注意信号であるかどうかを調べ(
ステップa−32)、もしメモリークリアー注意信号で
あった場合には、このまま新照合番号の登録を行うと情
報記憶回路22内の情報データが消去されてしまうこと
、従って情報データが消去されないように保護しておく
必要があるかどうかを次に問い合わせること、等に関し
て注意を表示部7にて表示(ステップa−33)した後
に、モード選択キーからの入力を待つ段階(ステップa
−34)へと進み、またメモリークリアー注意信号では
なくノーマル待機状態信号であった場合には、直ちに新
照合番号のキー人力を待つ段階(ステップa−38)へ
と進む。On the other hand, when the master unit 6 is actually sent a standby state signal from the stage of waiting for the standby state signal to be transferred from the card 19 side (step a-31), the standby state signal is stored in the memory. Check if it is a clear caution signal (
Step a-32) If it is a memory clear warning signal, if you continue to register a new verification number, the information data in the information storage circuit 22 will be erased. After displaying a caution on the display unit 7 (step a-33) regarding the next inquiry as to whether protection is necessary, etc., there is a step of waiting for an input from the mode selection key (step a-33).
-34), and if it is a normal standby state signal instead of a memory clear caution signal, the process immediately proceeds to a step (step a-38) of waiting for key input for a new verification number.
ここで上記のモード選択キーからの入力を待つ段階(ス
テップa−34)では、オペレーター側は情報記憶回路
22内の情報データが消去されないように保護する必要
がある場合には、記憶保持モードを選択するためのキー
により記憶保持モード選択信号を入力し、また消去され
てもかまわない場合には、通常モードを選択するための
キーにより通常モード選択信号を入力することになる。In the step of waiting for an input from the mode selection key (step a-34), the operator selects the memory retention mode if it is necessary to protect the information data in the information storage circuit 22 from being erased. A memory retention mode selection signal is input using the key for selection, and if erasing is acceptable, a normal mode selection signal is input using the key for selecting the normal mode.
そして記憶保持モード選択信号が入力された場合(ステ
ップa−35)には、親機6側より記憶保持モードスタ
ート信号をカード19側に転送(ステップa−3(i)
した後、前述の第4図に示される番号照合サブルーテ
ィン(ステップa−37)へと進み、また記憶保持モー
ド選択信号ではなく通常モード選択信号が入力された場
合には、カード19例に通常モードスタート信号を転送
した後、直ちに新照合番号の゛キー人力を待つ段階(ス
テップa−38)へと進む。一方、カード19側につい
ては前述の親機6側からのスタート信号を待つ段階(ス
テップし−54)へと進んだ場合には、次にスタート信
号が記憶保持モードスタート信号であるかどうかを調べ
(ステップb−35)、もしも記憶保持モーI・スター
ト信号であったときには、さらにカード19111Jも
前述の番号照合サブルーティン(ステップb−36)へ
と進む。また記憶保持モードスター1〜信号ではなく通
常モードスター1−信号であったときには、情報記憶回
路22内の情報データを自動的に消去(ステップb−3
7)した後、前述のMの値を0にクリアー(ステップb
−38)シ、さらに親機6側からの新照合番号の転送を
待つ段階(ステップb−39)へと進む。When the memory retention mode selection signal is input (step a-35), the memory retention mode start signal is transferred from the base device 6 to the card 19 (step a-3(i)).
After that, the process proceeds to the number matching subroutine (step a-37) shown in FIG. Immediately after transmitting the mode start signal, the process proceeds to the step of waiting for the input of the key for the new reference number (step a-38). On the other hand, when the card 19 side advances to the step of waiting for the start signal from the base unit 6 side (step -54), it next checks whether the start signal is a memory retention mode start signal. (Step b-35) If it is the memory retention mode I start signal, the card 19111J also proceeds to the aforementioned number verification subroutine (Step b-36). Further, when the normal mode star 1- signal is detected instead of the memory retention mode star 1- signal, the information data in the information storage circuit 22 is automatically erased (step b-3).
7) After that, clear the value of M mentioned above to 0 (step b
-38) The process then proceeds to the stage of waiting for the transfer of the new reference number from the base device 6 side (step b-39).
なお上記のようにして親機6側およびカード19側で番
号照合サブルーティン(ステップa−37、ステップb
−36)に入った場合も、前述の第4図で説明した場合
と全く同一の処理が行なわれるために、該番号照合サブ
ルーティン(ステップa−37)からリターンした後に
、それぞれ次の粗照合番号のキー人力を待つ段階(ステ
ップa−38)および親機6側からの粗照合番号の転送
を待つ段階(ステップb−39)へと進んだときには、
番号の照合を正しく行なうことができたかどうかに応じ
ζ、情報記憶回路22内の情報データの状態も決定され
ていることになる。すなわら番号の照合を正しく行なう
ことができた場合には、情報記憶回路22内の情報デー
タは消去されていないが、もしも番号の照合を正しく行
なえなかった場合には、番号照合ザブルーティン(ステ
ップb−36)内の処理中に既に情報記憶回路22内の
情報データがクリアー(消去)されていることば明らか
である。As described above, the number verification subroutine (step a-37, step b) is executed on the base unit 6 side and the card 19 side.
-36), the same processing as described in FIG. 4 above is performed, so after returning from the number matching subroutine (step a-37), When the process advances to the step of waiting for the number key input (step a-38) and the step of waiting for the rough verification number to be transferred from the base unit 6 side (step b-39),
The state of the information data in the information storage circuit 22 is also determined depending on whether or not the numbers have been verified correctly. In other words, if the number verification can be performed correctly, the information data in the information storage circuit 22 is not erased, but if the number verification cannot be performed correctly, the number verification routine ( It is clear that the information data in the information storage circuit 22 has already been cleared (erased) during the processing in step b-36).
ところで親機6側では、前述の粗照合番号のキー人力を
待つ段階(ステップa−38)より実際に粗照合番号が
キー人力されると、この新照合m号をカード19側にデ
ータ転送(ステップa−39)L。By the way, on the base unit 6 side, when the rough verification number is actually entered manually from the step of waiting for the key input of the above-mentioned rough verification number (step a-38), this new verification number m is data transferred to the card 19 side ( Step a-39) L.
た後、カード19側からの実行終了照合の転送を待つ段
階(ステップa−40)へと進む。After that, the process advances to a stage (step a-40) of waiting for transfer of execution end verification from the card 19 side.
またカード19側では、親機6側からの新jj4%合番
号の転・送を待つ段階(ステップb−39)より実際に
粗照合番号が転送されて(ると、情報記憶回路22の所
定のアドレス内に、その粗照合番号を記ia書込み(ス
テップb−40)した後、親機G 1u11に新照合番
号登録の実行が終了したことを示゛J実行終了信号を転
送して、メインルーティンにリターンする。In addition, on the card 19 side, from the step of waiting for the transfer of the new JJ 4% match number from the master device 6 side (step b-39), the coarse matching number is actually transferred (then the predetermined number in the information storage circuit 22 is After writing the rough verification number into the address of ia (step b-40), transfer the execution completion signal to the main unit G1u11 to indicate that the execution of the new verification number registration has been completed, and then Return to routine.
さらに親機6側でも、カード19側からの」1記実行終
了信号を待つ段階(ステップa−41)より実際に実行
終了信号を受&−すると、表示部7にて粗照合番号の登
録が終了した旨の表示(ステップa−41)を行なった
後、メインルーティンにリターンする。Furthermore, when the base unit 6 side actually receives the execution end signal from the stage of waiting for the execution end signal in step 1 from the card 19 side (step a-41), the rough verification number is registered on the display section 7. After displaying that the process has ended (step a-41), the process returns to the main routine.
以上で粗照合番号の登録処理が終了し、その結果として
情報記憶回路22の照合番号を記憶するべく予め定めら
れている記憶アドレス内には、キー人力された新しい照
合番号が記憶保持されていることになるために、以後は
番号照合サブルーティンでは、この新しい照合番号によ
らないと、情報記憶回路22内に記憶されている情報デ
ータへのアクセスの許可を得ることばできなくなる。The registration process of the rough verification number is thus completed, and as a result, the new verification number entered manually is stored and held in the memory address predetermined to store the verification number in the information storage circuit 22. Therefore, from now on, in the number verification subroutine, permission to access the information data stored in the information storage circuit 22 cannot be obtained unless this new verification number is used.
なお本例では上記のように、既に情報記憶回路22内に
情報データが記憶書込みされている場合には、この情報
データが消去されないように保護したままでも、新しく
照合番号を登録しなおすことができるように構成されて
いるが、その場合には一旦、番号照合サブルーティンを
通過させることにより、それまでの古い照合番号を知っ
ている者にだけ、情報データを保護したままでの照合番
号の変更を認めていることになるために、第三者が予め
照合番号のみを新しいものに変更してから、情)・トデ
ータをアクセスすることば不可能である。In addition, in this example, as mentioned above, if information data has already been stored and written in the information storage circuit 22, it is possible to re-register a new verification number even if this information data is protected from being erased. However, in that case, by passing the number verification subroutine once, only those who know the old verification number can use the verification number while protecting the information data. Since the change is acknowledged, it is impossible for a third party to change only the verification number to a new one before accessing the information.
ずなわら番号照合サブルーティン内を通過する際に、そ
れまでの古い照合番号を知らなければ照合に失敗して、
情報記憶回路22内の情報データも自動的にクリアー(
第4図のステップb−21)されてしまうことになるた
めに、たとえ新照合番号登録ザブルーティン内で前述の
記憶保持モードを選択(ステップa−34,35)シた
としても、1青報データを保護することばできないので
ある。When passing through the Zunawara number verification subroutine, if you do not know the old verification number, verification will fail.
The information data in the information storage circuit 22 is also automatically cleared (
Step b-21) in Figure 4 will occur, so even if the above-mentioned memory retention mode is selected (steps a-34 and 35) in the new verification number registration routine, one blue report There are no words to protect data.
なお新照合番号登録号ブルーティンからリターンすると
、第3図のメインルーティンのスター1−の段階に戻る
ために、その状態から直ぢに新しい照合番号によって、
前述のメモリーアクセスモードに関する処理へと移行し
ていくことが可能である。Note that when you return from the new verification number registration number routine, in order to return to the star 1- stage of the main routine in Figure 3, you can immediately enter the new verification number from that state.
It is possible to move on to processing related to the memory access mode described above.
以上のように本発明によれば、たとえ第三者が予め照合
番号を変更してから記憶情報をアクセスしようとしても
、照合番号の変更の実行に伴っ゛C記憶情報が必ず自動
的にクリアーされるごとになるために、情報処理関係の
技術に通じた有でCらっても、照合番号記憶部内に既に
記1.つされている!!(1合番号を知らなければ、全
く記憶情報をアクセスすることはできなくなり、記憶情
報の秘密保守は完全に行なわれることになる。As described above, according to the present invention, even if a third party attempts to access the stored information after changing the verification number in advance, the C storage information is always automatically cleared when the verification number is changed. Even if you are well versed in information processing technology and receive C, you will already have 1. It's being worn! ! (If you do not know the 1st number, you will not be able to access the stored information at all, and the stored information will be kept completely confidential.
従って、例えば前述の実施例のようなIC内蔵カードを
銀行等の金融機関用のいわゆるキャッシュカードとして
用いた場合にも、盗難や紛失にあったカードが照合番号
等を書き替えられて、不正に使用されるような恐れも解
消される。Therefore, for example, even if a card with a built-in IC as in the above-mentioned embodiment is used as a so-called cash card for a financial institution such as a bank, the identification number etc. of a stolen or lost card may be rewritten and fraudulently used. The fear of being used is also eliminated.
なお前述の実施例では、それまで使用されていた古い照
合番号を知っている者に対しては、特別に情報記憶部内
に記憶書込みされている記憶情報がクリアーされないよ
うに保護しながら、しかも照合番号を新しいものに変更
できるようにするための考広もなされているが、必ずし
もそのような考応:がなくてもよいことは明らかである
。In addition, in the above-mentioned embodiment, for those who know the old reference number that was previously used, the stored information stored in the information storage unit is specially protected from being cleared, and furthermore, the verification is performed. Although some efforts have been made to make it possible to change the number to a new one, it is clear that such a consideration does not necessarily have to be provided.
また前述の実施例では、外部の入力手段より入力された
照合番号と照合番号記憶部内に記憶されている照合番号
との照合を判定する際に、照合番号を直接に比較しない
で、照合番号をデータとして代入してなる関数の演算値
を用いて判定を行なうように構成しているが、直接に照
合番号を用いて照合の判定を行なってもよいことは明ら
かである。Furthermore, in the above-mentioned embodiment, when determining whether or not the verification number input from the external input means matches the verification number stored in the verification number storage section, the verification number is not directly compared; Although the configuration is such that the determination is made using the calculated value of the function substituted as data, it is clear that the verification number may be used directly to determine the verification.
また前述の実施例では、記憶回路内の照合番号記憶部に
記憶されている照合番号と外部から入力される照合番号
とが等しいものとして構成されているが、この両者を必
ずしも等しいものとしてシステムを構成する必要は無く
、例えば両者が一定の対応関係にあって、その両者間に
お&ノる相関に基づいて、実質的な両者間の照合が判定
されるように構成すること等も可能である。Furthermore, in the above-mentioned embodiment, the verification number stored in the verification number storage section in the storage circuit is configured to be equal to the verification number inputted from the outside, but the system is constructed by assuming that the two are not necessarily equal. There is no need to configure this; for example, it is possible to configure it so that the two have a certain correspondence relationship and the actual matching between the two is determined based on the correlation between the two. be.
さらには前述の実施例では、照合番号記憶qBや情報記
憶部等が電気的な記憶書込み・消去の可能なMNOS等
のいわゆる不揮発性半導体記1.a回路により構成され
ているが、照合番号記1.α部や情報記憶部をいわゆる
揮発性記憶回路であるRAMで構成するとともに、この
RAMを常に補助電池等でエネルギー的にバンクアンプ
するように41’を成すること等も可能である。Furthermore, in the above-mentioned embodiment, the reference number storage qB, information storage section, etc. are so-called non-volatile semiconductor memory such as MNOS that can be electrically written and erased. Although it is composed of a circuit, the reference number 1. It is also possible to configure the α section and the information storage section with a RAM, which is a so-called volatile storage circuit, and to configure the RAM 41' so that the RAM is constantly bank-amplified with an auxiliary battery or the like.
また前述の実施例では、情報処理の全体的なハードウェ
アシステムがIC内蔵カードと親(瓜とにより構成され
、照合番号記憶部や情報記憶91%はlC内蔵カード側
に、また照合番号を外部から入力するだめの入力手段で
あるキーボード等は親機側に、それぞれ分離されて設け
られているが、例えば上記の照合番号記憶部、情報記憶
部、照合番号の外部入力手段等、全てのハードウェアシ
ステムをそれ自体に内蔵して成る単一体構成の情報処理
装置や携帯型情報機器、例えば携帯型のコンピュータ等
を利用したシステムにおいて、本発明を適用することも
可能である。In addition, in the above-mentioned embodiment, the overall hardware system for information processing is composed of an IC built-in card and a parent card. Keyboards, etc., which are the only input means for inputting data, are provided separately on the main unit side, but all hardware, such as the above-mentioned verification number storage section, information storage section, external input means for verification numbers, etc. The present invention can also be applied to a system using a unitary information processing device having a built-in hardware system or a portable information device, such as a portable computer.
なお本発明による情報記憶装置を、さらに別の大型コン
ピュータ等にオンラインで結んで使用することも可能で
あり、例えば前述の実施例のように、情報処理の全体的
なハードウェアシステムがIC内蔵カードと親機とによ
り構成されている場合でも、親機側をさらに別の大型コ
ンピュータ等に結合して用いることが可能である。It is also possible to use the information storage device according to the present invention by connecting it to another large computer or the like online. For example, as in the above-mentioned embodiment, the overall hardware system for information processing is an IC card built-in card. Even in the case where the main unit is configured with a main unit and a main unit, the main unit can be further connected to another large computer or the like.
また情報記憶部を複数のブロック等に分割し、それぞれ
のブロックに対して異なる照合番号を設定できるように
構成することも可能である。It is also possible to divide the information storage section into a plurality of blocks, etc., and to set a different verification number for each block.
第1図〜第5図は本発明の1実施例による情報記憶装置
を示すもので、第1図および第2図は、それぞれ概略構
造図およびシステム・ブロック図、第3図はメインルー
ティン・プログラムのフローチャート図、第4図および
第5図は、それぞれ番号照合サブルーティンおよび新照
合番号登録すブルーテ、インのフローチャート図で、第
1図〜第5図のいずれも、(a)は親機側を、また(b
)はIC内蔵カード側を、それぞれ示す。
6−−−−−−親機、7−−−−−−−表示部、8−−
−−−一人力用キーボード、9−−−−−−− I C
内蔵カード挿入部、l0120−−CP U 、 1l
−−−−RA M 、 11 ’a’−−−−ビデオR
A M 11!、12.2l−−−−−−−ROM、1
3.23−−−−− I / Oボー1.14−・−一
一−−コントローラ、16.26−−−〜−−一電源回
路、17.27−・−・パスライン、18a 、28
a−−−−データ信号入出力用端子、18b、28b−
・−コントロール信号入出力用端子、18 C−一−−
−−−電源供給用端子、19−−I C内蔵カード、2
2−−−−−−一情報記憶回路、24−−−−−ドライ
バ、28 C−−−−−−・電源入力用端子第1図
(G)
互
(b)
(Q)
3図1 to 5 show an information storage device according to an embodiment of the present invention, FIGS. 1 and 2 are a schematic structural diagram and a system block diagram, respectively, and FIG. 3 is a main routine program. Figures 4 and 5 are the flowcharts for the number verification subroutine and the routine for registering a new verification number, respectively. , also (b
) indicates the IC built-in card side. 6--------Base unit, 7--------Display section, 8--
--- Single person keyboard, 9 --- I C
Built-in card insertion section, l0120--CPU, 1l
-----RAM, 11'a'---Video R
AM 11! , 12.2l---ROM, 1
3.23--I/O board 1.14--11--controller, 16.26---1 power supply circuit, 17.27--pass line, 18a, 28
a---Data signal input/output terminal, 18b, 28b-
・-Control signal input/output terminal, 18 C-1--
---Power supply terminal, 19--IC built-in card, 2
2--------1 information storage circuit, 24--------driver, 28 C-----Power input terminal Fig. 1 (G) Mutual (b) (Q) Fig. 3
Claims (1)
報記憶部と、外部から照合番号を入力するための入力手
段と、該入力手段より入力される照合番号を前記照合番
号記憶部内の照合番号と照合するための判定手段と、該
判定手段によって照合が確認されたときにのみ前記情報
記憶部へのアクセスを許可するメモリーアクセス制御手
段と、前記照合番号記憶部内に新しい照合番号が設定さ
れるときには前記情報記憶部の少なくとも一部の記憶内
容を自動的にクリアーする記憶制御手段とを設けたこと
を特徴とする情報記憶装置。(1) A verification number storage section and an information storage section comprising a semiconductor memory circuit, an input means for inputting a verification number from the outside, and a verification number inputted from the input means as a verification number in the verification number storage section. a determination means for verification; a memory access control means for permitting access to the information storage section only when verification is confirmed by the determination means; and when a new verification number is set in the verification number storage section. An information storage device comprising: storage control means for automatically clearing at least part of the storage contents of the information storage section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58145480A JPS6037069A (en) | 1983-08-09 | 1983-08-09 | Information storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58145480A JPS6037069A (en) | 1983-08-09 | 1983-08-09 | Information storage device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6037069A true JPS6037069A (en) | 1985-02-26 |
JPH0449147B2 JPH0449147B2 (en) | 1992-08-10 |
Family
ID=15386225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58145480A Granted JPS6037069A (en) | 1983-08-09 | 1983-08-09 | Information storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6037069A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6175487A (en) * | 1985-05-07 | 1986-04-17 | Noriko Ikegami | Electronic device |
WO1998034193A1 (en) * | 1997-01-30 | 1998-08-06 | Rohm Co., Ltd. | Ic card and method of using ic card |
JP2004021956A (en) * | 2002-06-12 | 2004-01-22 | Jenoa:Kk | Portable storage medium provided with access restriction circuit |
WO2007052798A1 (en) * | 2005-11-07 | 2007-05-10 | Matsushita Electric Industrial Co., Ltd. | Portable auxiliary storage device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5386144A (en) * | 1977-12-14 | 1978-07-29 | Omron Tateisi Electronics Co | Secret nuber altering device |
-
1983
- 1983-08-09 JP JP58145480A patent/JPS6037069A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5386144A (en) * | 1977-12-14 | 1978-07-29 | Omron Tateisi Electronics Co | Secret nuber altering device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6175487A (en) * | 1985-05-07 | 1986-04-17 | Noriko Ikegami | Electronic device |
WO1998034193A1 (en) * | 1997-01-30 | 1998-08-06 | Rohm Co., Ltd. | Ic card and method of using ic card |
US6742117B1 (en) | 1997-01-30 | 2004-05-25 | Rohm Co., Ltd. | IC card and method of using IC card |
JP2004021956A (en) * | 2002-06-12 | 2004-01-22 | Jenoa:Kk | Portable storage medium provided with access restriction circuit |
WO2007052798A1 (en) * | 2005-11-07 | 2007-05-10 | Matsushita Electric Industrial Co., Ltd. | Portable auxiliary storage device |
US8037269B2 (en) | 2005-11-07 | 2011-10-11 | Panasonic Corporation | Portable auxiliary storage device |
Also Published As
Publication number | Publication date |
---|---|
JPH0449147B2 (en) | 1992-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE47621E1 (en) | Secure transaction microcontroller with secure boot loader | |
US5097115A (en) | Transaction authentication system | |
EP0689702B1 (en) | A secure application card for sharing application data and procedures among a plurality of microprocessors | |
US4816656A (en) | IC card system | |
JPS6049942B2 (en) | data processing equipment | |
JPH021090A (en) | Ic card and method for writing its operation program | |
EP0593244B1 (en) | Secure IC card system with reusable prototype card | |
EP0743622B1 (en) | Portable storage medium and portable storage medium issuing system | |
JPS5975380A (en) | Ic card | |
US5296687A (en) | Method of ratifying secret codes for memory cards | |
JPS6037069A (en) | Information storage device | |
JPS6037070A (en) | Information processing device | |
JPS61211787A (en) | Ic card | |
EP0895204A2 (en) | IC card issuing apparatus and IC card issuing method | |
JP3302348B2 (en) | Portable electronic device and key matching method | |
JPH07282163A (en) | Transaction system by transaction medium | |
JPS60153581A (en) | Ic card having function inhibiting illegal use | |
JPH07129736A (en) | Ic memory card | |
JPH08315089A (en) | Terminal for ic card | |
JPH057651Y2 (en) | ||
JPS5999573A (en) | Input device of computer | |
JPH117501A (en) | Recording medium processing method and recording medium processor | |
JPH0855195A (en) | Smart card for processible of continuous presentation and process for processing of said presentation | |
JPS62177693A (en) | Illegal registration preventing system for identifying data | |
JPH03175596A (en) | Portable electronic equipment |