JPS60153581A - Ic card having function inhibiting illegal use - Google Patents

Ic card having function inhibiting illegal use

Info

Publication number
JPS60153581A
JPS60153581A JP59008549A JP854984A JPS60153581A JP S60153581 A JPS60153581 A JP S60153581A JP 59008549 A JP59008549 A JP 59008549A JP 854984 A JP854984 A JP 854984A JP S60153581 A JPS60153581 A JP S60153581A
Authority
JP
Japan
Prior art keywords
owner
card
memory
power supply
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59008549A
Other languages
Japanese (ja)
Other versions
JPH0420509B2 (en
Inventor
Masao Muramatsu
村松 正男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyodo Printing Co Ltd
Original Assignee
Kyodo Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyodo Printing Co Ltd filed Critical Kyodo Printing Co Ltd
Priority to JP59008549A priority Critical patent/JPS60153581A/en
Publication of JPS60153581A publication Critical patent/JPS60153581A/en
Publication of JPH0420509B2 publication Critical patent/JPH0420509B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an IC card enabled to detect and prevent surely illegal access by storing owner's collating information, and when an owner is decided as an illegal owner as the result of collating, actuating an erasing means to erase the stored contents. CONSTITUTION:A main power supply 5 drives a CPU3 and a memory 1. The voltage of a writing power supply 2 is divided by a voltage dividing circuit 6 and inputted to the CPU3. A program in the memory 1 is set up so that collating operation is started after confirming that the writing power supply 2 is set up to a voltage enabling writing operation by the CPU3. If it is discriminated as the result of collating that the card owner is not the real card owner, reinput of PIN (personal identification No.) is requested to the owner. When it is discriminated as the result of collating of the prescribed number of times that the owner is not the real owner and the card is illegally used, the data in the memory 1 are erased by an instruction from the CPU3. The card is disabled to be used as the result of data erasing from the memory 1, so that illegal use can be prevented.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は不正使用を防止する機能を備えた照合用のIC
カー計°に関するものである。
[Detailed Description of the Invention] <Industrial Application Field> The present invention provides a verification IC with a function to prevent unauthorized use.
It is related to Kerr meter.

〈従来技術〉 ICカードはカードに埋め込まれたICチップ内のメモ
リに所有者の照合情報を記憶しておき1読取装置にカー
ドを挿入してその情報を読み取シ、所持者が読取装置に
入力した自己の情報を前記の記憶された照合情報と照合
して所持者の確認を行うものである。
<Prior art> An IC card stores the owner's verification information in the memory of the IC chip embedded in the card. 1. The card is inserted into a reading device, the information is read, and the holder inputs it into the reading device. The owner's information is verified against the stored verification information.

新しいICカードにおいては、カードに埋め込まれたI
Cチップ内にCPU (中央処理装置)およびメモリを
配設し、読取装置から所持者により入力さ゛れた情報と
メモリに記憶された所有者の情報をCPUにおいて照合
し、正しい所持者と判断された場合に読取装置に接続さ
れた処理装置が次の操作を行うものである。
In new IC cards, the I
A CPU (Central Processing Unit) and memory are installed in the C chip, and the CPU verifies the information entered by the owner from the reading device with the owner information stored in the memory, and the owner is determined to be the correct owner. In this case, the processing device connected to the reading device performs the following operations.

CPUにおいて正しい所持者でないと判断された場合に
は処理装置は次の操作を行わず、読取装置に対して所持
者の情報を再入力するようめる。
If the CPU determines that the owner is not the correct owner, the processing device does not perform the next operation and forces the reader to re-enter the owner's information.

ところが、従来のICカードは第1図に示す如く、デー
夕をメモリ1に書込むためには書き込み用電源2を必要
としていた。6はCPU、4は入出力端子、5はCPU
3、メモリ1を駆動する主電源である。
However, as shown in FIG. 1, the conventional IC card requires a writing power source 2 in order to write data into the memory 1. 6 is CPU, 4 is input/output terminal, 5 is CPU
3. This is the main power supply that drives the memory 1.

したがって外部から書き込み用電源2を与えなければメ
モリ1に書き込みができないので、メモリ1のデータの
破壊をCPUが命令しても、データを破壊することはで
きなかった。
Therefore, it is not possible to write to the memory 1 unless the write power supply 2 is supplied from the outside, so even if the CPU commands to destroy the data in the memory 1, the data cannot be destroyed.

そこで不正使用をする者は書き込み用電源2を与えない
状態としておき、そのICカードのPIN (ハーソナ
ル・アイデンティフィケーション・ナンバー二個人照合
番号)を探すために何回もカードにアクセスを行い、P
INが分かるまでこれを繰シ返すことができた。
Therefore, the person who fraudulently uses the IC card will not be provided with the power supply 2 for writing, and will access the card many times in order to search for the PIN (Hersonal Identification Number 2) of the IC card. P
I was able to repeat this process until I found out the IN.

このように従来のICカードは書き込み用電源がCPU
を駆動する主電源とは別に設けられていたから、悪用に
よる誤操作に対するエラーを記録する場合に、書き込み
用電源がなければメモリに記録することができないため
、悪用を防止することが困難であり、パソコン等と組み
合せたPINをさぐるシステムに対しては無防備に近い
状態であった。
In this way, for conventional IC cards, the power source for writing is the CPU.
Because it was installed separately from the main power supply that drives the computer, it is difficult to prevent misuse, as errors caused by erroneous operations caused by misuse cannot be recorded in the memory without a power supply for writing. They were almost defenseless against the PIN detection system combined with this.

く本発明の目的〉 本発明は上記のような不正アクセスを確実に検知し、メ
モリの破壊等の防御手段を備えたICカードを提供する
ことを目的とする。
OBJECTS OF THE INVENTION It is an object of the present invention to provide an IC card that reliably detects unauthorized access as described above and is equipped with protective measures such as memory destruction.

〈本発明の構成〉 本発明は、所有者の照合情報を記憶する記憶手段と、外
部から所持者によシ与えられる情報を入力する入力手段
と、該入力手段から入力された情報と記憶手段に記憶さ
れた照合情報とを照合する照合手段と、該照合手段から
の信号を出力する出力手段と、前記記憶手段の記憶内容
を消去する消去手段と、前記記憶手段、入力手段、照合
手段、出力手段、消去手段を制御する制御手段とを備え
た不正使用防止機能を有するICカードである。
<Structure of the present invention> The present invention provides storage means for storing verification information of the owner, input means for inputting information given to the owner from the outside, and information input from the input means and storage means. a collation means for collating the collation information stored in the collation means, an output means for outputting a signal from the collation means, an erasing means for erasing the memory contents of the storage means, the storage means, the input means, the collation means, This IC card has an unauthorized use prevention function and includes an output means and a control means for controlling an erasing means.

〈実施例〉 本発明の実施例を第2図に示す。11は記憶手段、12
は入力手段、13は照合手段、14は出力手段、15は
消去手段、16は制御手段である。
<Example> An example of the present invention is shown in FIG. 11 is a storage means, 12
13 is an input means, 13 is a collation means, 14 is an output means, 15 is an erasing means, and 16 is a control means.

記憶手段11にはあらかじめ所有者の照合情報が記憶さ
れている。
Verification information of the owner is stored in the storage means 11 in advance.

而してICカードを所持者が読取装置に挿入し、所持者
のPINを読取装置に入力すると、入力された情報は入
力手段12から制御手段16を介して照合手段16に送
られる。照合手段13では入力手段12から入力された
情報と記憶手段11に記憶されたPINとを照合する。
When the holder inserts the IC card into the reading device and inputs the holder's PIN into the reading device, the input information is sent from the input means 12 to the verification means 16 via the control means 16. The verification means 13 verifies the information input from the input means 12 and the PIN stored in the storage means 11.

照合によシ真の所持者であると判断された場合には照合
手段13からその旨の信号が制御手段16を経て出力手
段14を通して出力される。
If it is determined through the verification that the person is the genuine owner, the verification means 13 outputs a signal to that effect via the control means 16 and through the output means 14.

照合によシ真の所持者でないと判断された場合には照合
手段16と制御手段16によ)消去手段15を動作させ
て、記憶手段11の記憶内容を消去し、不正使用を防止
するものである。
If it is determined through verification that the owner is not the true owner, the verification means 16 and control means 16 operate the erasing means 15 to erase the memory contents of the storage means 11 to prevent unauthorized use. It is.

さらに不正使用があったことを記憶手段に記録する手段
(図示せず)を付加したものであってもよい。
Furthermore, a means (not shown) for recording in a storage means that there has been unauthorized use may be added.

而して記憶手段11の記憶内容の消去の方法としては、
消去手段15が動作可能状態にあることを制御手段16
によシ確認してから照合手段13の照合動作を開始させ
るようにしてもよいし、照合手段13により真の所持者
でないと判断された場合に制御手段16によシ消去手段
15を動作可能状態としてもよい。
Therefore, the method for erasing the memory contents of the storage means 11 is as follows.
The control means 16 indicates that the erasing means 15 is in an operable state.
The verification means 13 may start the verification operation after verifying the identity of the owner, or the control means 16 may operate the erasure means 15 when the verification means 13 determines that the owner is not the true owner. It may also be a state.

次に本発明のよシ具体的な実施例を図面により説明する
。第3図は本発明の一実施例のブロック図である。1は
メモリ、2は書き込み用電源、3はCPU、4は入出力
端子、5はCPU3およびメモリ1を駆動する主電源で
ある。6は分圧回路であ)、書き込み用電源2の電圧を
分圧してCPU 3に入力するものである。
Next, more specific embodiments of the present invention will be described with reference to the drawings. FIG. 3 is a block diagram of one embodiment of the present invention. 1 is a memory, 2 is a power source for writing, 3 is a CPU, 4 is an input/output terminal, and 5 is a main power source for driving the CPU 3 and the memory 1. 6 is a voltage dividing circuit) which divides the voltage of the write power supply 2 and inputs it to the CPU 3.

この実施例によると、メモリ書き込み用電源2が主電源
5とは別に設けられている点は従来例(第1図)と同様
であるが、分圧回路6によシ書き込み用電源2の電圧を
分圧してCPU3に入力し、CPU3において書き込み
用電源2が書き込み動作可能な電圧に設定されているこ
とを確認した後1、照合動作に入るようにメモリ1のR
OM (図示せず)内のプログラムを設定しておく。
This embodiment is similar to the conventional example (FIG. 1) in that the memory write power supply 2 is provided separately from the main power supply 5, but the voltage of the write power supply 2 is determined by the voltage dividing circuit 6. After confirming that the writing power supply 2 is set to a voltage that allows writing operation in the CPU 3, set the R of the memory 1 to start the verification operation.
Set the program in OM (not shown).

而して照合の結果、真の所持者でないと判断された場合
には所持者にPINの再入力をめる。
As a result of the verification, if it is determined that the owner is not the true owner, the owner is required to re-enter the PIN.

所定の回数の照合が真の所持者でないと判断され、不正
使用であると判断された場合にはCPU3からの命令に
よシメモリ1のデータが消去される。
If it is determined that the owner is not the true owner after a predetermined number of verifications and it is determined that unauthorized use has occurred, the data in the memory 1 is erased by an instruction from the CPU 3.

書き込み用電源2は書き込み動作可能な電圧に設定され
ているから消去に必要な電源はあらかじめ与えられてい
る。メモリ1のデータの消−去によりカードは使用不能
となり、不正使用を防止できる。
Since the write power supply 2 is set to a voltage that enables write operation, the power necessary for erasing is provided in advance. By erasing the data in the memory 1, the card becomes unusable and unauthorized use can be prevented.

この実施例によれば、書き込み用電源2が供給されてい
ない場合にはPINの照合ができないので、書き込み用
電源2を供給せずにPINをさがすためPINの照合を
何回も行うことができない。
According to this embodiment, if the write power source 2 is not supplied, the PIN cannot be verified, so the PIN cannot be verified many times in order to search for the PIN without supplying the write power source 2. .

あるいは不正使用であると判断された場合にCPU 5
からの命令によシメモリ1に不正使用を記憶させておく
ようにしてもよい。
Or CPU 5 if it is determined to be unauthorized use.
The unauthorized use may be stored in the memory 1 according to an instruction from the user.

この実施例の具体的な構成を第4図(b)に示す。The specific configuration of this embodiment is shown in FIG. 4(b).

第4図(a)は従来のICカードの構成の一例である。FIG. 4(a) shows an example of the configuration of a conventional IC card.

第4図(a)に示す従来のICカードはCPU 5とメ
モリ1を駆動する主電源が端子VCCおよび端子GND
によシ与えられ、メモリ1の書き込み用電源が端子Vp
pおよび端子GNDによJ、CPU3から独立してメモ
リ1に与えられている。
In the conventional IC card shown in FIG. 4(a), the main power supply for driving the CPU 5 and memory 1 is connected to the terminal VCC and the terminal GND.
The write power for memory 1 is supplied to the terminal Vp.
J is applied to the memory 1 independently from the CPU 3 by the terminal GND and the terminal GND.

第4図(b)に示す本発明の実施例によればメモリ1の
書き込み用電源の端子VPPと端子GNDの間に抵抗R
PHおよび抵抗RPLを介設して、書き込み用電源の電
圧■PPを抵抗RPHおよび抵抗RPLによシ分圧して
CPU 5のvppチェック端子VPPCHECKに入
力する。書き込み用電源の電圧VPPは例えば25Vで
あシ、分圧用の抵抗は例えばRPH= 20 kΩ 、
RpL=5にΩ とすればよい。
According to the embodiment of the present invention shown in FIG.
The write power supply voltage PP is divided by the resistor RPH and the resistor RPL through the resistor PH and the resistor RPL, and is inputted to the vpp check terminal VPPCHECK of the CPU 5. The voltage VPP of the write power supply is, for example, 25V, and the voltage dividing resistor is, for example, RPH = 20 kΩ,
It is sufficient to set RpL=5 and Ω.

而してCPU5は分圧されて入力された書き込み用電圧
VPPが書き込み可能状態となっていることを確認した
後、PINの照合を行う。
After confirming that the divided and input write voltage VPP is in a writable state, the CPU 5 verifies the PIN.

SIOはシリアル入出力端子、CLKはクロック信号入
力端子、R8はリセット端子、MCTLはメモリコント
ロール端子、ABはアドレスバス端子、DBハデータバ
ス端子である。
SIO is a serial input/output terminal, CLK is a clock signal input terminal, R8 is a reset terminal, MCTL is a memory control terminal, AB is an address bus terminal, and DB is a data bus terminal.

第5図は本発明の他の実施例のブロック図である。7は
昇圧回路であシ、主電源5の電圧を昇圧してメモリ書き
込み用の電圧とする。而してCPU3によ!1)PIN
の照合を行い、不正使用であると判断された場合にはC
PU 3からの昇圧回路7を動作させる命令によシ、昇
圧回路7において主電源5の電圧を昇圧してメモリ書き
込み用の電圧を供給し、メモリ1のデータを消去し、カ
ードの不正使用を防止する。
FIG. 5 is a block diagram of another embodiment of the invention. Reference numeral 7 is a booster circuit that boosts the voltage of the main power supply 5 and uses it as a voltage for memory writing. Then to CPU3! 1) PIN
If it is determined that it is unauthorized use, C.
According to the command to operate the booster circuit 7 from the PU 3, the booster circuit 7 boosts the voltage of the main power supply 5 to supply the voltage for memory writing, erases the data in the memory 1, and prevents unauthorized use of the card. To prevent.

この実施例によればPINをさがすためPLNの照合を
所定の回数行うと昇圧回路7が動作してメモリ1のデー
タが消去されるから、やけυPINの照合を何回も行う
ことはできない。
According to this embodiment, when the PLN is verified a predetermined number of times in order to find the PIN, the booster circuit 7 operates and the data in the memory 1 is erased, so it is impossible to perform the υ PIN verification many times.

あるいは不正使用であると判断された場合にCPU3か
らの命令によりメモリ1に不正使用を記憶させておくよ
うにしてもよい。
Alternatively, if it is determined that the unauthorized use has occurred, the unauthorized use may be stored in the memory 1 by a command from the CPU 3.

この実施例の具体的な構成を第4図(c)に示す。The specific configuration of this embodiment is shown in FIG. 4(c).

主電源の端子VCCを昇圧回路7を通してメモリ1の書
き込み用端子VPPに接続し、またCPU5と昇圧回路
7は書き込み電源コントロール端子VPPCTLにより
接続されている。
A main power supply terminal VCC is connected to a write terminal VPP of the memory 1 through a booster circuit 7, and the CPU 5 and the booster circuit 7 are connected by a write power supply control terminal VPPCTL.

而してCPU 3においてPINの照合の結果、不正使
用であると判断された場合にはCPU3から書き込み電
源コントロール端子VPPCTLを通して昇圧回路7を
動作させる命令を発し、昇圧回路7において主電源VC
Cを昇圧した書き込み用電圧をメモリ1の書き込み用端
子VPPに供給し、C’PU5からメモリコントロール
端子MCTLを通してメモリ1に入力された命令により
メモリ1のデータが消去される。
As a result of the PIN verification in the CPU 3, if it is determined that the PIN has been used illegally, the CPU 3 issues a command to operate the booster circuit 7 through the write power supply control terminal VPPCTL, and the booster circuit 7 switches the main power supply VC.
A write voltage obtained by boosting C is supplied to the write terminal VPP of the memory 1, and data in the memory 1 is erased by a command input from C'PU5 to the memory 1 through the memory control terminal MCTL.

昇圧回路7はICによシ実現できるが、昇圧回路を内蔵
した市販のメモリ(例えば12817、HN38064
等)t−Icカード用モジュールに組み込んでもよい。
The booster circuit 7 can be realized by an IC, but commercially available memories with a built-in booster circuit (for example, 12817, HN38064
etc.) It may be incorporated into a t-Ic card module.

第6図は、分圧回路を設ける実施例におけるプログラム
のフローチャートである。
FIG. 6 is a flowchart of a program in an embodiment in which a voltage dividing circuit is provided.

分圧された電圧を読み込み(ステップ■)、設定された
電圧値と一致するかどうかを判断しくステソゲ■)、一
致した場合には所持者にPINを入力させ(ステップ■
)、入力されたPINとメモリに記憶されているPIN
を比較しくステップ■)、正しい入力と判断された場合
には処理装置がその後の操作に入る(ステップ■)。P
INが−iLないときは不一致が所定の回数以内である
かどうかを判断しくステップ■)、所定の回数以内であ
れば再度所持者にPINを入力させ(ステップ■)、所
定の回数を越えた不一致の場合はメモリのデータを消去
する(ステップ■)。ステップ■において分圧され読み
込まれた電圧が設定値と一致しなければ、伺回でもステ
ップ■に戻、9、PINの入力(ステップ■)には進ま
ない。
Read the divided voltage (step ■), judge whether it matches the set voltage value (step ■), and if it matches, have the owner enter the PIN (step ■)
), the entered PIN and the PIN stored in memory
If the input is determined to be correct, the processing device starts the subsequent operation (step ■). P
If the IN does not have -iL, it is determined whether the mismatch is within a predetermined number of times (Step ■), and if it is within the predetermined number of times, the holder is made to enter the PIN again (Step ■). If they do not match, erase the data in the memory (step ■). If the voltage divided and read in step (2) does not match the set value, the process returns to step (2) and does not proceed to 9, inputting the PIN (step (2)).

このようにして書き込み用電源が動作可能状態にあるこ
とを確認した後にPINの照合を行うこととし、照合の
結果不正使用と判断された場合にはデータを消去するこ
とによシネ正使用を□防止する。
After confirming that the writing power supply is in an operational state in this way, the PIN will be verified, and if it is determined that unauthorized use has occurred as a result of verification, the data will be erased to ensure correct use of the cine. To prevent.

第7図は、メモリのデータを消去することなく、不正使
用をメモリに記憶させてお〈実施例のプログラムのフロ
ーチャートである。
FIG. 7 is a flowchart of a program according to an embodiment in which unauthorized use is stored in the memory without erasing the data in the memory.

第6図の70−チャートと異なる点を説明すると、所定
の回数を越えた不一致の場合にメモリに不正使用があっ
たことを記録しておき(ステップ■)、次回のそのカー
ドの使用の際に、不正使用の記録がメモリにあるか否か
を判断しくステップ■)、不正使用の記録がない場合に
は分圧された電圧を読み込む(ステップ■)。不正使用
の記録がある場合には以後のプログラムを実行せず、不
正使用カードに対する処理(例えばカードの回収、通報
等)を行い(ステップ■)、終了(ステップ■)となる
To explain the difference from the 70-chart in Figure 6, if there is a mismatch exceeding a predetermined number of times, it is recorded in the memory that there has been unauthorized use (step ■), and the next time the card is used, Next, it is determined whether or not there is a record of unauthorized use in the memory (step (2)), and if there is no record of unauthorized use, the divided voltage is read (step (2)). If there is a record of unauthorized use, the program does not execute the subsequent program, but processes the fraudulently used card (for example, collecting the card, reporting, etc.) (step ■), and ends (step ■).

このようにして不正使用を防止する。In this way, unauthorized use is prevented.

第8図には昇圧回路を設ける実施例におけるプログラム
のフローチャートを示す。
FIG. 8 shows a flowchart of a program in an embodiment in which a booster circuit is provided.

所持者にPINを入力させ(ステップ◎)、入力された
PINとメモリに記憶されているPINを比較しくステ
ップ0)、正しい入力と判断された場合には処理装置が
その後の操作に入る(ステップ0)。
The holder enters the PIN (Step ◎), compares the entered PIN with the PIN stored in the memory (Step 0), and if the input is determined to be correct, the processing device starts the subsequent operation (Step 0). 0).

PINが一致しないときは不一致が所定の回数以内であ
るかどうかを判断しくステップ0)、所定の回数以内で
あれば再度所持者にPINを入力させ(ステップ■)、
所定の回数を越えた不一致の場合は昇圧回路を動作させ
(ステップ[相])、メモリのデータを消去する(ステ
ップ[相])。
If the PINs do not match, it is determined whether the mismatch occurs within a predetermined number of times (Step 0), and if it is within the predetermined number of times, the holder is made to enter the PIN again (Step ■);
If the mismatch exceeds a predetermined number of times, the booster circuit is operated (step [phase]) and the data in the memory is erased (step [phase]).

このようにして照合の結果、不正使用と判断された場合
にはデータを消去して不正使用を防止する。第8図の実
施例においても、第7図に示したように不正使用のあっ
たことをメモリに記録しておくようにしてもよい。
As a result of the verification, if it is determined that the data has been used illegally, the data is deleted to prevent unauthorized use. In the embodiment shown in FIG. 8 as well, the fact that there has been unauthorized use may be recorded in the memory as shown in FIG.

なお以上はPINの不正アクセスを例に説明したが、こ
の他にICカードと端末機器間での通信を暗号化してお
くことによシ、暗号化が不正であった場合にも同様にデ
ータが自己破壊されるrうにしてもよい。
The above explanation uses unauthorized PIN access as an example, but it is also possible to encrypt communication between the IC card and the terminal device to prevent data from being lost in the same way even if the encryption is unauthorized. It may be allowed to self-destruct.

く本発明の効果〉 本発明によシ、不正アクセスの不許可による機密性の向
上したICカードを得ることができ、製造工程は従来の
ものを若干変更するだけで良く、製造も容易であシ、実
用上天なる効果を奏する。
Effects of the Invention According to the present invention, it is possible to obtain an IC card with improved confidentiality by not allowing unauthorized access, and the manufacturing process is easy, with only slight changes to the conventional one. In practical terms, it has a heavenly effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のICカードのブロック図、第2図は本発
明のICカードのブロック図、第3図は本発明の一実施
例のブロック図、第4図(a)は従来のICカードの回
路図、第4図(b)は本発明の一実施例の回路図、第4
図(c)は本発明の他の実施例の回路図、第5図は本発
明の他の実施例のブロック図、第6図、第7図、第8図
は本発明の実施例のプログラムのフローチャートである
。 1・・・メモリ、2・・・書き込み用電源、3・・・C
PU、4・・・入出力端子、5・・・主電源、6・・・
分圧回路、7・・・昇圧回路、11・・・記憶手段、1
2・・入力手段、13・・・照合手段、14・・・出力
手段、15・・・消去手段、16・・・制御手段。 C4 昧
Fig. 1 is a block diagram of a conventional IC card, Fig. 2 is a block diagram of an IC card of the present invention, Fig. 3 is a block diagram of an embodiment of the present invention, and Fig. 4(a) is a block diagram of a conventional IC card. FIG. 4(b) is a circuit diagram of an embodiment of the present invention.
Figure (c) is a circuit diagram of another embodiment of the invention, Figure 5 is a block diagram of another embodiment of the invention, and Figures 6, 7, and 8 are programs of the embodiment of the invention. This is a flowchart. 1...Memory, 2...Writing power supply, 3...C
PU, 4... Input/output terminal, 5... Main power supply, 6...
Voltage dividing circuit, 7... Boosting circuit, 11... Storage means, 1
2... Input means, 13... Collation means, 14... Output means, 15... Erasing means, 16... Control means. C4 Addiction

Claims (1)

【特許請求の範囲】 ・1.所有者の照合情報を記憶する記憶手段と、外部か
ら所持者によシ与えられる情報を入力する入力手段と、 該入力手段から入力された情報と記憶手段に記憶された
照合情報とを照合する照合手段と、 該照合手段からの信号を出力する出力手段と、 前記記憶手段の記憶内容を消去する消去手段と、 前記記憶手段、入力手段、照合手段、出力手段、消去手
段を制御する制御手段と ゛を゛備えた不正使用防止機
能を有するICカード。 2、前記制御手段が、前記照合手段によシ所門の不正使
用が検出された場合に前記消去手段を動作させるもので
ある特許請求の範囲第1項記載のICカード。 ′3. 前記M御手段が、前記消去手段の動作可能状態
を検知する検知手段と、消去手段が動作可能状態である
旨の該検知手段からの検知信号により前記照合手段の動
作を開始押せる手段とからなる特許請求の範囲第2項記
載のICカニド。
[Claims] ・1. A storage means for storing verification information of the owner, an input means for inputting information given to the owner from the outside, and a verification method for comparing the information inputted from the input means with the verification information stored in the storage means. collation means; output means for outputting a signal from the collation means; erasure means for erasing the memory contents of the storage means; control means for controlling the storage means, input means, collation means, output means, and erasure means. An IC card with functions to prevent unauthorized use. 2. The IC card according to claim 1, wherein the control means operates the erasing means when the verification means detects any unauthorized use. '3. The M control means includes a detection means for detecting the operable state of the erasing means, and a means for starting the operation of the collation means in response to a detection signal from the detection means indicating that the erasing means is in the operable state. IC canid according to claim 2.
JP59008549A 1984-01-23 1984-01-23 Ic card having function inhibiting illegal use Granted JPS60153581A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59008549A JPS60153581A (en) 1984-01-23 1984-01-23 Ic card having function inhibiting illegal use

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59008549A JPS60153581A (en) 1984-01-23 1984-01-23 Ic card having function inhibiting illegal use

Publications (2)

Publication Number Publication Date
JPS60153581A true JPS60153581A (en) 1985-08-13
JPH0420509B2 JPH0420509B2 (en) 1992-04-03

Family

ID=11696212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59008549A Granted JPS60153581A (en) 1984-01-23 1984-01-23 Ic card having function inhibiting illegal use

Country Status (1)

Country Link
JP (1) JPS60153581A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244870A (en) * 1985-08-22 1987-02-26 Casio Comput Co Ltd Ic card discriminating system
JPS63123184A (en) * 1986-11-12 1988-05-26 Omron Tateisi Electronics Co Ic card
FR2695225A1 (en) * 1992-08-27 1994-03-04 Mitsubishi Electric Corp Integrated circuit card with control processing means and method for controlling the personal identification number of this card.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638651A (en) * 1979-07-02 1981-04-13 Cii Portable data carrier
JPS5729498A (en) * 1980-07-11 1982-02-17 Transac Dev Transact Automat Individual portable card
JPS5975380A (en) * 1982-10-21 1984-04-28 Dainippon Printing Co Ltd Ic card

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638651A (en) * 1979-07-02 1981-04-13 Cii Portable data carrier
JPS5729498A (en) * 1980-07-11 1982-02-17 Transac Dev Transact Automat Individual portable card
JPS5975380A (en) * 1982-10-21 1984-04-28 Dainippon Printing Co Ltd Ic card

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244870A (en) * 1985-08-22 1987-02-26 Casio Comput Co Ltd Ic card discriminating system
JPS63123184A (en) * 1986-11-12 1988-05-26 Omron Tateisi Electronics Co Ic card
FR2695225A1 (en) * 1992-08-27 1994-03-04 Mitsubishi Electric Corp Integrated circuit card with control processing means and method for controlling the personal identification number of this card.
US5367149A (en) * 1992-08-27 1994-11-22 Mitsubishi Denki Kabushiki Kaisha IC card and method of checking personal identification number of the same

Also Published As

Publication number Publication date
JPH0420509B2 (en) 1992-04-03

Similar Documents

Publication Publication Date Title
USRE47621E1 (en) Secure transaction microcontroller with secure boot loader
JP3176209B2 (en) Card-type storage medium and card-type storage medium issuing device
AU681588B2 (en) Protecting programs and data with card reader
JP2623332B2 (en) IC card and its operation program writing method
JP2856393B2 (en) Portable electronic devices
JPS6049942B2 (en) data processing equipment
EP0593244B1 (en) Secure IC card system with reusable prototype card
JPH0440587A (en) Portable electronic equipment
JPH04264688A (en) Method for approving password code of memory card
JPS60153581A (en) Ic card having function inhibiting illegal use
JPH0434788B2 (en)
JP2598047B2 (en) Expired card
JPH10198776A (en) Portable information recording medium, and its information writing and reading method
JPH11306301A (en) Ic card having security status with time limit
JP3251579B2 (en) Portable electronic devices
JP3302348B2 (en) Portable electronic device and key matching method
JP3057326B2 (en) IC card
KR20040097435A (en) Software unlawfulness reproduction preventing device using universal serial bus portable storing device and preventing method thereof
JPH0449147B2 (en)
JPH07129736A (en) Ic memory card
JP2609645B2 (en) Portable electronic devices
JPH01194093A (en) Portable electronic device
JPH057651Y2 (en)
JP2000105788A (en) Portable electronic device and protection method therefor
JP2000259801A (en) Memory device for ic card with initialization function

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term