JPH057651Y2 - - Google Patents

Info

Publication number
JPH057651Y2
JPH057651Y2 JP1986119971U JP11997186U JPH057651Y2 JP H057651 Y2 JPH057651 Y2 JP H057651Y2 JP 1986119971 U JP1986119971 U JP 1986119971U JP 11997186 U JP11997186 U JP 11997186U JP H057651 Y2 JPH057651 Y2 JP H057651Y2
Authority
JP
Japan
Prior art keywords
verification
card
bits
data
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986119971U
Other languages
Japanese (ja)
Other versions
JPS6325575U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986119971U priority Critical patent/JPH057651Y2/ja
Publication of JPS6325575U publication Critical patent/JPS6325575U/ja
Application granted granted Critical
Publication of JPH057651Y2 publication Critical patent/JPH057651Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 [考案の技術分野] この考案はカード認証の際の照合の成否を記憶
可能としたICカードに関する。
[Detailed description of the invention] [Technical field of the invention] This invention relates to an IC card that is capable of storing the success or failure of verification during card authentication.

[従来技術とその問題点] 近年、キヤツシユレス時代と呼ばれており、ク
ラジツト会社などにより発行されたカードを使用
することで、現金の取扱いをせずに商品の購入が
可能になつている。
[Prior art and its problems] In recent years, it has become known as the cashless era, and by using cards issued by credit card companies, it has become possible to purchase products without handling cash.

従来、使用されているカードとしては、プラス
チツクカード、エンボスカード、磁気ストライプ
カードなどがあるが、これらのカードは構造上偽
造が容易であるため不正使用が問題になつてい
る。
Conventionally, cards used include plastic cards, embossed cards, and magnetic stripe cards, but these cards are easy to forge due to their structure, so unauthorized use has become a problem.

そこで、このような問題を解決するため、カー
ド内部に暗証番号などを記憶したIC回路を組込
み、暗証番号を外部から容易に読出せないように
した情報カード、いわゆるICカードが考えられ
ており、このようないICカードとターミナルと
を組合せたICカードシステムが開発されている。
Therefore, in order to solve this problem, information cards, so-called IC cards, have been developed that incorporate an IC circuit that stores a PIN number etc. inside the card so that the PIN number cannot be read easily from the outside. An IC card system that combines such an IC card and a terminal has been developed.

ところで、このようなICカードは、カードの
秘密性を保つため、製造、発行、使用に至る各ス
テージについて夫々異なる暗証番号が用意され、
一方、これらを管理するICカード内部には、
夫々の暗証番号に対応する管理エリアが設けられ
ている。そして、各ステージにおいて暗証番号に
基く照合が行なわれ、仮に照合に失敗すると、各
管理エリアに記憶された管理情報を統合して出力
するようになつている。
By the way, in order to maintain the confidentiality of these IC cards, different pin numbers are prepared for each stage of manufacture, issuance, and use.
On the other hand, inside the IC card that manages these,
A management area is provided corresponding to each PIN number. Verification based on the password is performed at each stage, and if verification fails, the management information stored in each management area is integrated and output.

ところが、最近になつてカード認証に関する照
合データとして、暗証番号の他に、例えばデジタ
ル署名、指紋、オルタネート(個人情報、生年月
日など)IDなどを用いることが考えられ、ます
ます管理エリアでの情報管理が複雑になつてい
る。しかも、このように照合データを複数化した
場合、最終的に何が原因で照合失敗に陥つたかを
判断する材料も必要になると、照合失敗回数が規
定値を超えたところで、失敗原因にかかる情報を
専用のエリアに格納し、さらにはアプリケーシヨ
ンによつては、一度このような事態になつても、
より優先度の高い照合手段による認証で解除する
ようになると、専用エリアに書かれた内容を無効
化し、再度の発生に対する予備エリアを確保する
ようにしなければならず、このようなことから管
理エリアの規模が大きくなるだけでなく、これら
を総合的に制御する制御手段も極めて複雑になる
欠点があつた。
However, recently, it has become possible to use digital signatures, fingerprints, alternative (personal information, date of birth, etc.) IDs, etc. in addition to PIN numbers as verification data for card authentication, and it is becoming increasingly common to use information such as digital signatures, fingerprints, and alternative IDs (personal information, date of birth, etc.) Information management is becoming more complex. Moreover, when multiple pieces of matching data are created in this way, materials are also needed to determine what caused the matching failure, and when the number of matching failures exceeds a specified value, it becomes necessary to By storing information in a dedicated area, and depending on the application, even once this situation occurs,
When authentication is canceled using a verification method with a higher priority, the content written in the dedicated area must be invalidated to secure a reserve area in case it occurs again, and for this reason, the management area This has the drawback that not only does the scale of the system become large, but also that the control means for comprehensively controlling them becomes extremely complex.

[考案の目的] この考案は上記の事情に鑑みてなされたもの
で、カード認証にかかる照合の成否にかかる管理
を簡単にできるとともに、照合失敗の原因を明確
に識別でき、しかも照合失敗からの復帰を簡単に
できるICカードを提供することを目的とする。
[Purpose of the invention] This invention was created in view of the above circumstances, and it not only simplifies the management of the success or failure of verification related to card authentication, but also makes it possible to clearly identify the cause of verification failures, and to prevent verification failures from occurring. The purpose is to provide an IC card that allows easy recovery.

[考案の要点] この考案にかかるICカードによれば、カード
使用時入力される照合データと予めカードに記憶
された照合データを比較し、照合の成否を判断す
るようにしたもので、予め総てのビツト内容が
「1」に設定されるとともに照合の成否を記憶す
る記憶手段を有し、照合成功により記憶手段の内
容を先頭のものから順に「0」ビツトに書替え、
一方、照合失敗により記憶手段の最初の「1」ビ
ツトを基点としてこれに続く「1」ビツトを
「0」ビツトに書替え照合失敗回数だけ「0」ビ
ツトへの書替えを続けるとともに該連続「0」ビ
ツトの後に照合データの種類に応じた所定ビツト
数の識別データを付加し、さらに記憶手段の上記
基点に続く所定回数の連続「0」ビツトを検出し
カードを無効処理するような構成になつている。
[Key points of the invention] According to the IC card according to this invention, the verification data input when the card is used is compared with the verification data stored in the card in advance to determine the success or failure of verification. The bit content of each bit is set to "1" and has a storage means for storing the success or failure of verification, and upon success of verification, the contents of the storage means are sequentially rewritten from the first bit to "0" bit,
On the other hand, due to a verification failure, starting from the first "1" bit in the storage means, the subsequent "1" bits are rewritten to "0" bits, and rewriting to "0" bits continues for the number of times the verification fails, and the consecutive "0" bits are After the bit, a predetermined number of bits of identification data according to the type of verification data is added, and the card is invalidated by detecting a predetermined number of consecutive "0" bits following the base point of the storage means. There is.

[考案の実施例] 以下、この考案の一実施例を図面にしたがい説
明する。
[Embodiment of the invention] An embodiment of the invention will be described below with reference to the drawings.

第1図は同実施例の回路構成を示している。図
において、11はシステムバスで、このシステム
バス11にはアンサ・ツー・リセツト・データ
ROM12、アプリケーシヨンROM13、テス
トプログラムROM14、システムプログラム
ROM15、ワーキングRAM16、セントラル
コントロール17、ストレージメモリリードライ
トコントローラ18、暗号解読器19、入力バツ
フア20を介した入力コントローラ21、出力バ
ツフア22を介した出力コントローラ23が夫々
接続される。また、入力コントローラ21および
出力コントローラ23にはデータ入出力端子I/
Oが接続される。
FIG. 1 shows the circuit configuration of the same embodiment. In the figure, 11 is a system bus, and this system bus 11 carries answer-to-reset data.
ROM12, application ROM13, test program ROM14, system program
A ROM 15, a working RAM 16, a central control 17, a storage memory read/write controller 18, a decryptor 19, an input controller 21 via an input buffer 20, and an output controller 23 via an output buffer 22 are connected, respectively. In addition, the input controller 21 and the output controller 23 have data input/output terminals I/O.
O is connected.

ここで、アンサー・ツー・リセツト・データ
ROM12はICカード自身に対するあらゆる動作
条件(例えばデータ書込み、引加電圧、電流許容
値と最大印加電圧、最大データ伝送量、最大応答
持ち時間)を記憶するもので、これらの条件デー
タはカード自身の内部イニシヤルが終了すると、
予め定められたフオーマツトにのつとりアンサ・
ツー・リセツト・データとして送出する。
Here, answer to reset data
The ROM 12 stores all operating conditions for the IC card itself (for example, data writing, applied voltage, current permissible value and maximum applied voltage, maximum data transmission amount, maximum response time), and these condition data are stored in the card itself. When the internal initial is finished,
Answers in a predetermined format
Send as two-reset data.

アプリケーシヨンROM13はICカードがいか
なる種類のものかを示すカード種別データ
「APN」を記憶するもので、このカード識別デー
タは上記のアンサ・ツー・リセツト・データに基
くイニシヤルパラメータ設定の後、属性交換の際
に所定のフオーマツトにのせて送出する。
The application ROM 13 stores card type data "APN" indicating what kind of IC card it is. This card identification data is set after initial parameter setting based on the above answer-to-reset data. When exchanging, send it out in a predetermined format.

テストプログラムROM14はカードの各種テ
ストのためのプログラムを記憶している。
The test program ROM 14 stores programs for various tests of the card.

システムプログラムROM15は各種システム
プログラムとともに伝送供給されてくる信号が正
しいか否かを表わすコード信号「ACK」または
「NAC」を有している。
The system program ROM 15 has a code signal "ACK" or "NAC" indicating whether the signals transmitted and supplied together with various system programs are correct or not.

ワーキングRAM16はカード内での各種処理
データを記憶するようになつている。
The working RAM 16 is designed to store various processing data within the card.

セントラルコントローラ17は入力バツフア2
0を介して供給されるデータおよび動作状況に応
じて各回路に動作指令を出力するようにしてい
る。
The central controller 17 is an input buffer 2
An operation command is output to each circuit according to the data and operation status supplied through the circuit.

ストレージメモリリードライトコントローラ
18はセントラルコントローラ17からの指令に
応じてストレージメモリ24に対するデータの書
込み読出しを制御するものである。このリードラ
イトコントローラ18には、照合失敗回数をカウ
ントするカウンタ181を有している。
The storage memory read/write controller 18 controls writing and reading of data to and from the storage memory 24 in response to commands from the central controller 17. This read/write controller 18 has a counter 181 that counts the number of failed verifications.

ストレージメモリ24はEP−ROM(Erasable
Programmable ROM)などからなるもので、カ
ード認証のための照合データとして暗証番号
「PIN」の他に、デジタル署名、いわゆるサイン
および指紋などを記憶するシークレツトエリア2
41、カード取引に関する各種経歴データを記憶
するトランザクシヨンエリア242およびカード
認証の際の照合を成否に関するデータを記憶する
管理エリア243を有している。ここで、管理エ
リア243は予め総てのビツト内容を「1」に設
定している。
The storage memory 24 is an EP-ROM (Erasable
Programmable ROM), etc., and a secret area 2 that stores digital signatures, so-called signatures, fingerprints, etc. in addition to the personal identification number "PIN" as verification data for card authentication.
41, a transaction area 242 for storing various historical data related to card transactions, and a management area 243 for storing data regarding the success or failure of verification during card authentication. Here, in the management area 243, all bit contents are set to "1" in advance.

暗号解読器19は所定のアルゴリズムに基き入
力バツフア20を介して供給される入力データの
暗号解読を行なうようになつている。セントラル
コントローラ17には、タイマ25が接続されて
いる。このタイマ24は認証処理に要する時間を
予め所定時間に設定するもので、例えば暗証番号
「PIN」の入力開始前にセントラルコントローラ
17の指令によりセツトされるとともに、暗証番
号「PIN」入力開始によりカウントを開始し、所
定時間を経過すると、セントラルコントローラ1
7にインタラプトを掛けるようになつている。
The decryptor 19 is adapted to decrypt input data supplied via the input buffer 20 based on a predetermined algorithm. A timer 25 is connected to the central controller 17. This timer 24 is used to set the time required for the authentication process to a predetermined time in advance. For example, it is set by a command from the central controller 17 before the input of the personal identification number "PIN" begins, and it is counted when the personal identification number "PIN" is inputted. starts, and after a predetermined time elapses, the central controller 1
7 is multiplied by an interrupt.

ストレージメモリリードライトコントローラ1
8で読出されるストレージメモリ24の内容は比
較器26の一方入力端子に与えられる。比較器2
6は他方の入力端子に暗号解読器19にて解読さ
れた入力データ、ワーキングRAM16に記憶さ
れたデータなどが与えられる。そして、この比較
器26の比較出力はセントラルコントローラ17
に送られる。
Storage memory read/write controller 1
The contents of storage memory 24 read at 8 are applied to one input terminal of comparator 26. Comparator 2
6 receives input data decrypted by the decryptor 19, data stored in the working RAM 16, etc. to the other input terminal. The comparison output of this comparator 26 is then output to the central controller 17.
sent to.

なお、このようなICカードは図示しないター
ミナルに装着されるようになつており、この装着
状態で、リセツト信号Reset、システムクロツク
clockが供給されるとともに、Vcc電源、Vpp電
源が接続される。ここで、Vcc電源はシステム駆
動用電源、Vpp電源はストレージメモリ24に対
する書込み用電源であり、その電圧はアンサ・ツ
ー・リセツト・データROM12に書込まれたア
ンサー・ツー・リセツト・データにより設定され
る。また、システムクロツクclockからの信号は
分周器27を介して各回路に駆動信号Φとして供
給される。
Note that such an IC card is designed to be installed in a terminal (not shown), and in this installed state, the reset signal Reset and the system clock are output.
Clock is supplied, and Vcc power supply and Vpp power supply are connected. Here, the Vcc power supply is a power supply for driving the system, and the Vpp power supply is a power supply for writing to the storage memory 24, and the voltage thereof is set by the answer-to-reset data written in the answer-to-reset data ROM 12. Ru. Further, a signal from the system clock clock is supplied to each circuit via a frequency divider 27 as a drive signal Φ.

次に、このように構成した実施例の動作を説明
する。
Next, the operation of the embodiment configured as described above will be explained.

まず、このようなICカードを図示しないター
ミナルに装着し、この状態でカード認証のための
照合データを入力するまでを簡単に説明する。こ
の場合、ICカードをターミナルに装着すると、
予めターミナル側にて設定された初期設定信号が
送信されてくる。すると、この信号に基づく動作
条件によりICカードが動作される。つまり、セ
ントラルコントローラ17の制御によりアンサ・
ツー・リセツトデータROM12に記憶されてい
たアンサ・ツー・リセツト・データが読出され、
出力コントローラ23を介してI/O端子よりタ
ーミナルに送出される。
First, a brief explanation will be given of the steps from attaching such an IC card to a terminal (not shown) to inputting verification data for card authentication in this state. In this case, when you insert the IC card into the terminal,
An initial setting signal set in advance on the terminal side is transmitted. Then, the IC card is operated according to the operating conditions based on this signal. In other words, under the control of the central controller 17, the answer
The answer-to-reset data stored in the two-reset data ROM 12 is read out,
It is sent to the terminal from the I/O terminal via the output controller 23.

そして、ターミナルに送られたアンサ・ツー・
リセツト・データが正しいものと判定されると、
カード専用の動作条件が設定されるとともに
「ENQ」(問合わせ)コードが返送されてくる。
このコードはワーキングRAM16に書込まれ
る。この状態で、セントラルコントローラ17に
て「ENQ」コードを正常の動作で正規に受ける
ことができるか否かが判断され、システムプログ
ラムROM15よりYESの場合「ACK」、NOの
場合「NAC」の夫々の信号が取出され、出力バ
ツフア22、出力コントローラ23を介してター
ミナル側に送出される。そして、ターミナル側に
て「ACK」信号が確認されると、ターミナルの
種類に応じて異なるターミナルコード「TC」が
返送されてくる。一方、「NAC」信号が確認され
ると、ターミナルとの接続関係が断たれる。ター
ミナル側よりターミナルコード「TC」が送られ
てくると、ICカードではセントラルコントロー
ラ17にてアプリケーシヨンROM13に記憶さ
れているカードの種類に応じて異なるアプリケー
シヨンネーム「APN」が取出され、出力バツフ
ア22に一旦ラツチしたのちターミナル側に返送
する。その後、ターミナル側にて「APN」を基
にその用途種別が対応関係にあるか否かが判断さ
れると、命令コードが返送されてくる。一方、一
致しないと判断されると、ターミナルとの接続関
係が断たれる。
Then, the answer to the terminal was sent to the terminal.
If the reset data is determined to be correct,
The card-specific operating conditions will be set and an "ENQ" (inquiry) code will be sent back to you.
This code is written to working RAM 16. In this state, the central controller 17 determines whether or not the "ENQ" code can be properly received in normal operation, and the system program ROM 15 indicates "ACK" if YES and "NAC" if NO. The signal is extracted and sent to the terminal side via the output buffer 22 and output controller 23. When the ACK signal is confirmed on the terminal side, a terminal code TC, which varies depending on the type of terminal, is returned. On the other hand, if the "NAC" signal is confirmed, the connection with the terminal will be severed. When the terminal code "TC" is sent from the terminal side, the central controller 17 extracts the application name "APN" which differs depending on the type of card stored in the application ROM 13 from the IC card, and outputs the output buffer. 22 and then returns it to the terminal side. After that, when the terminal side determines whether the usage types are compatible based on the "APN", an instruction code is sent back. On the other hand, if it is determined that they do not match, the connection with the terminal is severed.

このような命令コードをまつてターミナルから
のカード認証のための照合データ入力が許可され
るようになる。
By receiving such an instruction code, input of verification data for card authentication from the terminal is permitted.

この状態で、第2図に示すフローチヤートのス
テツプA1に進む。つまり、ステツプA1では、カ
ード認証のための照合データ、この場合、暗証番
号「PIN」、サイン、指紋のいずれかが入力され
る。
In this state, proceed to step A1 of the flowchart shown in FIG. That is, in step A1, verification data for card authentication, in this case, a personal identification number "PIN", a signature, or a fingerprint is input.

このデータはI/O端子より入力コントローラ
21を介して入力バツフア20に与えられる。そ
して、ステツプA2に進む。
This data is applied from the I/O terminal to the input buffer 20 via the input controller 21. Then proceed to step A2.

このステツプA2では、セントラルコントロー
ラ17により照合データの入力が有つたことが確
認されると、入力バツフア20の照合データが比
較器26に与えられ、同時にストレージメモリリ
ードライトコントローラ18に対して、ストレー
ジメモリ24のシークレツトエリア241の照合
データの読出し命令が与えられ、該当データが読
出され、これが比較器26に与えられる。そし
て、この比較器26にてターミナル側より送られ
てきた照合データとストレージメモリ24より読
出された照合データとが比較され、この結果がセ
ントラルコントローラ17に送られる。
In this step A2, when the central controller 17 confirms that verification data has been input, the verification data in the input buffer 20 is given to the comparator 26, and at the same time, the data is sent to the storage memory read/write controller 18. A command to read the verification data of the secret area 241 of No. 24 is given, the corresponding data is read, and this is given to the comparator 26. The comparator 26 compares the verification data sent from the terminal side with the verification data read from the storage memory 24, and sends the result to the central controller 17.

この場合、仮に両者が一致すると、照合が成功
したものとしてストレージメモリ24の管理エリ
ア243の内容が先頭位置からサーチされ、最初
に見付かつた「1」ビツトを「0」ビツトに書替
える。そして、ステツプA3に進み、金銭取引な
どの取引処理が実行されるようになる。一方、ス
テツプA2において、不一致が判断されると、ス
テツプA4に進む。
In this case, if the two match, the contents of the management area 243 of the storage memory 24 are searched from the top position, assuming that the comparison was successful, and the first "1" bit found is rewritten to a "0" bit. The process then proceeds to step A3, where transaction processing such as monetary transactions is executed. On the other hand, if a mismatch is determined in step A2, the process proceeds to step A4.

このステツプA4では、照合が成功しなかつた
ものとしてストレージメモリ24の管理エリア2
43の内容が先頭位置からサーチされ、最初に見
付かつた「1」ビツトを基点としてそのまま残
し、これに続く最初の「1」ビツトを「0」に書
替える。そして、ステツプA9に進み、ストレー
ジメモリリードライトコントローラ18のカウン
タ181の内容「RTN」を+1だけカウントア
ツプする。この時のカウンタ181により基点か
ら「0」の数をカウントし、「RTN」が所定回
数、例えば3回に達しているか否かを判断する。
ここで、カウンタ181の内容「RTN」が3回
以内であれば、ステツプA1に戻り、照合データ
の再入力を促すようになる。
In this step A4, the management area 2 of the storage memory 24 is assumed to have not been successfully verified.
The contents of 43 are searched from the top position, the first "1" bit found is left as is as a base point, and the first "1" bit following it is rewritten to "0". Then, the process advances to step A9, and the content "RTN" of the counter 181 of the storage memory read/write controller 18 is counted up by +1. At this time, the counter 181 counts the number of "0"s from the base point, and it is determined whether "RTN" has reached a predetermined number of times, for example, three times.
Here, if the content "RTN" of the counter 181 is within three times, the process returns to step A1 and prompts for re-input of verification data.

その後、ステツプA1において照合データの再
入力が有ると、ステツプA2以降に進む。この場
合、依然として照合が成功しないと、ステツプ
A4に進み、先に基点と設定された「1」ビツト
に続く最初の「1」ビツトを、さらに「0」に書
替える。そして、ステツプA5に進むようになる。
Thereafter, if verification data is re-input at step A1, the process proceeds to step A2 and subsequent steps. In this case, if the match is still not successful, the step
Proceed to A4 and rewrite the first "1" bit following the "1" bit previously set as the base point to "0". Then, proceed to step A5.

以下、同様にして、ステツプA1,A2,A4,
A5の動作が繰返されるが、この場合、ステツプ
A2で照合が成功しないと判断されると、ステツ
プA4にて、先に基点と設定された「1」ビツト
に続く最初の「1」ビツトをさらに「0」に書替
えるようになる。勿論、この時点で照合が成功す
ると、ステツプA4にて基点と設定された「1」
ビツトが直ちに「0」ビツトに書替えられるの
で、照合失敗の回数は「0」となり、この時点で
無効とされる。一方、ステツプA5において、カ
ウンタ181の内容「RAN」が3回に達したこ
とが判断されると、ステツプA6に進む。
Thereafter, in the same way, step A1, A2, A4,
The action of A5 is repeated, but in this case the step
If it is determined at A2 that the verification is not successful, at step A4, the first "1" bit following the "1" bit previously set as the base point is further rewritten to "0". Of course, if the verification is successful at this point, the "1" set as the base point in step A4 will be
Since the bit is immediately rewritten to a "0" bit, the number of verification failures becomes "0" and is invalidated at this point. On the other hand, if it is determined in step A5 that the content "RAN" of the counter 181 has reached three times, the process advances to step A6.

ステツプA6では、照合データが暗証番号
「PIN」であるか否かが判断される。ここで、暗
証番号「PIN」であれば、YESとしてステツプ
A7に進み、カードの無効処理が実行される。こ
の場合、ストレージメモリ24の管理エリア24
3の内容は第3図(a)に示すようになる。ここで、
図示Aが基点、Bが照合失敗に対応する連続
「0」ビツト期間、Cが2ビツトの照合データ
「PIN」の識別データを表わしている。
In step A6, it is determined whether the verification data is a personal identification number "PIN". If the password is ``PIN'', select YES and proceed to the step.
Proceed to A7 and invalidate the card. In this case, the management area 24 of the storage memory 24
The contents of 3 are shown in Figure 3(a). here,
In the figure, A represents a base point, B represents a continuous "0" bit period corresponding to verification failure, and C represents identification data of 2-bit verification data "PIN".

また、ステツプA6において、暗証番号「PIN」
でないと判断されると、NOとしてステツプA8に
進み、今度は照合データがサインであるか否かが
判断される。ここで、サインであれば、YESと
してステツプA9に進む。このステツプA9では、
ストレージメモリ24の管理エリア243の内容
のうち先に基点と設定された「1」ビツトから最
初の「1」ビツトを、さらに「0」に書替える。
そして、ステツプA7に進み、カードの無効処理
が実行される。この場合、ストレージメモリ24
の管理エリア243の内容は第3図(b)に示すよう
になる。
Also, in step A6, enter your personal identification number "PIN".
If it is determined that this is not the case, the answer is NO and the process proceeds to step A8, where it is then determined whether or not the verification data is a signature. Here, if it is a sign, select YES and proceed to step A9. In this step A9,
Among the contents of the management area 243 of the storage memory 24, the first "1" bit from the "1" bit previously set as the base point is further rewritten to "0".
The process then proceeds to step A7, where card invalidation processing is executed. In this case, the storage memory 24
The contents of the management area 243 are as shown in FIG. 3(b).

また、ステツプA8において、サインでないと
判断されると、NOとしてステツプA10に進み、
今度は照合データが指紋であるか否かが判断され
る。ここで、指紋であれば,YESとしてステツ
プA11に進む。このステツプA11では、ストレー
ジメモリ24の管理エリア243の内容のうち先
に基点と設定された「1」ビツトから最初の第1
番目と第2番目の「1」ビツトを、夫々「0」に
書替える。そして、ステツプA7に進み、カード
の無効処理が実行される。この場合、ストレージ
メモリ24の管理エリア243の内容は第3図(c)
に示すようになる。
Also, if it is determined in step A8 that it is not a sign, the process proceeds to step A10 as NO.
This time, it is determined whether the verification data is a fingerprint. Here, if it is a fingerprint, select YES and proceed to step A11. In this step A11, the content of the management area 243 of the storage memory 24 starts from the first bit "1" which was previously set as the base point.
The 1st and 2nd "1" bits are respectively rewritten to "0". The process then proceeds to step A7, where card invalidation processing is executed. In this case, the contents of the management area 243 of the storage memory 24 are as shown in FIG. 3(c).
It becomes as shown in .

また、ステツプA10において、指紋でないと判
断されると、NOとしてステツプA12に進む。こ
のステツプA12では入力されたデータは、所定の
照合データは以外のものとして他の処理に移行す
る。
If it is determined in step A10 that it is not a fingerprint, the determination is NO and the process proceeds to step A12. In this step A12, the input data is assumed to be other than the predetermined collation data and is transferred to other processing.

したがつて、このようにすればカード認証によ
り照合が成功すれば、管理エリアの「1」ビツト
を先頭のものから順に「0」ビツトに書替えるよ
うにし、一方照合失敗があると、管理エリア内の
一番最初の「1」ビツトを基点として、これに続
く「1」ビツトを「0」ビツトに書替え、これ以
後失敗が続けば「0」ビツトが失敗回数だけ続く
ようになつているので、この時の「0」ビツトの
連続状態、つまり、「0」ビツトが所定回数例え
ば3回連続したならばカード無効のような処理に
移行できるなど照合の成否に関する管理を簡単に
行なうことができる。また、カード無効を決定す
る連続「0」ビツトに続く2ビツトを識別データ
として使用することで、照合データの種類を識別
できるようにもなつているので、照合失敗の原因
を明確に識別することもできる。さらに、照合失
敗状態を解除したい場合には、基点として残され
た「1」ビツトを強制的に「0」ビツトに書替え
るだけで可能であり、照合失敗からの復帰手続き
も簡単にすることができる。
Therefore, in this way, if verification is successful through card authentication, the "1" bits in the management area will be rewritten to "0" bits in order from the first one, whereas if verification fails, the management area will be rewritten to "0" bits. Using the first "1" bit as the base point, the following "1" bits are rewritten as "0" bits, and if failures continue from then on, "0" bits will continue for the number of failures. It is possible to easily manage the success or failure of verification, such as the continuous state of "0" bits at this time, that is, if "0" bits occur a predetermined number of times, for example, three times in a row, processing such as invalidating the card can be performed. . Additionally, by using the two bits following the consecutive "0" bits that determine card invalidation as identification data, the type of verification data can be identified, making it possible to clearly identify the cause of verification failure. You can also do it. Furthermore, if you want to cancel the verification failure state, you can do so simply by forcibly rewriting the "1" bit left as the base point to a "0" bit, which simplifies the procedure for recovering from a verification failure. can.

なお、この考案は上記の実施例にのみ限定され
ず、要旨を変更しない範囲で適宜変形して実施で
きる。例えば、上述の実施例では照合失敗による
連続「0」ビツトの後に2ビツトの識別データを
付加するようにしたが、この識別データは照合デ
ータの種類によつては2ビツト以外になることは
勿論である。
Note that this invention is not limited to the above-mentioned embodiments, and can be implemented with appropriate modifications within the scope of the invention. For example, in the above embodiment, 2 bits of identification data are added after consecutive "0" bits due to verification failure, but this identification data may of course be other than 2 bits depending on the type of verification data. It is.

[考案の効果] この考案によれば、カード認証にかかる照合の
成否に関する管理を簡単にできるとともに、照合
失敗の原因を明確に識別でき、しかも照合失敗か
らの復帰を簡単にできる。
[Effects of the invention] According to this invention, it is possible to easily manage the success or failure of verification related to card authentication, to clearly identify the cause of verification failure, and to easily recover from verification failure.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の一実施例の回路構成を示す
ブロツク図、第2図は同実施例の動作を説明する
ためのフローチヤート、第3図は同実施例の管理
エリアの内容を説明するための図である。 13……アンサ・ツー・リセツトデータ
ROM、15……システムプログラムROM、1
6……ワーキングRAM、17……セントラルコ
ントローラ、18……ストレージメモリリードラ
イトコントローラ、24……ストレージメモリ、
241……シークレツトエリア、242……トラ
ンザクシヨンエリア、243……管理エリア、2
6……比較器。
Fig. 1 is a block diagram showing the circuit configuration of an embodiment of this invention, Fig. 2 is a flowchart to explain the operation of the embodiment, and Fig. 3 explains the contents of the management area of the embodiment. This is a diagram for 13...Answer to reset data
ROM, 15...System program ROM, 1
6... Working RAM, 17... Central controller, 18... Storage memory read/write controller, 24... Storage memory,
241...Secret area, 242...Transaction area, 243...Management area, 2
6... Comparator.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] カード使用時入力される照合データと予めカー
ドに記憶された照合データを比較し、照合の成否
を判断するようにしたICカードにおいて、予め
総てのビツト内容が「1」に設定されるとともに
照合の成否を記憶する記憶手段と、照合成功によ
り上記記憶手段の内容を先頭のものから順に
「0」ビツトに書替え且つ照合失敗により上記記
憶手段の最初の「1」ビツトを基点としてこれに
続く「1」ビツトを「0」ビツトに書替え照合失
敗回数だけ「0」ビツトへの書替えを続けるとと
もに該連続「0」ビツトの後に上記照合データの
種類に応じた所定ビツト数の識別データを付加す
る制御手段と、上記記憶手段の上記基点に続く所
定回数の連続「0」ビツトを検出しカードを無効
処理する手段とを具備したことを特徴とするIC
カード。
In an IC card that compares the verification data entered when using the card with the verification data stored in the card in advance to determine whether the verification is successful, all bit contents are set to "1" in advance and the verification data is pre-stored on the card. A storage means for storing the success or failure of the above-mentioned storage means, and a storage means for rewriting the contents of the storage means to bits "0" starting from the first one if the verification is successful, and rewriting the contents of the storage means starting from the first "1" bit of the storage means if the verification fails, Control to continue rewriting ``1'' bits to ``0'' bits and continue rewriting them to ``0'' bits for the number of verification failures, and to add identification data of a predetermined number of bits according to the type of verification data after the continuous ``0'' bits. and means for detecting a predetermined number of consecutive "0" bits following the base point of the storage means and invalidating the card.
card.
JP1986119971U 1986-08-05 1986-08-05 Expired - Lifetime JPH057651Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986119971U JPH057651Y2 (en) 1986-08-05 1986-08-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986119971U JPH057651Y2 (en) 1986-08-05 1986-08-05

Publications (2)

Publication Number Publication Date
JPS6325575U JPS6325575U (en) 1988-02-19
JPH057651Y2 true JPH057651Y2 (en) 1993-02-25

Family

ID=31007850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986119971U Expired - Lifetime JPH057651Y2 (en) 1986-08-05 1986-08-05

Country Status (1)

Country Link
JP (1) JPH057651Y2 (en)

Also Published As

Publication number Publication date
JPS6325575U (en) 1988-02-19

Similar Documents

Publication Publication Date Title
US5097115A (en) Transaction authentication system
US4758718A (en) High security IC card with an updatable password
JPH0682405B2 (en) Test program start method
JP3176209B2 (en) Card-type storage medium and card-type storage medium issuing device
EP0243873B1 (en) Ic card identification system including pin-check time means
JP2623332B2 (en) IC card and its operation program writing method
US5010237A (en) IC card system for preventing unauthorized data alteration
WO1991017524A1 (en) Smart card validation device and method
JPH0762862B2 (en) Authentication method in IC card system
US6505144B2 (en) Portable object reader terminal, portable object, and process for self-diagnosis and supervision of same
JPS61220069A (en) Certification system for ic card
JPH057651Y2 (en)
JPH0822517A (en) Forgery preventing system for hybrid card
JP2555548B2 (en) Trading method by trading medium
JP2712149B2 (en) Test program starting method and test program starting device
JP2712148B2 (en) Test program starting method and test program starting device
JPH06309531A (en) Checking method for instruction format given to ic card
JPH0530203Y2 (en)
JPS60153581A (en) Ic card having function inhibiting illegal use
JP2556326B2 (en) IC card information processing system
JP2631656B2 (en) IC card information processing system
JPH01194093A (en) Portable electronic device
JPH0734216B2 (en) IC card
JPH0760452B2 (en) IC card system
AU651584B2 (en) Smart card validation device and method