JPS6035661U - オフセツト電位印加回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第３図は従来の直流結合型平衡伝送回路図、第１図およ
び第２図はそれぞれ本考案の第１および第２の実施例の
オフセット電位印加手段を具備した直流結合型平衡伝送
回路例の回路図である。 なお図面に使用した符号はそれぞれ以下のものを示す。 １・・・・・・送信回路、２，３・・・・・・送信回路
の相補出力端子、４・・・・・・平衡伝送路、５・・・
・・・整合用終端抵抗、６，７・・・・・・受信回路の
差動入力端子、訃・・・・・受信回路、９・・・・・・
受信回路の出力端子、１０〜１３・・・・・・直列抵抗
、１４・・・・・・プルアップ抵抗、１５・・・・・・
プルダウン抵抗、１６・・・・・・受信回路の電源端子
、１７・・・・・・受信回路の接地端子。

Claims (2)

【実用新案登録請求の範囲】
1. （１）送信回路と受信回路が同一伝送路に接続される直
   流結合型平衡伝送回路において、前記平衡伝送路の受信
   側近傍の２線間に橋絡接続された整合用終端抵抗と、こ
   の整合用終端抵抗の両端各端と受信回路の各差動入力端
   子とのそれぞれの間に直列に挿入接続され、伝送路全般
   の障害時においても、受信回路の出力電位を一定電位に
   確定させるための抵抗とを、具備していることを特徴と
   するオフセット電位印加回路。
2. （２）　　一方の一定電位確定用抵抗の終端と受信回路
   の一方の差動入力端子の接続点と、受信回路の電源端子
   との間にプルアップ抵抗が挿入され、他方の一定電位確
   定用抵抗の終端と受信回路の他方の差動入力端子の接続
   点と、受信回路の接地端子との間にプルダウン抵抗が挿
   入されていることを特徴とする実用新案登録請求の範囲
   第１項記載のオフセット電位印加回路。