JPS6035303Y2

JPS6035303Y2 - Waveform shaping circuit

Info

Publication number: JPS6035303Y2
Application number: JP11563684U
Authority: JP
Inventors: 忠俊坂田
Original assignee: ソニー株式会社
Priority date: 1984-07-28
Filing date: 1984-07-28
Publication date: 1985-10-21
Also published as: JPS6047326U

Description

【考案の詳細な説明】波形整形回路としてシュミット回路が一般的であるが、
このシュミット回路は、例えば第１図に示すように構成
され、第２図及び第３図に示すような特性を有する。[Detailed explanation of the invention] Schmitt circuits are commonly used as waveform shaping circuits, but
This Schmitt circuit is configured, for example, as shown in FIG. 1, and has characteristics as shown in FIGS. 2 and 3.

すなわち、出力電圧Ｖｏｕｔが転位する入力電圧Ｖｉｎ
のスレッショールドレベルＶ□、■２ハ、Ｖ１＝（Ｒ２＋Ｒ３＋Ｒ１ＶＣＣＶＢＥ２）Ｒ６（ｈＦＥ＋１） ×Ｒ４（Ｒ２＋Ｒ３）＋Ｒ６’（ｈＦ、、□）Ｒ２＋
Ｒ３＋Ｒ４十ＶＢＥ］ ”２＝（Ｒ２＋Ｒ３＋Ｒ，ＶＣＣＶＢＥ２）Ｒ
６（１＋ −）＋ −Ｆ−１− １−ＩＦＥｈＦＥ ×Ｒ−４Ｒ２（Ｒ３＋Ｒ４）１＋Ｖ
ＢＥ］＋Ｒ６（１＋ −）Ｒ３＋Ｒ４Ｒ２＋Ｒ３＋Ｒ４ｈＦＥＶＢＥＩ、ＶＢＥ２：）ランジスタＱ１、Ｑ２のベース
・エミッタ間電圧ｈＦＥ：トランジスタＱ１、Ｑ２の電流増幅率となる。That is, the input voltage Vin at which the output voltage Vout shifts
Threshold level of V
R3+R4 10VBE] ”2= (R2+R3+R, VCCVBE2)R
6(1+ -) + -F-1- 1-IFE hFE ×R-4R2(R3+R4) 1 +V
BE]+R6(1+-) R3+R4R2+R3+R4h FE VBEI, VBE2:) Base-emitter voltage hFE of transistors Q1 and Q2: Current amplification factor of transistors Q1 and Q2.

そして、トランジスタＱ２のベースから見た信号源イン
ピーダンスが、トランジスタＱ２の入力インピーダンス
よりも十分に小さく、すなわち、ム西り強汎（１＋ｈｐｇ）Ｒ２＋Ｒ３＋Ｒ４を満足し、また電流増幅率ｈＦＥが十分に大きいとすれ
ば、上式は次のようになる。The signal source impedance seen from the base of transistor Q2 is sufficiently smaller than the input impedance of transistor Q2, that is, it satisfies the following: R2+R3+R4, and the current amplification factor hFE is sufficiently large. Then, the above formula becomes:

Ｖ〜−ｋＶｏ。V~-kVo.

＋（ＶＢＥＩＶＢＥ２）’−Ｒ２＋Ｒ３＋
Ｒ。+ (VBEI VBE2)'-R2+ R3+
R.

Ｒ６Ｒ４（Ｒ２＋Ｒ３＋Ｒ４しＶＢＥ２）＋ＶＢＥｔＶ２””
Ｒ２・Ｒ４Ｒ２＋Ｒ３＋Ｒ７Ｒ・従って、電圧ＶｎｇｔｇＶＢＥ２は負の温度特性を
有すので、このシュミット回路では、スレッショールド
レベル■２は負の温度特性を有することになる。R6R4 (R2+R3+R4 and VBE2)+VBEtV2""
R2·R4 R2+R3+R7R· Therefore, since the voltage Vngt g VBE2 has a negative temperature characteristic, in this Schmitt circuit, the threshold level 2 has a negative temperature characteristic.

またスレッショールドレベルＶ□、■２ハ、共に電源電
圧ＶＣＣに対して依存性を有してしまう。Further, both the threshold levels V□ and ②2C have dependence on the power supply voltage VCC.

さらにスレッショールドレベルＶ１．ＶＪびそのヒステ
リシス幅に対する設計の自由度が小さい。Furthermore, the threshold level V1. There is little freedom in designing the VJ and its hysteresis width.

本考案は、以上の欠点を一掃すると共に、ＩＣ化が容易
な波形整形回路を提供しようとするものである。The present invention aims to eliminate the above-mentioned drawbacks and provide a waveform shaping circuit that can be easily integrated into an IC.

以下その一例について説明しよう。An example of this will be explained below.

第４図において、入力端子Ｔ１１がトランジスタＱｌ、
のベースに接続され、そのコレクタが接地され、そのエ
ミッタがバイアス用のダイオードＤ□１を通じてトラン
ジスタＱ□３のベースに接続される。In FIG. 4, the input terminal T11 is a transistor Ql,
Its collector is grounded, and its emitter is connected to the base of the transistor Q□3 through a bias diode D□1.

このトランジスタＱ１３は、トランジスタＱ□、と共に
電流増幅型差動アンプ１を構成しているもので、それら
のエミッタは互いに接続されると共に、定電流源用のト
ランジスタＱ１０のコレクタ・エミッタ間を通じ、さら
に抵抗器Ｒ１ｏを通じて接地され、トランジスタＱ□、
のベースは、バイアス用のダイオードＤ１□を通じ、さ
らにトランジスタＱ１゜のエミッタ・コレクタ間を通じ
て接地される。This transistor Q13 constitutes the current amplification type differential amplifier 1 together with the transistor Q□, and their emitters are connected to each other, and the transistor Q13 is connected to the collector and emitter of the constant current source transistor Q10. Grounded through resistor R1o, transistor Q□,
The base of is grounded through a bias diode D1□ and further between the emitter and collector of the transistor Q1°.

またトランジスタＱｔ３＊Ｑ１４のベースが、トラン
ジスタＱ１５？ＱＩＯのコレクタ・エミッタ間を通
じ、さらに共通の抵抗器Ｒ□１を通じて電源端子Ｔ１３
に接続されると共に、それらのコレクタが、トランジス
タＱ１７９ＱＩＯのコレクタ・エミッタ間を通じて端
子Ｔ□３に接続される。Also, the base of transistor Qt3*Q14 is transistor Q15? The power supply terminal T13 is connected between the collector and emitter of QIO and further through the common resistor R□1.
, and their collectors are connected to terminal T□3 through the collectors and emitters of transistors Q179 and QIO.

そしてトランジスタＱ１７は、トランジスタＱ２７と共
に第１のカレントミラー回路７を構成しているもので、
トランジスタＱ１□のコレクタがそのベースに接続され
ると共に、トランジスタＱ２７のベースに接続され、こ
のトランジスタＱ、、のエミッタが端子Ｔ、３に接続さ
れ、そのコレクタが出力端子Ｔ１□に接続される。The transistor Q17 constitutes the first current mirror circuit 7 together with the transistor Q27.
The collector of transistor Q1□ is connected to its base and to the base of transistor Q27, the emitter of this transistor Q, , is connected to terminal T,3, and its collector is connected to output terminal T1□.

同様に、トランジスタＱ工８は、トランジスタＱ２Ｂと
共に第２のカレントミラー回路８を構成しているもので
、トランジスタＱ□８のコレクタがそのベースに接続さ
れると共に、トランジスタＱ２８のベースに接続され、
このトランジスタＱ２８のエミッタは端子Ｔ１３に接続
される。Similarly, the transistor Q8 constitutes the second current mirror circuit 8 together with the transistor Q2B, and the collector of the transistor Q8 is connected to its base, and is also connected to the base of the transistor Q28.
The emitter of this transistor Q28 is connected to terminal T13.

そしてトランジスタＱ２８は、トランジスタＱ２２＊
Ｑ１２と共に、正帰還路を構成している。And transistor Q28 is transistor Q22*
Together with Q12, it constitutes a positive feedback path.

すなわち、トランジスタＱ２８のコレクタが、トランジ
スタＱ２２のベースに接続され、このトランジスタＱ２
□のコレクタ・エミッタ間が抵抗器Ｒ２□に並列接続さ
れると共に、抵抗器Ｒ２□〜Ｒ２３が直列接続され、抵
抗器Ｒ２３の遊端が接地され、さらに抵抗器Ｒ２２とＲ
２３との接続点がトランジスタＱ１□のベースに接続さ
れる。That is, the collector of transistor Q28 is connected to the base of transistor Q22, and the collector of transistor Q28 is connected to the base of transistor Q22.
The collector and emitter of □ are connected in parallel to resistor R2□, and the resistors R2□ to R23 are connected in series, the free end of resistor R23 is grounded, and the resistors R22 and R23 are connected in series.
The connection point with 23 is connected to the base of transistor Q1□.

またトランジスタＱ２８のコレクタが、定電流源用のト
ランジスタＱ２゜のコレクタ・エミッタ間を通じ、さら
に抵抗器Ｒ２ｏを通じて接地される。Further, the collector of the transistor Q28 is grounded through the collector and emitter of the constant current source transistor Q2°, and further through the resistor R2o.

そして抵抗器Ｒ２，〜Ｒ２３の直列回路には、バイアス
回路３によって一定のバイアス電圧が供給される。A constant bias voltage is supplied by the bias circuit 3 to the series circuit of the resistors R2 and R23.

すなわち、端子Ｔ□３と接地との間に、抵抗器Ｒ３１と
ダイオードＤ３□〜Ｄあとが直列接続されると共に、抵
抗器Ｒ３１とダイオードＤ３１との接続点がトランジス
タｑ□のベースに接続され、そのコレクタが端子Ｔ□３
に接続され、そのエミッタが、抵抗器Ｒ３□とダイオー
ドＤ３４と抵抗器Ｒ３３との直列回路を通じて接地され
、トランジスタＱ３１のエミッタに一定電圧■。That is, the resistor R31 and the diodes D3□ to D are connected in series between the terminal T□3 and the ground, and the connection point between the resistor R31 and the diode D31 is connected to the base of the transistor q□. Its collector is terminal T□3
, and its emitter is grounded through a series circuit of resistor R3□, diode D34, and resistor R33, and a constant voltage ■ is applied to the emitter of transistor Q31.

が取り出される。そしてこのトランジスタも□のエミッ
タが、抵器Ｒ２□とトランジスタＱ２２のコレクタとの
接続点に接続され、電圧ＶＢが抵抗器Ｒ２□〜Ｒ２３の
直列回路に供給される。is taken out. The emitter of this transistor also is connected to the connection point between the resistor R2□ and the collector of the transistor Q22, and the voltage VB is supplied to the series circuit of the resistors R2□ to R23.

また抵抗器Ｒ３□とダイオードＤ３４との接続点が、ト
ランジスタＱ２０９ＱＩＯのベースに接続され、これ
らに一定のベースバイアス電圧が供給されてトランジス
タＱ２０のコレクタ電流はＩｏ、トランジスタＱ１ｏの
コレクタ電流は２Ｉｏとされる。Furthermore, the connection point between the resistor R3□ and the diode D34 is connected to the base of the transistor Q209 QIO, and a constant base bias voltage is supplied to these, so that the collector current of the transistor Q20 is Io, and the collector current of the transistor Q1o is 2Io. be done.

さらに、抵抗器Ｒ３□とダイオードＤ３４との接続点が
、トランジスタＱ３２のベースに接続され、そのエミッ
タが抵抗器Ｒ３，を通じて接地され、そのコレクタが抵
抗器Ｒ３５及びダイオードＤ３５の直列回路を通じて端
子Ｔ□３に接続され、そのコレクタに一定電圧が取り出
される。Furthermore, the connection point between resistor R3□ and diode D34 is connected to the base of transistor Q32, its emitter is grounded through resistor R3, and its collector is connected through a series circuit of resistor R35 and diode D35 to terminal T□. 3, and a constant voltage is taken out to its collector.

そしてこのコレクタがトランジスタＱ□６＊Ｑ１５の
ベースに接続続されて、これらに一定のベースバイアス
電圧が供給される。This collector is connected to the base of the transistor Q□6*Q15, and a constant base bias voltage is supplied to these transistors.

なお、対応するトランジスタは、互いに等しい特性とさ
れる。Note that the corresponding transistors have the same characteristics.

このような構成によれば、入力電圧Ｖｉｎが“０°゛（
接地電位）のときには、トランジスタＱ□１はオンとな
るので、トランジスタＱ１３はオフとなり、トランジス
タＱ□、はオンとなる。According to such a configuration, the input voltage Vin is “0°゛(
(ground potential), transistor Q□1 is turned on, transistor Q13 is turned off, and transistor Q□ is turned on.

そしてトランジスタＱ１３がオフなので、トランジスタ
Ｑ□７がオフとなり、これによりトランジスタＱ２７も
オフとなって出力電圧ＶＯｕｔ（出力電流）は“０゛と
なる。Since the transistor Q13 is off, the transistor Q□7 is turned off, which also turns off the transistor Q27, and the output voltage VOut (output current) becomes "0".

そしてこの場合、トランジスタＱ１３はオフ、トランジ
スタＱ１４はオンであるから、トランジスタＱ１４のコ
レクタ電流は、トランジスタＱ１ｏのコレクタ電流２Ｉ
ｏに等しくなる。In this case, since transistor Q13 is off and transistor Q14 is on, the collector current of transistor Q14 is equal to the collector current 2I of transistor Q1o.
is equal to o.

そしてトランジスタＱ１４のコレクタ電流はトランジス
タＱ１８のコレクタ電流に等しく、このコレクタ電流は
トランジスタＱ２Ｂのコレクタ電流に等しい。The collector current of transistor Q14 is then equal to the collector current of transistor Q18, which is equal to the collector current of transistor Q2B.

従ってトランジスタＱ２８のコレクタ電流も２Ｉｏとな
る。Therefore, the collector current of transistor Q28 is also 2Io.

そしてこのコレクタ電流２Ｉｏのうち、電流Ｉ０がトラ
ンジスタＱ２０のコレクタ電流となるので、残る［ｉＩ
。Of this collector current 2Io, current I0 becomes the collector current of transistor Q20, so the remaining [iI
.

がトランジスタＱ２゜のベースに流れ、これによりトラ
ンジスタＱ２□はオンである。flows to the base of transistor Q2°, which turns transistor Q2□ on.

従って抵抗器Ｒ２□とＲ２３との接続点の分圧電圧は、
２３Ｒ２２＋Ｒ２３” となり、トランジスタＱ２□がオフの場合の分圧電圧 −」集−ＶＥＲ２１＋Ｒ２２＋Ｒ２３よりも高くなるので、トランジスタＱ□２のベース電圧
は、トランジスタＱ１□のベース電圧よりも高電位とな
る。Therefore, the divided voltage at the connection point between resistors R2□ and R23 is
23 R22+R23'', which is higher than the divided voltage when transistor Q2□ is off. .

従ってトランジスタＱ１６のコレクタ電圧ハ、トランジ
スタＱ１５のコレクタ電圧よりも高電位になるので、ト
ランジスタＱ１４はオン状態にあり、トランジスタＱ１
３はオフ状態にある。Therefore, the collector voltage of transistor Q16 becomes higher than the collector voltage of transistor Q15, so transistor Q14 is in an on state, and transistor Q1
3 is in the off state.

一方、入力電圧Ｖｉｎが１゛のときには、トランジスタ
Ｑ１５のコレクタ電圧が、トランジスタＱ□６のコレク
タ電圧よりも高電位となり、トランジスタＱ１３はオン
となり、トランジスタＱ□４はオフとなる。On the other hand, when the input voltage Vin is 1, the collector voltage of the transistor Q15 is higher than the collector voltage of the transistor Q□6, the transistor Q13 is turned on, and the transistor Q□4 is turned off.

そしてトランジスタＱ□３がオンなので、トランジスタ
Ｑ□７？Ｑ２７がそれぞオンになり、出力電圧Ｖｏｕ
ｔは“１゛′となる。And since transistor Q□3 is on, transistor Q□7? Q27 respectively turn on, and the output voltage Vou
t becomes "1".

そしてこの場合、トランジスタＱ１４はオフであるから
、トランジスタＱｉｓｔＱ２８もそれぞれオフであり
、従ってトランジスタＱ２８のコレクタ電流らは、トラ
ンジスタＱ２□のベースから流れようとするので、トラ
ンジスタＱ２□はオフとなる。In this case, since the transistor Q14 is off, the transistors Qist and Q28 are also off, and the collector currents of the transistor Q28 tend to flow from the base of the transistor Q2□, so the transistor Q2□ is turned off.

従って抵抗器Ｒ２□とＲ２３との接続点の電位は低下す
るので、トランジスタＱ１２のベース電圧は低電位とな
り、これによりトランジスタＱ□、はオフ状態にあり、
トランジスタＱ１３はオン状態にある。Therefore, the potential at the connection point between resistors R2□ and R23 decreases, so the base voltage of transistor Q12 becomes a low potential, so that transistor Q□ is in an off state.
Transistor Q13 is in an on state.

こうして入力電位Ｖｉｎのレベルに対応して端子Ｔ１□
には０°゛または“°１゛になる信号が取り出されるが
、この場合、スレッショールドレベルＶ１．Ｖ２は、上
述から明らかなように、■＝−′−■・１Ｒ２２＋Ｒ２３ ■＝−」も−一２Ｒ２１＋Ｒ２゜＋Ｒ２３” となる。In this way, the terminal T1□ corresponds to the level of the input potential Vin.
A signal that becomes 0° or "°1" is extracted, but in this case, as is clear from the above, the threshold level V1.V2 is also equal to ■=-'-■・1R22+R23 -2R21+R2°+R23''.

従って本考案によれば、スレッショールドレベルＶ０．
ｖ２が温度特性をもつことがない。Therefore, according to the present invention, the threshold level V0.
v2 does not have temperature characteristics.

また電源電圧Ｖ。Also, the power supply voltage V.

Ｃに対する依存性もない。さらにスレッショールドレベ
ルｖ１．ｖ２及びそヒステリシス幅に対する設計の自由
度も大きい。There is no dependency on C. Furthermore, the threshold level v1. There is also a large degree of freedom in designing v2 and its hysteresis width.

また上式に示されているように、低入力レベルでの動作
もできる。It can also operate at low input levels, as shown in the above equation.

さらにＩＣ化も簡単である。しかもその場合、抵抗器Ｒ
２１〜Ｒ２３がばらついても、その相対的ばらつきはほ
とんどないので、スレッショールドレベルＶ１．Ｖ２の
ばらつキカはとんどない。Furthermore, it is easy to integrate it into an IC. Moreover, in that case, the resistor R
Even if 21 to R23 vary, there is almost no relative variation, so the threshold level V1. The variation in V2 is incredible.

第５図は、従来例及び本考案の回路の温度特性を示す測
定結果である。FIG. 5 shows measurement results showing the temperature characteristics of the conventional circuit and the circuit of the present invention.

これからも明らかなように、本考案によれば、周囲温度
が変化しても、スレッショールドレベルＶ□、Ｖ２はほ
とんど変化せず、極めて安定な特性であ。As is clear from this, according to the present invention, even if the ambient temperature changes, the threshold levels V□ and V2 hardly change, and the characteristics are extremely stable.

なお上述においては、抵抗器Ｒ２１を、トランジスタＱ
２２に並列接続した場合であるが、トランジスタＱ２゜
及び抵抗器Ｒ２゜の直列回路に並列接続してもよい。In the above description, the resistor R21 is replaced by the transistor Q.
22, but it may also be connected in parallel to a series circuit of a transistor Q2° and a resistor R2°.

またＲ２□＝０でもよい。Further, R2□=0 may be used.

[Brief explanation of drawings]

第１図は従来例の接続図、第２図及び第３図はその説明
のための図、第４図は本考案の一例の接続図、第５図は
その特性の測定結果を示す図である。Ｔ１□は入力端子、Ｔ１゜は出力端子である。Fig. 1 is a connection diagram of a conventional example, Figs. 2 and 3 are diagrams for explaining the same, Fig. 4 is a connection diagram of an example of the present invention, and Fig. 5 is a diagram showing the measurement results of its characteristics. be. T1□ is an input terminal, and T1° is an output terminal.

Claims

[Scope of utility model registration request]

The emitters of the first and second transistors are connected to a common constant current source to configure a differential amplifier, and at least the first
and a second resistor are connected in series, a predetermined stabilized bias voltage is supplied to the series circuit of the first and second resistors, and one of the first and second resistors is connected in series. On the other hand, the collector and emitter of the third transistor are connected in parallel, and the collector current of the second transistor is supplied to the base of the third transistor, and the collector current of the second transistor is supplied to the base of the third transistor.
The divided voltage obtained in the series circuit of the second resistor and the second resistor is positively fed back to the base of the second transistor through the fourth transistor, and the input signal is connected to the fifth transistor having the same grounding type as the fourth transistor. Through the transistor, the first
A waveform shaping circuit that is supplied to the base of the transistor, and a shaped output is taken out from the collector of the first or second transistor.