JPS6033325B2 - Unified timing method in communication systems - Google Patents

Unified timing method in communication systems

Info

Publication number
JPS6033325B2
JPS6033325B2 JP9063279A JP9063279A JPS6033325B2 JP S6033325 B2 JPS6033325 B2 JP S6033325B2 JP 9063279 A JP9063279 A JP 9063279A JP 9063279 A JP9063279 A JP 9063279A JP S6033325 B2 JPS6033325 B2 JP S6033325B2
Authority
JP
Japan
Prior art keywords
modem
clock
group
division multiplexing
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9063279A
Other languages
Japanese (ja)
Other versions
JPS5614742A (en
Inventor
紀明 藤村
恒雄 木之下
政 青野
尚 加来
泰也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9063279A priority Critical patent/JPS6033325B2/en
Publication of JPS5614742A publication Critical patent/JPS5614742A/en
Publication of JPS6033325B2 publication Critical patent/JPS6033325B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0679Clock or time synchronisation in a network by determining clock distribution path in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 本発明は、時分割多重化モデムを含む弾信システムにお
けるタイミング統一方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a timing unification scheme in a telecommunications system including a time division multiplexed modem.

第1図は時分割多重化モデムを含む通常の通信システム
を示す図、第2図は時分割多重化モデムにおける変調速
度と多重化の関係を示す図である。
FIG. 1 is a diagram showing a normal communication system including a time division multiplexing modem, and FIG. 2 is a diagram showing the relationship between modulation rate and multiplexing in the time division multiplexing modem.

第1図において、M、mは時分割多重化モデム(以下、
TOM付モデムという)である。
In Figure 1, M and m are time division multiplex modems (hereinafter referred to as
It is called a modem with TOM).

このTDM付モデムはCCITT勧告V2針士様モデム
である。この種のTDM付モデムの動作を説明すると、
2400bpsのチャネル(低速回線)#1、#2、#
3、#4のそれぞれに対して1/960M秒のビットが
割当てられ、1/960M秒の連続する4個のビットが
直交振幅変調された高速回線に送出される。この場合、
多重化されるチャネルの通信速度は、モデムの変調速度
と同期がとれている必要がある。即ち、ひとつのチャネ
ルについて2400×4=9600 なる関係が正確に成立しなければならない。
This modem with TDM is a CCITT recommendation V2 modem for needlemen. To explain the operation of this type of modem with TDM,
2400 bps channel (low speed line) #1, #2, #
A bit of 1/960 Msec is assigned to each of #3 and #4, and four consecutive bits of 1/960 Msec are transmitted to a high-speed line subjected to quadrature amplitude modulation. in this case,
The communication speed of the multiplexed channel must be synchronized with the modulation speed of the modem. That is, the relationship 2400×4=9600 must be accurately established for one channel.

したがって、第1図に示す如き通信システムにおいては
、TDM付モデム内に持つクロック発生器から、これを
源に分周することで2400HZのクロックを作り、こ
れを端末や通信制御ユニットに分配し、通信システム全
体としてタイミングの統一を取っている。また、他の方
法として、チャネル#1から2400HZのクロツクを
もらい、TDM付モデム内に持つクロック発生器からこ
れに同期した2400HZの信号を作り、これを他のチ
ャネル#2、#3、#4に分配するものも知られている
。第3図は本発明が適用される通信システムを示すもの
であって、m′,、ないしm′3、m,ないしm3、M
,ないしM3およいびM′,ないしM′3は、TDM付
モデムを示している。TDM付モデムM,、M2および
M3は第1のモデム群を構成し、TDM付モデムm,、
m2およびm3は第2のモデム群を構成している。第2
のモデム群に属する各TDM付モデムm,、m2、m3
の低速回線側と、第1のモデム群に属する各TDM付モ
デムM,、M2、M3の低速回線側とは低速回線で相互
接続されている。このような接続は、TDM付モデムや
回線の1個所に故障が生じた場合でも通信を行い得るよ
うにするため、採用されるものである。ところが、第3
図の如き通信システムにおいては、例えば、モデムM.
とモデムM2とのタイミングがずれている場合モデムm
,では前述した如きタイミング統一方式を採用すること
が出来ない。本発明は、上記の考察に基づくものであっ
て、複数の時分割多重化モデムを有する第1のモデム群
と、複数の時分割多重化モデムを有する第2のモデム群
とを備え、第1のモデム群に属する各時分割多重化モデ
ムの低速回線側を第2のモデム群に属する複数の時分割
多重化モデムの低速回線側に低速回線で接続した通信シ
ステムにおいて、通信システム全体のタイミングを確実
に統一できるようにした通信システムのタイミング統一
方式を提供することを目的としている。
Therefore, in a communication system as shown in Fig. 1, a 2400Hz clock is created by frequency-dividing the clock generator in the TDM modem, and this is distributed to terminals and communication control units. The timing is unified throughout the communication system. Another method is to receive a 2400Hz clock from channel #1, create a 2400Hz signal synchronized with this from the clock generator in the TDM modem, and send this to other channels #2, #3, #4. It is also known that it distributes to FIG. 3 shows a communication system to which the present invention is applied.
, to M3 and M', to M'3 indicate modems with TDM. The TDM-equipped modems M, , M2 and M3 constitute a first modem group, and the TDM-equipped modems m, , M2 and M3 constitute a first modem group.
m2 and m3 constitute a second modem group. Second
Each modem with TDM belonging to the modem group m,, m2, m3
The low-speed line side of the TDM modems M, , M2, and M3 belonging to the first modem group are interconnected by a low-speed line. Such a connection is adopted in order to enable communication even if a failure occurs in one part of the TDM-equipped modem or line. However, the third
In the communication system shown in the figure, for example, a modem M.
If the timing between modem M2 and modem M2 is different, modem m
, it is not possible to adopt the timing unification method as described above. The present invention is based on the above consideration, and includes a first modem group having a plurality of time division multiplexing modems, a second modem group having a plurality of time division multiplexing modems, and a second modem group having a plurality of time division multiplexing modems. In a communication system in which the low-speed line side of each time-division multiplexing modem belonging to a modem group is connected to the low-speed line side of a plurality of time-division multiplexing modems belonging to a second modem group by a low-speed line, the timing of the entire communication system is The purpose of this invention is to provide a timing unification method for communication systems that ensures unification.

そしてそのため本発明の通信システムにおけるタイミン
グ統一方式は、複数の時分割多重化モデムを互いに並列
に配置したモデム群を設定し、上記設定したモデム群の
パターンを用い、第1のモデム群及び第2のモデム群を
構成し、前記第1のモデム群に属する各時分割多重化モ
デムの低速回線側と前記第2のモデム群に属する各時分
割多重化モデムの低速回線側とを低速回線で相互接続せ
しめた通信システムにおけるタイミング統一方式であっ
て、前記時分割多重化モデムに、位相同期回路と、前記
位相同期回路の出力するクロツクに同期して時分割多重
化動作を行う手段と、前記位相同期回路に外部からのク
ロツクを入力させるためのクロツク入力端子と、前記位
相同期回路の出力するクロツクを外部に送出するための
ク。ック出力端子とを設け、前記第1のモデム群又は第
2のモデム群に属する複数の時分割多重化モデムの内の
1個の時分割多重化モデムを主モデムに選定すると共に
残りの時分割多重化モデムを従モデムとし、前記主モデ
ムの位相同期回路に対しては、当該主モデム内のクロツ
クに発生源からのクロツクを入力せしめる当該クロック
に同期したクロツクを出力せしめ、前記従モデムの位相
同期回路に対しては、主モデムのクロック出力端子、ク
ロック信号線及び当該従モデムのクロック入力端子を介
して主モデムの位相同期回路の出力するクロツクを入力
せしめ、且つ当該従モデム内のクロック発生源からのク
ロツクを入力して当該従モデムの位相同期回路から主モ
デムの位相同期回路の出力するクロックに同期したクロ
ックを出力せしめる事により、前記第1のモデム群又は
第2のモデム群内の時分割多重化モデム同士のクロック
を同期したことを特徴とする通信システムにおけるタイ
ミング統一方式である。以下、本発明を図面を参照しつ
つ説明する。
Therefore, the timing unification method in the communication system of the present invention sets a modem group in which a plurality of time-division multiplexing modems are arranged in parallel with each other, and uses the pattern of the modem group set above to modem group, and the low-speed line side of each time-division multiplexing modem belonging to the first modem group and the low-speed line side of each time-division multiplexing modem belonging to the second modem group are interconnected via a low-speed line. A timing unification method in a communication system connected to the time division multiplexing modem, the time division multiplexing modem comprising: a phase synchronization circuit; means for performing a time division multiplexing operation in synchronization with a clock output from the phase synchronization circuit; A clock input terminal for inputting an external clock to the synchronous circuit, and a clock for transmitting the clock output from the phase synchronous circuit to the outside. one time-division multiplexing modem among the plurality of time-division multiplexing modems belonging to the first modem group or the second modem group is selected as the main modem, and the remaining A division multiplexing modem is used as a slave modem, and the phase synchronization circuit of the master modem outputs a clock synchronized with the clock that inputs the clock from the source to the clock in the master modem. The phase synchronized circuit is supplied with the clock output from the phase synchronized circuit of the main modem through the clock output terminal of the main modem, the clock signal line, and the clock input terminal of the slave modem, and the clock in the slave modem. By inputting the clock from the generation source and outputting a clock synchronized with the clock output from the phase synchronization circuit of the main modem from the phase synchronization circuit of the slave modem, This is a timing unification method in a communication system characterized by synchronizing the clocks of time division multiplexed modems. Hereinafter, the present invention will be explained with reference to the drawings.

第3図は本発明の1実施例の概要を示す図、第4図はそ
の要部1例のブロック図である。第3図および第4図に
おいて、1,ないし13はクロツク信号線、1はPLL
(フェイズ・ロツクド・ループ)、2はドライバ、3は
しシーバ、4はクロック出力端子、5はクロツク入力端
子、6はチャネルであって低速度回線又は端末装置等に
接続されるもの、7は時分割多重装置であって、低速度
回線側を時分割多重化して高速度回線に変換するもの、
8は回線モデムであって、多重化された各チャネルの信
号を変調し、或は高速度回線から受信された受信信号を
復調し、時分割多重装置に受渡すものをそれぞれ示して
いる。
FIG. 3 is a diagram showing an outline of one embodiment of the present invention, and FIG. 4 is a block diagram of one example of the main part thereof. In FIGS. 3 and 4, 1 to 13 are clock signal lines, and 1 is a PLL.
(phase locked loop), 2 is a driver, 3 is a receiver, 4 is a clock output terminal, 5 is a clock input terminal, 6 is a channel connected to a low-speed line or terminal device, etc., 7 is a A time-division multiplexing device that time-division multiplexes a low-speed line and converts it to a high-speed line;
Reference numeral 8 denotes a line modem which modulates the multiplexed signals of each channel or demodulates the received signal received from the high-speed line and delivers it to the time division multiplexer.

尚、第4図のTDM付モデムM2、M3においてはチャ
ネル6、時分割多重装置7、回線モデム8は略して示さ
れる。また、PLLは位相同期回路を構成している。第
3図においては、TDM付モデムM,が主モデムとされ
、TDM付モデムM,からクロツク信号線l,、l2を
介してクロックがTDM付モデム地、M3に送られる。
TDM付モデムM2、M3は、自己のクロックを送られ
て来たクロックに同期させる。TDM付モデムM′iは
自己のクロツクを対応するTDM付モデムMiのクロッ
クに同期させることが出来、TDM付モデムmiは自己
のクロツクを対応するTDM付モデムMiのクロックに
同期させることが出来、TDM付モデムm′iは自己の
クロツクを対応するTDM付モデムmlのクロックに同
期させることが出来るので、通信システム全体のタイミ
ングが統一される。なお、添字iが1,2,3であるこ
とは言うまでもない。第4図は、本発明の要部の1例の
ブロック図である。
In the TDM modems M2 and M3 shown in FIG. 4, the channel 6, time division multiplexer 7, and line modem 8 are omitted. Further, the PLL constitutes a phase locked circuit. In FIG. 3, modem M with TDM is the main modem, and a clock is sent from modem M with TDM to modem M3 with TDM via clock signal lines 1, 12.
The TDM-equipped modems M2 and M3 synchronize their own clocks with the sent clock. The TDM-equipped modem M'i can synchronize its own clock with the clock of the corresponding TDM-equipped modem Mi, and the TDM-equipped modem mi can synchronize its own clock with the clock of the corresponding TDM-equipped modem Mi, Since the TDM modem m'i can synchronize its own clock with the clock of the corresponding TDM modem ml, the timing of the entire communication system is unified. It goes without saying that the subscript i is 1, 2, and 3. FIG. 4 is a block diagram of an example of the main part of the present invention.

さきに述べた如くTDM付モデムM,が主モデムとして
選択され、TDM付モデムM2、M3が従モデムとして
選択される。TDM付モデムM,は、INTERNAL
モードに設定されてい る。INTERNALモードで
は、クロック出力端子4が閉じられておりクロック入力
端子5はオフされる。また、INTERNALモードで
は、自モデム内のクロック発生源(図示せず)からのク
ロックがPLLIに供給され、PLLIは目モデム内の
クロック発生源のクロックに同期したクロックを出力す
る。TDM付モデムM2、M3はEXTERNALモー
ドに設定されている。EXTERNALモードではクロ
ック出力端子4が開き、クロック入力端子5が閉じてい
る。TDM付モデムM,がINTERNALモード、T
DM付モデムM2、M3がEXTERNALモードに設
定されているので、TDM付モデムM,のPLL1から
出力されるクロックは、自装置内のチャネル6、時分割
多重装置7、及び回線モデム8に供給されるとともにド
ライバ2、クロック信号線1,、TDM付モデムM2の
クロック入力端子5、レシーバ3を介してTDM付モデ
ムM2のPLLIに加えられ、この結果、TDM付モデ
ムM2内のクロツク発生源(図示せず)からのクロック
出力はTDM付モデムM,のクロツクに同期したクロツ
クとなる。また、TDM付モデムM,から出力されるク
ロックは、クロック信号線1,、12を介してTDM付
モデムM3に加えられ、TDM付モデムM3内のクロッ
ク発生源(図示せず)からのクロック出力はTDM付モ
デムM,のクロツクに同期したクロックとなる。なお、
第1のモデム群M,、M2、M3を第4図のような構成
にする代りに、第2のモデム群m,、m2、m3を第4
図のような構成にしても良い。以上の説明から明らかな
ように、本発明によれば、TDM付モデムの低速回線が
複数のTDM付モデムに接続されている構成をもつ通信
システムにおいても、通信システム全体のタイミングを
正確に統一することが出来る。
As mentioned above, the TDM-equipped modem M is selected as the main modem, and the TDM-equipped modems M2 and M3 are selected as the slave modems. Modem M with TDM is INTERNAL
mode is set. In INTERNAL mode, clock output terminal 4 is closed and clock input terminal 5 is turned off. In the INTERNAL mode, a clock from a clock generation source (not shown) within the own modem is supplied to the PLLI, and the PLLI outputs a clock synchronized with the clock of the clock generation source within the second modem. TDM modems M2 and M3 are set to EXTERNAL mode. In EXTERNAL mode, clock output terminal 4 is open and clock input terminal 5 is closed. Modem M with TDM is in INTERNAL mode, T
Since the modems M2 and M3 with DM are set to the EXTERNAL mode, the clock output from PLL1 of the modem M with TDM is supplied to channel 6, time division multiplexer 7, and line modem 8 within the own device. At the same time, it is applied to the PLLI of the modem with TDM M2 via the driver 2, the clock signal line 1, the clock input terminal 5 of the modem with TDM M2, and the receiver 3, and as a result, the clock generation source in the modem with TDM M2 (Fig. The clock output from the TDM modem (not shown) is a clock synchronized with the clock of the TDM-equipped modem M. Further, the clock output from the modem M with TDM is applied to the modem M3 with TDM via clock signal lines 1 and 12, and the clock output from the clock generation source (not shown) in the modem M3 with TDM is applied to the modem M3 with TDM. is a clock synchronized with the clock of modem M with TDM. In addition,
Instead of configuring the first modem group M, , M2, M3 as shown in FIG.
It may be configured as shown in the figure. As is clear from the above description, according to the present invention, even in a communication system having a configuration in which a low-speed line of a TDM-equipped modem is connected to a plurality of TDM-equipped modems, the timing of the entire communication system can be accurately unified. I can do it.

図面の簡単な説明第1図は時分割多重化モデムを含む通
常の通信システムを示す図、第2図は時分割多重化モデ
ムにおける変調速度と多重化の関係を示す図、第3図は
本発明の1実施例の概要を示す図、第4図はその要部1
例のブロック図である。
Brief Description of the Drawings Figure 1 is a diagram showing a normal communication system including a time division multiplexing modem, Figure 2 is a diagram showing the relationship between modulation rate and multiplexing in a time division multiplexing modem, and Figure 3 is a diagram showing the relationship between the modulation rate and multiplexing in a time division multiplexing modem. A diagram showing an outline of one embodiment of the invention, FIG. 4 is the main part 1
FIG. 2 is an example block diagram.

m′,ないしm′3、m,ないしm3、M,ないしM3
およびM,ないしM′3・・・・・・TDM付モデム、
1,ないし13・・・…クロック信号線、1・・・・・
・PLL(フェズ・oックド.ループ)、2……ドライ
バ、3……レシーバ、4・・・・・・クロック出力端子
、5・・・・・・クロック入力端子。
m', to m'3, m, to m3, M, to M3
and M, to M'3...modem with TDM,
1, to 13... Clock signal line, 1...
- PLL (Fes-locked loop), 2... Driver, 3... Receiver, 4... Clock output terminal, 5... Clock input terminal.

オ 1 80 才2図 才s図 才4図O 1 80 2nd figure talent figure Sai 4 figure

Claims (1)

【特許請求の範囲】[Claims] 1 複数の時分割多重化モデムを互いに並列に配置した
モデム群を設定し、上記設定したモデム群のパターンを
用い、第1のモデム群及び第2のモデム群を構成し、前
記第1のモデム群に属する各時分割多重化モデムの低速
回線側と前記第2のモデム群に属する各時分割多重化モ
デムの低速回線側とを低速回線で相互接続せしめた通信
システムにおけるタイミング統一方式であつて、前記時
分割多重化モデムに、位相同期回路と、前記位相同期回
路の出力するクロツクに同期して時分割多重化動作を行
う手段と、前記位相同期回路に外部からのクロツクに入
力させるためのクロツク入力端子と、前記位相同期回路
の出力するクロツクを外部に送出するためのクロツク出
力端子とを設け、前記第1のモデム群又は第2のモデム
群に属する複数の時分割多重化モデムの内の1個の時分
割多重化モデムを主モデムに選定すると共に残りの時分
割多重化モデムを従モデムとし、前記主モデムの位相同
期回路に対しては、当該主モデム内のクロツク発生源か
らのクロツクを入力せしめ当該クロツクに同期したクロ
ツクを出力せしめ、前記従モデムの位相同期回路に対し
ては、主モデムのクロツク出力端子、クロツク信号線及
び当該従モデムのクロツク入力端子を介して主モデムの
位相同期回路の出力するクロツクを入力せしめ、且つ当
該従モデム内のクロツク発生源からのクロツク入力して
当該従モデムの位相同期回路から主モデムの位相同期回
路の出力するクロツクに同期したクロツクを出力せしめ
る事により、前記第1のモデム群又は第2のモデム群内
の時分割多重化モデム同士のクロツクを同期したことを
特徴とする通信システムにおけるタイミング統一方式。
1 Set up a modem group in which a plurality of time division multiplexed modems are arranged in parallel with each other, configure a first modem group and a second modem group using the pattern of the modem group set above, and A timing unification method in a communication system in which the low-speed line side of each time-division multiplexing modem belonging to a group and the low-speed line side of each time-division multiplexing modem belonging to the second modem group are interconnected by a low-speed line. , the time-division multiplexing modem includes a phase-locked circuit, a means for performing a time-division multiplexing operation in synchronization with a clock output from the phase-locked circuit, and a means for inputting an external clock to the phase-locked circuit. A clock input terminal and a clock output terminal for externally transmitting the clock output from the phase synchronized circuit are provided, and one of the plurality of time division multiplexing modems belonging to the first modem group or the second modem group is provided. One time-division multiplexing modem is selected as the main modem, and the remaining time-division multiplexing modems are selected as slave modems, and the phase synchronization circuit of the main modem is connected to the clock generation source in the main modem. A clock is input, a clock synchronized with the clock is output, and the clock output terminal of the main modem is connected to the phase synchronization circuit of the slave modem through the clock output terminal of the master modem, the clock signal line, and the clock input terminal of the slave modem. Inputs the clock output from the phase-locked circuit, and also inputs the clock from the clock generation source in the slave modem, and outputs a clock synchronized with the clock output from the phase-locked circuit of the main modem from the phase-locked circuit of the slave modem. 1. A timing unification method in a communication system, characterized in that the clocks of time division multiplexed modems in the first modem group or the second modem group are synchronized by synchronizing the clocks thereof.
JP9063279A 1979-07-17 1979-07-17 Unified timing method in communication systems Expired JPS6033325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9063279A JPS6033325B2 (en) 1979-07-17 1979-07-17 Unified timing method in communication systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9063279A JPS6033325B2 (en) 1979-07-17 1979-07-17 Unified timing method in communication systems

Publications (2)

Publication Number Publication Date
JPS5614742A JPS5614742A (en) 1981-02-13
JPS6033325B2 true JPS6033325B2 (en) 1985-08-02

Family

ID=14003857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9063279A Expired JPS6033325B2 (en) 1979-07-17 1979-07-17 Unified timing method in communication systems

Country Status (1)

Country Link
JP (1) JPS6033325B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214230A (en) * 1993-01-14 1994-08-05 Koito Mfg Co Ltd Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214230A (en) * 1993-01-14 1994-08-05 Koito Mfg Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
JPS5614742A (en) 1981-02-13

Similar Documents

Publication Publication Date Title
US4035580A (en) Switching arrangement for transmitting synchronously and asynchronously occurring data
US4933955A (en) Timing generator
JPS6033325B2 (en) Unified timing method in communication systems
JPH1188332A (en) Device and method for multiplexing cell to synchronous digital interface
US5243334A (en) Partitioned switch with distributed clocks
JPH03195144A (en) Clock synchronizing device for ring type local area network
JP2746683B2 (en) Clock phase control circuit
JP2976906B2 (en) Time division multiplex method
KR100315891B1 (en) Data processing circuit of fiber optic transmission system
KR100298316B1 (en) Clock generator for application specific ic of constructing transmission system
JP2839832B2 (en) Digital data communication system
JPS61280145A (en) Data exchange and connection system
KR930004097B1 (en) 64 kbps data mutilateral device
JP3277080B2 (en) Master / slave multiplex communication system
JP2590684B2 (en) Subscriber line multiplexer and system
KR950015085B1 (en) Synchronous segregation and aggregation multiplexing unit
KR200292559Y1 (en) synchronous source generating device of the multiplexing system
JPH08223085A (en) Radio transmission equipment
JPS59224941A (en) Data transmission system
JPH08204677A (en) Optical transmitter
JPH0394533A (en) Transmission circuit for time division multiplexer
JPH05218996A (en) Multiplexer
JPH0834642B2 (en) Communication system between digital exchanges
JPH01273447A (en) Synchronizing pattern inserting method by line setting
JPH03155236A (en) Synchronizing data transmission system