JPS6032511A - 静止形過電流検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は交流電路の最適な保護・監視を行うため電路の
事故電流を検出する静止形過電流検出装な各相の電流の
最大値を検出する装置や、第２図に示されたような各相
の電流の実効値または平均値を検出する装置等があった
。

第１図に示された最大値検出形の従来の装置の構成ニオ
イて、８相の交流電路１ｏにはＲ，Ｓ、Ｔの各相毎に電
流センサー手段としての変流器２１゜２２、２８　がそ
れぞれ設けられている。電路１０に事故電流が流れると
、各変流器２１．２２．２８　の二次側に設けられた全
波整流回路８１．８２．８８　が同極性に直列接続され
てなる最大値検出回路８ｏにょって、事故電流の最大値
が直流化されて検出される。

全波整流回路８１　、８２　、８８による出力信号波形
を第８図に示す。最大値検出回路８０の出力側には負担
回路４０が接続されている。この負担回路４０は変流器
２１　、２２　、２８の出力電流を電圧信号に変換する
とともに、所定のレベル範囲内で出力信号を得るための
レベル調整回路（例えば適当な分圧比のポテンショメー
タの態様の回路）を兼ねている。負担回路４０の出力電
圧波形を第４図に実線で示す。前記負担回路４０の出力
側に接続されたレベル判別回路５０により負担回路４０
の出力信号レベルが所定値以下か否かが判別される。入
力信号レベルに応じた所定の限時動作を行なう時限発生
回路６０が接続さしている。レベル判別回路５０は負担
回路４０の出力信号レベルが所定値以上であることを判
別すると時限発生回路６０に信号を発する。時限発生回
路６０はレベル判別回路６０の発した′信号を受けた時
点から入力信号レベル（即ち負担回路４０の出力信号レ
ベル）に応じた所定の限時動作を行なう。一般にこの入
力信号レベルと発生時限との関係は、保護すべき配電線
（電路）の熱耐量を考慮した第５図に示すような反限時
特性を持たせている。時限発生回路６０が上述のように
限時動作を開始してから所定の時限特性に基づく時限が
経過すると２時限発生回路６０は出力回路７０に出力信
号を与える。

出力回路７０はこの信号に応動し、出力装置８０を駆動
する。

上述のように、第１図の装置では１各相の事故電流の最
大値を検出する。一般に前述のような最となる。最大値
検出回路８０の構成上必然的に、各相の電流の大きさに
応じて負担回路４０に誘起される電圧波形は異なる。ま
た上述のような回路構成では実効値または平均値に対応
する信号への波形変換は本質的に不可能であり、最大値
のピークのみが検出される。即ち第１図の装置の構成は
本質的にピーク検出形である。このため電路の各相毎に
電流の平均値または実効値を得るための波形変換を行な
って正確な事故電流の検出を行なうことはできない。

次に第２図に示された実効値又は平均値検出形の構成の
従来の装置について説明する。第２図において第１図と
の対応部には同一符号を用し）で示しである。交流電路
１０に事故電流が流れると各相の変流器２１　、２２　
、２８はそれらに固有の変流比で上記事故電流を検出し
二次側に出力電流を誘起する。

この各出力電流はそれぞれ全波整流回路ｓｉ、ａｌ！。

８８により直流化される。この直流化された全波整流回
路８１　、８２　、８８の出力電流は各対応する負担回
路４１　、４２　、４８にそれぞれ供給される。この時
、負担回路４１　、４２　、４８に誘起する信号電圧波
形は第８図に示すような形になる。各負担回路４１　、
４２　、４８の出力信号は各相毎に波形変換回路９０に
よってそれらの実効値または平均値に対応する信号に変
換される。波形変換回路９０の出力信号は各相毎にレベ
ル判別回路６０に入力される。レベル判別回路５０は入
力信号レベルが所定値以上であることを判別すると時限
発生回路６０に信号を発する。時限発生回路６０はレベ
ル判別回路５０の発した信号を受けた時点から入力信号
レベル（即ちレベル判別回路６０の入力信号レベル）に
応じた所定の限時動作を開始する。この入力信号レベル
と発生時限との関係は、第１図の装置につき説明したの
と同様、保護すべき配電線（電路）の熱耐量を考慮した
第５図に示すような反限時特性を持たせている。時限発
生回路６０が上述のように限時動作を開始してから所定
の時限特性に基づく時限が経過すると、時限発生回路６
０は出力回路７０に出力信号を与える。出力回路７０は
この信号に応動し、出力装置８０を駆動する。

第２図の装置では、各相の事故電流はそれぞれ実効値ま
たは平均値に波形変換がなされて正確に検出される。こ
の反面波形変換回路９ｏを介して事故電流の検出がなさ
れるため応答に遅れを生ずる。

これは波形変換回路９０が本質的に積分要素を含まざる
を得ないため、比較的長い時定数を有する応答特性を持
つことになるからである。従って第２図の装置は短絡電
流等のような瞬時的に増大する大電流の検出には不向き
である。

〔発明の概要〕

本発明は上述のような従来の装置における問題点を解決
した新規なこの種の装置を提供しようとするものである
。即ち、事故電流の大きさが所定の範囲内である場合は
、配電線の耐熱特性を考慮して、事故電流を実効値また
は平均値で検出する。

−万事放電流が短絡電流等のように所定の範囲を越えた
過大電流である場合は、その最大値を速やかに検出する
。このようにして電路の適切な保護を可能にしようとす
るものである。更にまた、電路の蓄熱及び放熱効果を考
慮に入れた電路及び負荷の最適な監視・保護を可能にし
た静止形過電流検出装置を提供することを目的としてい
る。

〔発明の実施例〕

以下に図面を用いて本発明の実施例につき詳述すること
により本発明を明らかにする。

第６図は本発明の一実施例としての静止形過電流検出装
置を示すブロック図である。第６図において複数相（本
例ではＲ，Ｓ、Ｔの８相）の電路の各相毎に電流検出用
の変流器２１　、２２　、２８がそれぞれ設けられてい
る。各変流器２１．２２　、２８の二次側には二次出力
の絶対値を得るための全波整流回路８１　、８２　、８
８がそれぞれ接続されている。各全波整流回路８１　、
８２　、８８の出方側に負担回路４１　、４２　。

４８がそれぞれ接続されている。負担回路４１　、４２
　。

４８は変流器２１　、２２　、２８の出力電流を電圧信
号に変換するとともに、所定のレベル範囲内で出方信号
を得るためのレベル調整回路を兼ねている。前記各負担
回路４１　、４２　、４８の各第１の出方端子ｃレベル
調整された信号の出力端子）はそれぞれ波形変換回路９
０に接続されている。波形変換回路９ｏは各負担回路４
１　、４２　、４８に誘起する出方信号の実効値または
平均値を得るためのものである。前記負担回路ａ、４２
．４８の各第２の出方端子はそれぞれダイオード１８１
　、１８２　、１８８よりなるＯＲ回路１８０の各入力
端子に接続されている。尚、前記各負担回路４１　、４
２　、４８の前記第２の出力端子とは反対側の端部は共
通電位点（接地点）に接続されている。

上記変流器２１　、２２　、２Ｂ、全波整流回路８１　
、８２　、８Ｂ、負担回Ｆ＠４ｉ　、　４２　、４Ｂ、
波形変換回路９ｏ並びｌ’ｃ　ＯＲ回路１８０　（１８
１＋　１８２＋　１８８　）　は交流電路１０の電流を
検出する電流センサ手段２００を構成している。即ち、
電流センサ手段２００はその波形変換回路９０から第１
の出力信号として交流電路ｌＯの各相毎の電流の実効値
または平均値に対応する信号を出力する。またそのＯＲ
回路１８０から第２の出力信号として交流電路ｌＯに流
れる電流の最大値に対応する信号を出力する。ＯＲ回路
１８０の出力側は第２のレベル判別手段としてのツェナ
ーダイオード１４０を介して第２の時限発生手段として
の時限発生回路１５０に接続されている。時限発生回路
１５０の出力端子はサイリスタ１２０のゲートに接続さ
れている。

また前記波形変換回路９０の各出力信号を時分割的に選
択しＡ／Ｄ変換するアナログマルチプレクサ・Ａ／Ｄ変
換回路１００が設けられている。アナログマルチプレク
サ・Ａ／Ｄ変換回路１００の各出力はマイクロコンピュ
ータ１１０に入力されるようになされている。尚１本実
施例ではアナログマルチプレクサ・Ａ／Ｄ変換回路１０
０及びマイクロコンピュータ１１０の作動用電源として
電源回路１６０が設けられている。またマイクロコンピ
ュータ１１０の出力信号がサイリスク１２０のゲートに
与えられるように構成されている。サイリスタ１２０に
直列に出力、端子８１を有する出力装置８０が接続され
ている。尚、前述の第１及び第２の時限発生手段に各別
に第１及び第２の出力手段を設けてもよいが１本例では
上述のようにこれらの出力手段は単一の出力装置８０に
まとめられている。

前記マイクロコンピュータ１１０の構成を第７図ノフロ
ック図に基づき概説する。第７図においてマイクロコン
ピュータ１１０は、　ＣＰＵ　１１１のデータバス１１
２及びアドレスバス１１８を介してＲＯＭ１１４゜ＲＡ
Ｍ　１１５及びＩ１０ボート１１６を有して構成され。

データバス１１２及びアドレスバス１１Ｂの一部は前記
アナログマルチプレクサ・Ａ／Ｄ変換回路１００に接続
されている。一般にＲＯＭ　１１４には所定の信号処理
を実行するためのプログラムを含みＣＰＵＩＩＩＬｋ所
定のクロック信号に同期してプログラムを実行する。ま
たＲＡＭ　１１５は信号処理に必要なレジスタとして機
能する。

上述のマイクロコンピュータ１１０昏とおける信号処理
過程を第９図のメインフローチャートに示す。

このフローチャートには、基本的な機能として少くとも
入力信号の第１のレベル判別手段１００１及びレベル判
別された値により所定の限時動作を実行する第１の時限
発生手段１００２が含まれている。またこのフローチャ
ートでは、前述の第１の時限発生手段１０ｏｚまたは第
２の時限発生手段１５０（第６図）のうち少くとも一部
に対する入力信号が所定のレベル以下になった時所定の
放熱特性（電路及び負荷の放熱特性）に沿った低減率を
もって経時的にリセット動作を実行するように構成され
たリセット手段１００８が含まれている。

上述のような構成の本発明装置の動作を以下に説明する
。

交流電路１０に事故電流が流れると、各相の変流器２１
　、２２　、２８はそれらに固有の変流比で上記事故電
流を検出し二次側に出力電流を誘起する。この各出力電
流はそれぞれ全波整流回路８１　、８２　、８８により
直流化される。この直流化された余波整流回路８１　、
８２　、８８の出力電流は各対応する負担回路４１．４
２．４８　にそれぞれ供給される。この時負担回路４１
　、４２　、４８に誘起する信号電圧波形は第８図に示
すような形になる。各負担回路４１　、４２　、４８の
出力信号は各相毎に波形変換回路９０によってそれらの
実効値または平均値に対応する信号に変換される。波形
変換回路９０の実効値または平均値出力はアナログマル
チプレクサ・Ａ／Ｄ変換回路１００に入力される。アナ
ログマルチプレクサ・Ａ／Ｄ変換回路１００はマイクロ
コンピュータ１１０によっテ制御され入力信号を時分割
的に選択してディジタル信号に変換する。これらのディ
ジタル信号はマイクロコンピュータ１１０に供給される
。マイクロコンピュータ１１０は所定のプログラムに従
いこれらディジタル入力信号のレベル判別を実行する。

更にこのレベル判別の結果に基づいて所定の限時動作を
行ないその出力ポート１１６から出力信号を発する。即
ちマイクロコンピュータ１１０は第１のレベル判別手段
及び第１の時限発生手段として機能する。この場合の限
時動作は５例えば第８図の特性曲線における長限時用反
限時特性に沿って実行サレル。マイクロコンピュータ１
１０の出力ホード１１６から発せられた出力信号はサイ
リスタ１２０のゲートに印加される。サイリスタ１２０
はこの信号によりトリガされターンオンして出力装置８
０を駆動する。出力装置８０の出力端子８１からは事故
電流の表示用または電路保護手段駆動用等の出力信号が
得られる・ また一方、負担回路４１　、４２　、４８に誘起された
事故電流に対応した電圧信号は、ダイオード１８１　。

１８２　、１８８よりなるＯＲ回路１８０に入力される
。ＯＲ回路１８０の出力側は第２のレベル判別回路とし
てのツェナーダイオード１４０を介して時限発生回路１
６０に接続されているので、　ＯＲ回路１８０の出力レ
ベルがツェナーダイオード１４０のツェナー電圧を越え
ると時限発生回路１５０に信号が入力される。

時限発生回路１５０はこの信号に基づき所定の限時動作
を行ない、サイリスタ１２０のゲートをトリガする。こ
の場合の限時動作は１例えば第８図の特性曲線における
短限時用反限時特性及び瞬時特性に沿って行なわれる。

サイリスタ１２０は上述のようにしてトリガされターン
オンして出力装置８０を駆動する。この場合も前述同様
、出力装置８０の出力端子８１から事故電流の表示用ま
たは電路保護用等の出力信号が得られる。この出力装置
８０として低消費電力の釈放形素子を適用することも推
奨できる。尚、上述においてはＯＲ回路としてダイオー
ドを用いたものを適用した例につき詳述したが、マイク
ロコンピュータの一部を利用して実質的にＯＲ回路を形
成すべく　ｃ　ｃ−Ｍｏｓ等の低消費電力形素子で）構
成してもよいことは勿論である。

次に、マイクロコンピュータ１１０における信号処理過
程を、第９図のメインフローチャートに沿可能状態にな
るとプログラムがスタートし、システムの初期化〔即ち
Ｉ１０ポートの設定、フラグのセット、リセットなど）
が実行され、過電流検出のメイン処理フローに入る。次
にアナログマルチプレクサ・Ａ／Ｄ変換回路１００の制
御動作（Ａ／Ｄ変換処理）を実行する。この制御動作に
よって、波形変換回路９０より出力される電路の各相に
対応する電流の実効値または平均値の信号を時分割的に
選択してディジタル信号に変換し、マイクロコンピュー
タ１１０内のＲＡＭ１１５に書き込む。次に、上述のよ
うにしてＲＡＭ１１５に書き込まれた入力信号データに
関し、その値が過電流値であるか否め）の判別動作を実
行する。その結果過電流でな０場合は第９図における蓄
熱ルーチンから外れて再び上述のＡ／Ｄ変換処理に戻る
。次に、過電流でノフる場合は、先ず蓄熱フラグＨをセ
ットし、入力信号のレベルに応じｔコ時限の計時動作を
実行ずべく　ＣＰＵ内のレジスタまたはＲＡＭ　１１５
を用いて所冗の犀位時間毎に所定のビット数の加算を行
なう。上記所定のビット数は第８図の特性曲線に沿つｒ
こ限時動作を実現すべく選択されたものである。次１ｒ
−１Ｊ：。

述のように加算されｒこビット数が所定の時限齋こ対応
する値に達したか否かの判別動作を実行する。

この結果、加算されたビット数が所定の時限番ζ文寸応
する値に達していない場合は、第９１１１ｉ１こおける
メインフローから外れて上述のＡ／Ｄ変換処理に戻る。

次に、上述の加算されたビット数が所定の時限に対応す
る値に達した場合は、■１０ポート１１６を介してサイ
リスタ１２０をトリガし出力装置８０を駆動させる。

次に１時限のリセット手法（冷却ルーチン）について説
明する。前述のように、蓄熱フラグＨがセットされであ
る程度時限の計時動作が進行している時点で、　Ａ／Ｄ
変換されたデータの最大値が所定のレベル以下に低下し
た場合、過電流か否かの判別ルーチンより外れ、当該段
階の直前の段階における状態を示す蓄熱フラグＨがセッ
トされているか否かの判別動作を実行する。この結果蓄
熱フラグＨがセットされていない場合は、そのままＡ／
Ｄ変換処理に戻る。次に、蓄熱フラグＨがセットされて
いる場合は、前述のように蓄熱ルーチンにおいて加算計
数されたビット数から、所定の単位時間毎に所定の放熱
ビット数を減算する。この減算の結果ビットの計数値が
０になった場合は。

蓄熱フラグＨをリセットしてＡ／Ｄ変換処理に戻る。

また、ビットの計数値が完全にリセットされない時は、
蓄熱フラグＨをリセットせず、そのままＡ／Ｄ変換処理
に戻る。上述のようにして最適な熱特性が得られるよう
になされている。尚、蓄熱・放熱の加算及び減算は上述
とは逆に実行しても同様の機能を果し得ることは勿論で
ある。

上記実施例におけるマイクロコンピュータ１１０の機能
をアナログ回路によって実現しようとする場合は、例え
ば、通常の積分回路におし〜で充放電の時定数を制御す
るように構成すれば理論的には実現可能である。

本実施例では、第８図からも了解される通り。

電路の事故電流が比較的小さい領域では各相の電流の実
効値または平均値に基づいて比較的長限時の動作特性に
沿って、検出動作がなされ電路及び負荷の最適な保護が
なされ得る。−万事放電流が比較的大きい領域では、電
路の上位に設けられたヒユーズの溶断特性等を考慮して
比較的短限時の動作特性に沿ってより速やかな検出動作
がなされ。

電路の適切な保護がなされ得る。更にまた、短絡電流等
の急峻に増大する大電流が流れた場合は。

これに対し瞬時に応動し得る。

〔発明の効果〕

以上を要するに、本発明の装置では、比較的小さな事故
電流に対しては、実効値または平均値に基づいて過大に
発生したエネルギー量を考慮した適切な検出動作がなさ
れる。−万短絡電流のような大電流に対しては波形処理
等の回路を介さず直接その最大値を検出し、この検出値
に基づいて波形処理等に起因する遅れ時間を生ずること
な（速やかに検出動作をする。また構成が極めて簡単で
あるため・安価で信頼性が高い。上述の実施例のヨウニ
マイクロコンピュータを含む構成にした場合には高精度
のものが容易に実現できる。

尚上述の実施例では、電流センサ手段として反流器を利
用する構成をとったがこれに代えてホール素子、磁気抵
抗素子及び要すればこれらと増幅器を組み合わせたもの
を適用することも可能である。また検出電流の絶対値を
得る手段として、オペレーショナルアンプを用いた公知
の手段を適用し得る。前述の第１の時限発生手段及び第
２の時限発生手段の出力信号を各別に利用して動作原因
の判別に利用する構成をとることも任意に可能である。

上記実施例の他の大きな特徴は次の点にある。

即ち、電路及び負荷の熱耐量をも考慮した蓄熱・放熱の
アルゴリズムを導入し、熱的（エネルギー的）見地から
最適な保護がなされ得るように構成されている点である
。特にマイクロコンピュータを用いた構成をとることに
より上述の特徴は顕著なものとなる。

【図面の簡単な説明】

第１図及び第２図はそれぞれ従来の静止形過電流検出装
置を示すブロック図、第８図及び第４図はそれぞれ静止
形過電流検出装置の動作説明に供する信号波形図、第５
図は電路の耐熱量特性と静止形過電流検出装置の反限時
特性を示す特性図、第６図は本発明の一実施例としての
静止形過電流検出装置を示すブロック図、第７図は第６
図の静止形過電流検出装置に適用するマイクロコンビュ
−夕の構成を示すブロック図、第８図は電路及び負荷の
耐熱量特性並びに本発明の静止形過電流検出装置の検出
特性を示す特性図、第９図は本発明の静止形過電流検出
装置におけるマイクロコンピュータの基本動作のフロー
チャートである。 １０°°゛交流電路、２１　、２２　、２８・・・変流
器、８１，８２゜８８・・・余波整流回路、４０，４１
，４２，４８°°・負担回路、５０・・・レベル判別回
路、６０・・・時限発生回路・７０・・・出力回路、８
０・・・出力装置、９０・・・波形変換回路、１００・
・・アナログマルチプレクサ・Ａ／Ｄ変換回路、１１０
・・・マイクロコンピュータ、１２０・・・サイリスタ
。 １８０・・・ＯＲ回路、１４０・・・ツェナーダイオー
ド、１５０・・・時限発生回路 代理人　弁理士　大岩増雄 第３図 一時間を 第４図 一時間を 第５図 イや 第８図 →畢双電ユ化１　（Ａ） 手続補正書（自発） 昭和５８年、］１ｐ月２６　日 特許庁長官殿 静止形過電流検出装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 ６、補正の対象 「明細書の特許請求の範囲の欄」、「明細書の６、補正
の内容 （１）明細書の特許請求の範囲の欄を別紙のとおり補正
する。 （２）明細書、第６頁第１２行の「入力信号レベルに応
じ」を「次に入力信号レベルに応じ」に訂正する。 （３）同、第１８頁第１４行及び第１５行の「ビット」
を「蓄熱ビット」に訂正する。 （４）同、第１９頁第９行の「データの最大値が」を「
データが」に訂正する。 （５）同、第２８頁第２行の「負荷の耐熱量特性」を「
上位ヒユーズの溶断特性」に訂正する。 （６）図面第８図を別紙のとおり補正する。 ７、　添附書類の目録 （１）補正後の特許請求の範囲の全文を記載した書面　
１ｊＬ （２ン補正後の図面第８図　１４ （１）単相または複数相の交流電路の各相に対応して設
けられ各相毎の電流の実効値または平均値に各対応する
第１の出力信号並びに前記電流の最大値に対応する第２
の出方信号をそれぞれ出力する電流センサ手段、前記電
流センサ手段の第１の出力信号のレベルを判別する第１
のレベル判別手段、前記第１のレベル判別手段の出力信
号に基づいて所定の限時動作を開始する第１の時限発生
手段、前記第１の時限発生手段の出力信号に基づいて動
作し電路保護のための信号を発する第１の出方手段、前
記電流センサ手段の第２の出力信号のレベルを判別する
第２のレベル判別手段、前記第２のレベル判別手段の出
方信号に基づいて所定の限時動作を開始する第２の時限
発生手段及び前記第２の時限発生手段の出方信号に基づ
いて動作し電路保護のための信号を発する第２の出方手
段、を具備した静止形過電流検出装置。 （２）前記電流センサ手段は各片側が共通電位点に接続
された負担手段及び前記第２の出方信号を得るだめのダ
イオードＯＲ回路を具備したものである特許請求の範囲
第（１）項記載の静止形過電流検出装置。 （３）前記第１及び第２の時限発生手段の少なくとも一
方は、それぞれの入力信号が所定のレベル以上になった
時に限時動作を開始し、所定のレベル以下になった時に
リセット動作をするスタート手段及びリセット手段を具
備したものである特許請求の範囲第（１）または（２）
項の何れかに記載の静止形過電流検出装置。 （４）前記リセット手段は、前記第１及び第２の時限発
生手段の少なくとも一方における入力信号が所定のレベ
ル以下になった時に所定の放熱特性に沿った低減率をも
って経時的にリセット動作を実行するように構成された
ものである特許請求の範囲第（３）項記載の静止形過電
流検出装置。 〈５）少なくとも前記第１のレベル判別手段及び第１の
時限発生手段がマイクロコンピュータにより構成された
ものである特許請求の範囲第（１）　、　＋２）　。 （３）まｔ−は（４）項の何れかに記載の静止形過電流
検出装置。 （６）前記第２のレベル判別手段及び第２の時限発生手
段がマイクロコンピュータの信号処理を介さずに構成さ
れて結合され、前記第２の時限発生手段の出力側は直接
前記第２の出力手段に接続されたものである特許請求の
範囲第（５）項記載の静止形過電流検出装置。 （７）前記電流センサ手段が変流器を含んで構成された
ものである特許請求の範囲第（１）　、　＋２）　、　
（３）　、　（４）　。 （５）または（６）項の倒れかに記載の静止形過電流検
出装置。 （８）前記電流センサ手段がダイオードブリッジ回路を
含んで構成されたものである特許請求の範囲第（１）　
ｌ　＋２）　、　（３）　、　（４）　、　（５）　、
　（（１）または（７）項の何れかに記載の静止形過電
流検出装置。 （９）前記電流センサ手段は検出電流を電圧信号に変換
するとともに該電圧信号のレベル範囲を調整するレベル
調整回路態様の負担手段を有するものである特許請求の
範囲第（ＩＬ　（２）、　（３）、　（４）、　Ｃ５）
、　（６）。 （７）または（８）項記載の静止形過電流検出装置。 αＱ前記第１の時限発生手段が反限時特性を有するよう
に構成されたものである特許請求の範囲第（］）、　（
２）、　（３）、　（４）、　（５）、　（６Ｌ　（７
）、　（８）または（９項の何れかに記載の静止形過電
流検出装置。 αη前記第２の時限発生回路が瞬時応動特性を有するよ
うに構成されたものである特許請求の範囲第（ＩＬ、　
（２Ｌ　（３Ｌ　（４）、　（５）、　（６）、　（７
）、　（８Ｌ（９）または頭頂の何れかに記載の静止形
過電流検出装置。 （６）前記電流センサ手段が検出電流を直流電圧信号変
換に変換するとともに該静止形過電流検出装置全体の作
動用電源を供給するように構成された整流手段及び負担
手段を有するものである特許請求の範囲第４１）、　（
２Ｌ　（３）、　（４）、　（５）、　（６）　、　（
７）、　（８）、　（９）。 ＱＯまたはαη項の何れかに記載の静止形過電流検出装
置。 （至）前記第１及び第２の出力手段が、前記第１及び第
２の時限発生手段の双方の出力をＯＲ回路を介して受け
るように構成された単一の出力手段により具現されたも
のである特許請求の範囲第Ｑ）、　（２）　。 （３）、　（４）、　（５Ｌ　（６）、　（７）、　（
８）、　（ｉｌｌ、　Ｑ［１，（６）または（２）項の
何れかに記載の静止形過電流検出装置。

Claims (1)

1. 【特許請求の範囲】 （１）単相または複数相の交流電路の各相に対応して設
   けられ各相毎の電流の実行値または平均値に各対応する
   第１の出方信号並びに前記電流の最大値に対応する第２
   の出力信号をそれぞれ出力する電流センサ手段１前記電
   流センサ手段の第１の出力信号のレベルを判別する第１
   のレベル判別手段。 前記第１のレベル判別手段の出力信号に基づいて所定の
   限時動作を開始する第１の時限発生手段、前記第１の時
   限発生手段の出力信号に基づいて動作し電路保護のため
   の信号を発する第１の出力手段、前記電流センサ手段の
   第２の出力信号のレベルを判別する第２のレベル判別手
   段、前記第２のレベル判別手段の出力信号に基づいて所
   定の限時動作を開始する第２の時限発生手段及び前記第
   ２の時限発生手段の出力信号に基づいて動作し電路保護
   のための信号を発する第２の出力手段・を具備した静止
   形過電流検出装置。 （２）前記電流センサ手段は各片側が共通電位点に接続
   された負担手段及び前記第２の出力信号を得るためのダ
   イオードＯＲ回路を具備したものである特許請求の範囲
   第（１）項記載の静止形過電流検出装置０ （３）前記第１及び第２の時限発生手段の少なくとも一
   方は、それぞれの入力信号が所定のレベル以上になった
   時に限時動作を開始し、所定のレベル以下になった時に
   リセット動作をするスタート手段及びリセット手段を具
   備したものである特許請求の範囲第（１）または（２）
   項の何れかに記載の静止形過電流検出装置。 （４）前記リセット手段は、前記第１及び第２の時限発
   生手段の少な（とも−万における入力信号が所定のレベ
   ル以下になった時に所定の放熱特性に沿った低減率をも
   って計時的にリセット動作を実行するように構成された
   ものである特許請求の範囲第（３）項記載の静止形過電
   流検出装置。 （５）少な（とも前記第１のレベル判別手段及び第１の
   時限発生手段がマイクロコンピュータにより構成された
   ものである特許請求の範囲第（１）、　［２）　。 （３）または（４）項の何れかに記載の静止形過電流検
   出装置。 （０）前記第２のレベル判別手段及び第２の時限発生手
   段がマイクロコンピュータの信号処理を介さずに構成さ
   れて結合され、前記第２の時限発生手段の出力側は直接
   前記第２の出力手段に接続されたものである特許請求の
   範囲第（５）項記載の静止形過電流検出装置。 （７）前記電流センサ手段が変流器を含んで構成された
   ものである特許請求の範囲第（ＩＪ　、　（２）　＋　
   （３）　、　（４）。 （５）または（６）項の何れかに記載の静止形過電流検
   出装置。 （８）前記電流センサ手段がダイオードブリッジ回路を
   含んで構成されたものである特許請求の範囲第（１）　
   、　（２’ｌ　、　（３）　、　（４３、（５）　、　
   （ａ）または（７）項の何れかに記載の静止形過電流検
   出装置。 （９）前記電流センサ手段は検出電流を電圧信号に変換
   するとともに該電圧信号のレベル範囲を調整するレベル
   調整回路態様の負担手段を有するものである特許請求の
   範囲第（１）、　（２）　、　ｆａ）　、　（４）　、
   　（５）　、　（ａ）＋（７）または（８）項記載の静
   止形過電流検出装置〇（１０前記第１の時限発生手段が
   反限時特性を有するように構成されたものである特許請
   求の範囲第（１）　、　（２）　、　（３）　、　（４
   ）　、　（５）　、　（６）　、　（７）　、　＋８）
   または（９）項の伺れかに記載の静止形過電流検出装置
   。 （ロ）前記第２の時限発生回路が瞬時応動特性を有する
   ように構成されたものである特許請求の範囲第（υｌ　
   （２）　Ｉ　（３）　、　（４）　、　（５）　Ｉ　（
   ６）　、　（７）　、　＋８）　、　＋９）または０１
   項の何れかに記載の静止形過電流検出装置ｔ。 （６）前記電流センサ手段が検出電流を直流電圧信号変
   換に変換するとともに前記電圧センサ手段全体の作動用
   電源を供給するように構成された全波整流手段及び負担
   手段を有するものである特許請求の範囲第（１）　、　
   （２）　、　（３１、（４）　、　（５）　、　（６１
   、（７）　、　＋８１　、　＋９１゜叫または（ロ）項
   の何れかに記載の静止形過電流検出装置。 時前記第１及び第２の出力手段が、前記第１及び第２の
   時限発生手段の双方の出力をＯＲ回路を介して受けるよ
   うに構成された単一の出力手段により具現されたもので
   ある特許請求の範囲第（１）　、　（２）。 （３）　、　（４Ｊ　、　（５）　ｌ　（６）　ｌ　（
   ７）　ｌ　（８）　、　＋９）　、αＱ、（６）または
   （ロ）項の何れかに記載の静止形過電流検出装置。