JPS6032323A - Method for flattening of sio2 insulated layer surface - Google Patents

Method for flattening of sio2 insulated layer surface

Info

Publication number
JPS6032323A
JPS6032323A JP14214883A JP14214883A JPS6032323A JP S6032323 A JPS6032323 A JP S6032323A JP 14214883 A JP14214883 A JP 14214883A JP 14214883 A JP14214883 A JP 14214883A JP S6032323 A JPS6032323 A JP S6032323A
Authority
JP
Japan
Prior art keywords
insulating layer
photoresist
layer
etching
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14214883A
Other languages
Japanese (ja)
Inventor
Takashi Kubo
隆 久保
Shigeru Kamioka
尉 上岡
Satoshi Yoshida
敏 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP14214883A priority Critical patent/JPS6032323A/en
Publication of JPS6032323A publication Critical patent/JPS6032323A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Abstract

PURPOSE:To enable to accomplish flattening of the surface of an SiO2 insulating layer in a highly accurate manner by a method wherein quirone-diazide photoresist is used as a plane-forming resin, and an etching is performed on the obtained planeface using ion milling at the incident angle of the prescribed range. CONSTITUTION:After quinone-diazide photoresist has been coated by performing a spin coating on the SiO2 insulating layer 33 having the stepping corresponding to a stepping formed by a lower magnetic pole 34 and a conductive part, it is dried up and a photoresit layer 34 is formed on a substrate. The photoresist layer 34 formed as above has the plane face in the amount of surface irregularity h1 of 0.3mum or below. Then, an etching is performed on the concavity located on the surface of the photoresist layer 34 and the insulating layer 33. Said etching is conducted using an ion beam. The incident angle of an ion beam is to be brought within the range of 60-80 deg. against the perpendicular line on the surface of the photoresit layer 34.

Description

【発明の詳細な説明】 本発明は、SfO□絶縁層表面の平坦化方法に関するも
のであり、特に薄膜回路パターンを内包したS i02
絶縁層表面の平坦化に適した方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for planarizing the surface of an SfO□ insulating layer, and in particular to a method for planarizing the surface of an SfO□ insulating layer, and in particular to a method for planarizing the surface of an SfO
The present invention relates to a method suitable for planarizing the surface of an insulating layer.

近年、フォトリソグラフィー技術を利用して薄膜パター
ンを形成することにより、基板上に磁気回路あるいは半
導体回路などを設けることが行なわれている。たとえば
、VTR、デジタルオーディオテープ装置、磁気ディス
ク装置などの磁気記録装置において使用される磁気記録
用の薄膜磁気ヘッド、および光信号を電気信号に変換す
るための固体撮像素子等の半導体素子は、上記の方法に
より製造すること″ができる。これらの磁気ヘッド、半
導体素子などは上記の磁気記録装置の小型化に伴なって
、より小さくかつ高性能であることが望まれている。そ
して特に、高い密度で記録媒体に記録することが望まれ
ているところから、狭ギャップ長、かつ狭トラツク幅の
磁気へ・ンドの開発がめられている。また同時に磁気ヘ
ッドは高起磁力であることも要求されている。そのため
に磁気回路はその効率が高いことが必要である。
In recent years, magnetic circuits, semiconductor circuits, and the like have been provided on substrates by forming thin film patterns using photolithography technology. For example, thin-film magnetic heads for magnetic recording used in magnetic recording devices such as VTRs, digital audio tape devices, and magnetic disk devices, and semiconductor devices such as solid-state image sensors for converting optical signals into electrical signals are as described above. These magnetic heads, semiconductor elements, etc. are desired to be smaller and have higher performance as the above-mentioned magnetic recording devices become smaller. Since it is desired to record on a recording medium at a high density, development of a magnetic head with a narrow gap length and narrow track width is required.At the same time, a magnetic head is also required to have a high magnetomotive force. Therefore, the magnetic circuit needs to have high efficiency.

上記のような磁気回路あるいは半導体回路の製造におい
て、多数の薄膜回路パタ一ンは、基板の表面において、
薄膜の形成とエツチング等の微細加工とを順次行なうこ
とにより基板上に積層される。なお、一般に、それらの
薄膜回路パターンの間には絶縁層が設けられる。そして
、この製造工程において絶縁層の表面には、その絶縁層
の内部あるいは下部に形成されている薄膜パターンに応
じた段差、すなわち凹凸が形成される。こうして絶縁層
の表面に形成された凹凸は、そののちに設けられる薄膜
パターンのリソグラフィー精度を低下させる原因となり
、さらに得られる回路の質的低下をもたらすものである
In the manufacture of magnetic circuits or semiconductor circuits as described above, a large number of thin film circuit patterns are formed on the surface of the substrate.
It is laminated on a substrate by sequentially performing thin film formation and microfabrication such as etching. Note that an insulating layer is generally provided between these thin film circuit patterns. In this manufacturing process, steps, that is, irregularities, are formed on the surface of the insulating layer in accordance with the thin film pattern formed inside or under the insulating layer. The unevenness thus formed on the surface of the insulating layer causes a decrease in the lithography accuracy of the thin film pattern formed thereafter, and further brings about a deterioration in the quality of the obtained circuit.

たとえば、磁気記録用の薄膜磁気ヘッドは基本的゛には
、ガラス、サファイア等の基板上にパーマロイ、センダ
スト等の磁性体膜からなる下部磁極と上部磁極が設けら
れ、その間にCu等の導体膜からなるコイルが絶縁層を
介して設けられた構造を有するものである。磁気ヘッド
は、まず上記の基板上に磁性体膜の薄膜パターンをエツ
チングにより形成して下部磁極とし、次いで5i02等
からなる絶縁層を設けたのち、導体膜の薄nタパターン
(コイルパターン)をエツチングにより形成しさらに絶
縁層および磁性体膜の薄膜パターン(上部磁極)を設け
ることにより製造される。
For example, a thin film magnetic head for magnetic recording basically has a lower magnetic pole and an upper magnetic pole made of a magnetic film such as permalloy or sendust on a substrate such as glass or sapphire, and a conductive film such as Cu between them. It has a structure in which a coil consisting of is provided with an insulating layer interposed therebetween. A magnetic head is manufactured by first forming a thin film pattern of a magnetic material film on the above-mentioned substrate by etching to form a lower magnetic pole, then providing an insulating layer made of 5i02 or the like, and then forming a thin n-ta pattern (coil pattern) of a conductive film. It is manufactured by forming by etching and further providing a thin film pattern (upper magnetic pole) of an insulating layer and a magnetic film.

この磁気ヘッドの製造において、コイルとなる導体膜の
薄膜パターン上に順に、S i02等の絶縁層および磁
性体膜をスパッタリング等により直接に設けた場合には
、導体膜の薄膜パターンによってできる段差がそのまま
絶縁層および上部磁性体膜においても形成されるために
、得られた上部磁性体■の表面には導体膜のパターンに
応じた凹凸が出現することになる。この上部磁極に生じ
た凹凸によって、得られる磁気ヘッドの磁気抵抗は高く
なる傾向があり、また、その四部においては部分的に上
部磁極と下部磁極との距離が短くなるために、磁束の漏
れが起こり、ヘッド効率(記録再生効率)を低下させる
という問題が生じる。
In manufacturing this magnetic head, if an insulating layer such as Si02 and a magnetic film are directly formed by sputtering or the like on a thin film pattern of a conductive film that will become a coil, the difference in level caused by the thin film pattern of the conductive film may be Since it is also formed in the insulating layer and the upper magnetic film as it is, unevenness corresponding to the pattern of the conductive film appears on the surface of the obtained upper magnetic material (2). The unevenness of the upper magnetic pole tends to increase the magnetic resistance of the resulting magnetic head, and the distance between the upper magnetic pole and the lower magnetic pole is partially shortened in the four parts, resulting in leakage of magnetic flux. This causes a problem of lowering head efficiency (recording/reproducing efficiency).

基板上に設けられた磁性体膜の薄膜パターン(下部磁極
)によってできる段差もまた、その上にS i02等の
絶縁層をスパッタリング等により設けた際にはそのまま
再現される。そのために、次に導体膜をエツチングして
コイルパターンを形成する時に、この段差の立上り部分
においてエツチング不良が生じやすく、コイルパターン
を高精度で形成することが困難になる。また、コイルパ
ターンを形成するために磁性膜上にフォトレジスト膜を
設けた際に、上記の下部磁極による段差の上部と下部と
でフォトレジストの膜厚が相違するようになるために0
、エツチングによって得られたコイルパターンは段差の
上部でコイルの細りが生じやすく、通電時にこの細りの
生じた部分においてコイルの溶断が発生しがちであるこ
とが問題となっている。
The step created by the thin film pattern (lower magnetic pole) of the magnetic film provided on the substrate is also reproduced as is when an insulating layer such as Si02 is provided thereon by sputtering or the like. Therefore, when the conductive film is etched next to form a coil pattern, etching failures tend to occur at the rising portions of the steps, making it difficult to form the coil pattern with high precision. Furthermore, when a photoresist film is provided on the magnetic film to form a coil pattern, the thickness of the photoresist film differs between the top and bottom of the step caused by the bottom magnetic pole.
The problem is that the coil pattern obtained by etching tends to be tapered at the top of the step, and the coil tends to be fused at the tapered portion when energized.

従って、上記のような薄膜回路パターンなどによって5
i02等の絶縁層表面に生じる凹凸を解消することは、
薄膜磁気ヘッドの製造において不可欠なものである。
Therefore, by using the thin film circuit pattern as described above, 5
To eliminate the unevenness that occurs on the surface of the insulating layer such as i02,
It is essential in manufacturing thin film magnetic heads.

このような問題を解消するために、薄膜パターン上に形
成される絶縁層を平坦化する方法が各種開発されており
、たとえば、従来よりポリイミド系樹脂などの樹脂を絶
縁層として塗布する方法、あるいはいわゆるリフト、オ
フ法およびエラ、チパッり法などが提案されている。し
かしながら、絶縁層として上記のような樹脂を利用した
場合には、磁性体膜の特性を向上させるための熱処理温
度あるいは保護基板をガラス密着させるための熱処理温
度に酎えられないという問題、および磁性体膜との密着
力か弱いため樹脂がしみ出すといった問題がある。
In order to solve this problem, various methods have been developed to flatten the insulating layer formed on the thin film pattern. The so-called lift, off method, gill, chippatsu method, etc. have been proposed. However, when the above-mentioned resin is used as the insulating layer, there are problems in that the heat treatment temperature for improving the properties of the magnetic film or the heat treatment temperature for adhering the protective substrate to the glass cannot be adjusted, and the magnetic There is a problem that resin seeps out due to weak adhesion to body membranes.

リフトオフ法はたとえば、まずS i02等の絶縁体層
およびリフト材からなる層を設け、エツチングにより微
細パターンを形成して四部を設けたのち、この四部およ
びリフト材層上に導電体(もしくは磁性体)を被覆し、
次いで剥離剤によりリフト材層およびその上の導電体膜
(もしくは磁性体膜)を除去(リフトオフ)することに
よって、絶縁体と導電体とがパターン加工された平面を
得る方法である。この方法では、絶縁体と導電体との間
にV字型の溝ができるために完全な平面を形成すること
が困難であり、また、リフト材を除去するだめの処理工
程が複雑であるという欠点がある。
For example, in the lift-off method, a layer consisting of an insulator layer such as SiO2 and a lift material is first formed, a fine pattern is formed by etching to form four parts, and then a conductive material (or magnetic material) is formed on the four parts and the lift material layer. ) coated with
This method then removes (lifts off) the lift material layer and the conductor film (or magnetic film) thereon using a release agent, thereby obtaining a flat surface patterned with insulators and conductors. With this method, it is difficult to form a perfect plane because a V-shaped groove is created between the insulator and the conductor, and the process for removing the lift material is complicated. There are drawbacks.

また、エッチパック法は、凹凸を有する絶縁層上に樹脂
を塗布して平面としたのち、エツチングにより樹脂層お
よび凸部の絶縁層を除去する方法である。従来よりこの
方法においては、樹脂層と絶縁層とを同等にエツチング
することが難しいという問題があった。すなわち、絶縁
層と同程度の速度でエツチングされうるフォトレジスト
等の樹脂の選択、およびエツチング条件の設定などが困
難であった。樹脂層と絶縁層とを同し速度でエツチング
する方法としては、CF4+(、Q2、BCl3あるい
はAr+02などのカスを用いたプラズマエツチングも
しくは反応性イオンエツチングが知られているが、これ
らの方法においてエツチング速度を同程度に設定するこ
とは容易でなく、しかも使用するガスが毒性あるいは腐
食性を有し、かつガス源を高精度で調整する必要がある
などの問題がある。たとえ腐食性、毒性のないAr+0
2を用いたとしても、カス源の高精度の調整を要すると
いう問題は避けられない。
Furthermore, the etch pack method is a method in which a resin is applied onto an insulating layer having irregularities to make it flat, and then the resin layer and the insulating layer at the convex portions are removed by etching. Conventionally, this method has had the problem of difficulty in etching the resin layer and the insulating layer equally. That is, it is difficult to select a resin such as a photoresist that can be etched at the same speed as the insulating layer, and to set etching conditions. Plasma etching or reactive ion etching using scum such as CF4+ (, Q2, BCl3 or Ar+02) is known as a method for etching the resin layer and the insulating layer at the same speed. It is not easy to set the speeds to the same level, and there are problems such as the gas used is toxic or corrosive, and the gas source needs to be adjusted with high precision. No Ar+0
Even if 2 is used, the problem of requiring highly accurate adjustment of the waste source cannot be avoided.

本発明者は、従来の微細パターン加工技術に附随する上
記のような問題点、特に薄膜磁気ヘッドの製造における
問題点の解決を目的として鋭意研究を行なった結果、上
記のエッチパック法において、平面形成用の樹脂として
キノン・ジアザイド系フォトレジストを用い、かつ得ら
れた平面に特定範囲の入射角度でのイオンミリングによ
るエツチングを行なうことにより、前記の問題点の解決
あるいは低減が実現することを見出し、本発明に到達し
た。
The inventor of the present invention has conducted extensive research aimed at solving the above-mentioned problems associated with conventional fine pattern processing techniques, particularly problems in manufacturing thin-film magnetic heads. We have discovered that the above problems can be solved or reduced by using a quinone diazide photoresist as the forming resin and etching the resulting plane by ion milling at a specific range of incident angles. , arrived at the present invention.

本発明は、表面に凹凸を有するS i02からなる絶縁
層の表面を平坦化する方法において、1)該絶縁層の凹
凸面にキノン・ジアザイド系フォトレジスト層を付設し
て絶縁層上に平な表面を形成する工程: および、 2)該フォトレジスト層表面に、60〜85度の範囲の
入射角度でイオンビームエツチングを行なう工程: を含むことを特徴とするSiO□絶縁層表面の平坦化方
法を提供するものである。
The present invention provides a method for planarizing the surface of an insulating layer made of Si02 having an uneven surface, including: 1) attaching a quinone diazide photoresist layer to the uneven surface of the insulating layer to flatten the surface of the insulating layer; A method for planarizing the surface of a SiO□ insulating layer, comprising: forming a surface; and 2) performing ion beam etching on the surface of the photoresist layer at an incident angle in a range of 60 to 85 degrees. It provides:

本発明の平坦化方法によれば、形成される薄膜パターン
に対応した複雑な位置合わせを全く必要とせず、精度良
<SiO□絶縁層表面の平坦化を実施することができる
According to the planarization method of the present invention, the surface of the SiO□ insulating layer can be planarized with high accuracy without any need for complicated alignment corresponding to the thin film pattern to be formed.

エツチング面を形成するのに前記のポリイミド系樹脂を
使用する場合、多数回の塗布および熱処理が必要である
のに対し、本発明においてキノン・ジアザイド系フォト
レジストを用いてエツチング面を形成する場合、塗布お
よび熱処理は一回でよく、従ってエツチング面の形成工
程が簡略化される。そして、このフォトレジストを用い
、かつ上記の入射角度にてイオンビームエツチングを行
なうことにより、フォトレジストと5i02とをほぼ同
速度でエツチングすることができる。
When using the above-mentioned polyimide resin to form the etched surface, multiple coatings and heat treatments are required, whereas in the present invention, when forming the etched surface using a quinone diazide photoresist, Coating and heat treatment only need to be performed once, thus simplifying the process of forming the etched surface. By using this photoresist and performing ion beam etching at the above-mentioned incident angle, the photoresist and 5i02 can be etched at approximately the same speed.

さらに、本発明の方法によれば、リフトオフ法における
ような煩雑な工程を必要とせず、また高度の技術を要し
ないものである。
Furthermore, the method of the present invention does not require complicated steps like the lift-off method, nor does it require sophisticated technology.

本発明は、さらに、イオンビームとして不活性Ar+イ
オンビームを用いることにより、従来において問題とな
っていた毒性ガスあるいは腐食性ガスの使用、そしてガ
スの高精度の微調整といった問題点を解決することもで
きるものである。
Furthermore, by using an inert Ar + ion beam as the ion beam, the present invention solves the conventional problems such as the use of toxic or corrosive gases and fine adjustment of the gas with high precision. It is also possible.

従って、本発明の5i02絶縁層表面の平坦化方法は、
SiO□からなる絶縁層表面に形成された凹凸を解消す
る方法であり、前述の薄膜磁気ヘッド、半導体素子など
の微細パターン加工技術を要する製造方法において利用
することができるものである。
Therefore, the method for planarizing the surface of the 5i02 insulating layer of the present invention is as follows:
This is a method for eliminating unevenness formed on the surface of an insulating layer made of SiO□, and can be used in manufacturing methods that require fine pattern processing technology for the aforementioned thin film magnetic heads, semiconductor elements, and the like.

次に、本発明を薄膜磁気ヘッドを例にとって詳しく説明
する。
Next, the present invention will be explained in detail using a thin film magnetic head as an example.

第1図は、本発明に従う薄III磁気ヘットの一例を示
す部分平面図である。第1図において、薄膜磁気ヘッド
は、基板l上に設けられた磁極2、コイル3および導電
部4とからなる。
FIG. 1 is a partial plan view showing an example of a thin III magnetic head according to the present invention. In FIG. 1, the thin film magnetic head consists of a magnetic pole 2, a coil 3, and a conductive part 4 provided on a substrate l.

第2図(a)は第1図のA−A線に沿った部分断面図で
あり、(b)は第1図のB−B線に沿った部分断面図で
ある。第2図(a)において、薄膜磁気ヘッドは、基板
ll上に下部磁極12、導電部13および5i02の絶
縁層14が設けられており、その上にさらにコイル15
、Si O2の絶縁層16、キヤ、プ部を構成する絶縁
層17、そしてV部磁極18が設けられた構造を有する
2(a) is a partial sectional view taken along line AA in FIG. 1, and FIG. 2(b) is a partial sectional view taken along line BB in FIG. 1. In FIG. 2(a), the thin film magnetic head includes a lower magnetic pole 12, a conductive part 13, and an insulating layer 14 of 5i02 provided on a substrate 11, and a coil 15 further provided thereon.
, an insulating layer 16 of SiO2, an insulating layer 17 constituting a cap section, and a V section magnetic pole 18.

また第2図(b)においては、基板21、下部磁極22
.5i02の絶縁層23、コイル24、絶縁層25およ
び上部磁極26から構成される。
In addition, in FIG. 2(b), the substrate 21, the lower magnetic pole 22
.. It is composed of an insulating layer 23 of 5i02, a coil 24, an insulating layer 25, and an upper magnetic pole 26.

薄膜磁気ヘッドは、本発明の平坦化方法を利用して、た
とえば以下に述べるような方法により製造することがで
きる。
A thin film magnetic head can be manufactured using the planarization method of the present invention, for example, by the method described below.

まず、第2図(a)および(b)に示されるように、サ
ファイア、ガラス等の基板11(21)上にパーマロイ
(Ni@Fe合金)、センタスト(AM−FeφSt合
金)、アモルファス磁性合金等からなる磁性膜をスパフ
タリングなどにより成膜する。磁性膜の膜厚は通常は2
〜5gmである。
First, as shown in FIGS. 2(a) and 2(b), permalloy (Ni@Fe alloy), Centast (AM-FeφSt alloy), amorphous magnetic alloy, etc. A magnetic film is formed by sputtering or the like. The thickness of the magnetic film is usually 2
~5gm.

この磁性膜上にポジ型フォトレジストを@布したのち、
ポジ型フォトマスクを用いて露光現像し、所望のパター
ンのレジスト層を形成する。次いでエツチングしたのち
レジスト層を除去することにより磁性膜のパターン加工
を行ない、下部磁極12(22)を形成する。このよう
にして得られるド部磁極は、たとえば厚さ約3gm、幅
50gmおよび長さ200ルmの大きさである。
After spreading a positive photoresist on this magnetic film,
A resist layer with a desired pattern is formed by exposure and development using a positive photomask. Next, the magnetic film is patterned by etching and removing the resist layer, thereby forming the lower magnetic pole 12 (22). The magnetic pole thus obtained has, for example, a thickness of about 3 gm, a width of 50 gm and a length of 200 lm.

また、A文、Cu、Au等からなる導体膜を基板」二に
成膜したのち、上記と同様にしてエツチングを行ない、
導電部13を形成する。
In addition, after forming a conductive film made of A, Cu, Au, etc. on the substrate, etching is performed in the same manner as above.
A conductive portion 13 is formed.

次に、基板全面にスパッタリングなどによりS i02
からなる絶縁層14(23)を設ける。
Next, Si02 is deposited on the entire surface of the substrate by sputtering or the like.
An insulating layer 14 (23) is provided.

得られた絶縁層は、下部磁極および導電部による段差に
相応して第3図(a)に示すような段差をイイしている
[31:基板、32:下部磁極、33:絶縁層]。ただ
し、第3図(a)〜(c)は、本発明の平坦化の工程を
説明する断面1jである。
The obtained insulating layer has a level difference as shown in FIG. 3(a) corresponding to the level difference due to the lower magnetic pole and the conductive part [31: substrate, 32: lower magnetic pole, 33: insulating layer]. However, FIGS. 3(a) to 3(c) are cross sections 1j for explaining the planarization process of the present invention.

この段差をなくすため5i02絶縁層の平坦化を行なう
。まず、本発明に従うフォトレジストをスピンコーティ
ングにより塗布する。
In order to eliminate this level difference, the 5i02 insulating layer is planarized. First, a photoresist according to the invention is applied by spin coating.

本発明に用いられるキノン−ジアザイド系フォトレジス
トは既に公知であり、その具体的な例としては、AZ−
1350J、AZ−1370、AZ−1375等のAZ
−1300シリーズ;およびAZ−1450J、AZ−
1470等(7)AZ−1400シリーズ(ヘキスト社
製)などに属するキノンeジアザイド系フォトレジスト
を挙げ、ることができる。
The quinone-diazide photoresist used in the present invention is already known, and specific examples thereof include AZ-
AZ such as 1350J, AZ-1370, AZ-1375, etc.
-1300 series; and AZ-1450J, AZ-
Examples include quinone e-diazide photoresists belonging to the AZ-1400 series (manufactured by Hoechst Co., Ltd.) such as 1470 (7).

上記フォトレジストのスピンコーティングは、回転数が
500〜11000rp、回転時間が10〜300秒の
条件で行なうのが好ましい。特に好ましくは回転数が5
00〜700rpm、回転時間が200〜300秒であ
る。塗布後、乾燥して基板上にフォトレジス+−eを形
成する。フォトレジスト層の層厚は絶縁層表面の段差お
よびその幅によっても異なるが、一般に段差が0.5〜
8gmの範囲であれば、1〜20pmの範囲であるのが
好ましい。
The photoresist spin coating is preferably carried out at a rotation speed of 500 to 11,000 rpm and a rotation time of 10 to 300 seconds. Particularly preferably, the number of revolutions is 5.
00 to 700 rpm, and rotation time is 200 to 300 seconds. After coating, it is dried to form a photoresist +-e on the substrate. The layer thickness of the photoresist layer varies depending on the level difference on the surface of the insulating layer and its width, but generally the level difference is 0.5~
If it is in the range of 8 gm, it is preferably in the range of 1 to 20 pm.

形成されたフォトレジスト層は第3図(b)に示すよう
に、表面の凹凸量(凹凸の高低差:hl)が0.3gm
以下の平面を有する[31:基板、32:下部磁極、3
3:絶縁層、34:フォトレジスト層]。
As shown in FIG. 3(b), the formed photoresist layer has a surface unevenness amount (height difference of unevenness: hl) of 0.3 gm.
It has the following plane [31: substrate, 32: lower magnetic pole, 3
3: insulating layer, 34: photoresist layer].

次に、上記フォトレジスト層および絶縁層表面の凸部の
エツチングを行なう。エツチングはイオンミリングによ
るエツチング、すなわちイオンビームエツチングにより
行なわれる。
Next, the convex portions on the surfaces of the photoresist layer and the insulating layer are etched. Etching is performed by ion milling, ie, ion beam etching.

本発明においては、毒性および腐食性を有しない点から
、不活性Arガスか特に好ましく用いられる。ただし、
本発明に用いられるガスは上記の不活性Arカスに限定
されるものではない。
In the present invention, inert Ar gas is particularly preferably used since it is non-toxic and non-corrosive. however,
The gas used in the present invention is not limited to the above-mentioned inert Ar gas.

イオンビームは、たとえば不活性Arガスを高電圧下で
熱電子により励起することにより、不活性Ar+イオン
ビームとして得られる。このイオンビームを上記フォト
レジスト層の表面に照射すルコトにより、キノン・ジア
ザイド系フォトレジストおよび5iOzをエツチングす
る。ただし、本発明においてイオンビームの入射角度は
、上記フォトレジストおよび5i02に対する工・ンチ
ング速度をできる限り等しくして、フォトレジスト部分
と5i02部分とが同じ厚さで工・ンチングされるよう
にするために、フォトレジスト層の表面の垂線に対して
60〜85度の範囲にある必要がある。
The ion beam is obtained as an inert Ar+ ion beam, for example, by exciting an inert Ar gas with thermoelectrons under high voltage. The quinone diazide photoresist and 5iOz are etched by irradiating the surface of the photoresist layer with this ion beam. However, in the present invention, the incident angle of the ion beam is set so that the etching/nching speeds for the photoresist and 5i02 are as equal as possible, so that the photoresist part and the 5i02 part are etched to the same thickness. In addition, the angle should be in the range of 60 to 85 degrees with respect to the normal to the surface of the photoresist layer.

エツチングして得られたSiO3絶縁層の表面は、第3
図(c)に示すように、表面の四部底面と凸部頂面との
高低差(h2)か0.3gm以下の平面となるようにす
ることができる[31.基板、32:下部磁極、35:
絶縁層]。
The surface of the SiO3 insulating layer obtained by etching is
As shown in Figure (c), the height difference (h2) between the bottom surface of the four parts and the top surface of the convex part can be a plane of 0.3 gm or less [31. Substrate, 32: Lower magnetic pole, 35:
Insulating layer].

このようにして表面が平坦化されたSiO□絶縁層14
(23)はさらに所ψのパターンにエンチングされたの
ち、この上にCu、AM、Au等の導体膜がスパッタリ
ンクにより設けられる。この導体膜に前述のポジ型フォ
トレジストを用いたパターン加工を行なうことにより、
厚ざ1〜5gm、線幅3〜20ルmおよびコイル間隔3
〜20gmのコイル15(24)を形成する。
The SiO□ insulating layer 14 whose surface has been flattened in this way
(23) is further etched into a pattern of a given ψ, and then a conductive film of Cu, AM, Au, etc. is provided thereon by sputter linking. By patterning this conductor film using the above-mentioned positive photoresist,
Thickness 1~5gm, line width 3~20lm and coil spacing 3
Form a coil 15 (24) of ~20 gm.

次いでコイル上に設けられた5i02絶縁層16(25
)の表面は、コイルの凹凸に相応した凹凸を有している
。従って、このSiO2絶縁層の表面に上述の本発明の
平坦化方法を実施することにより、絶縁層の表面を平坦
化する。
Next, the 5i02 insulating layer 16 (25
) has irregularities corresponding to the irregularities of the coil. Therefore, by applying the above-described planarization method of the present invention to the surface of this SiO2 insulating layer, the surface of the insulating layer is planarized.

さらに、この絶Ii層にパターン加工を行なったのち、
磁気ヘッドのコアのギャップを設けるために5i02な
どの絶縁層17を設け、パターン加工を行なう。最後に
リロ記−と同じ材料からなる磁性膜を成膜したの″ち′
、所望のパターンにエツチングすることにより上部磁極
18(26)を形成する。
Furthermore, after patterning this Ii layer,
In order to provide a gap between the cores of the magnetic head, an insulating layer 17 such as 5i02 is provided and patterned. Finally, we deposited a magnetic film made of the same material as in the relo.
, the upper magnetic pole 18 (26) is formed by etching into a desired pattern.

このようにして薄膜磁気ヘッドの製造工程においてS 
i02絶縁層表面の平坦化を行なうことにより、そのの
ちの工程でパターン加工を行なう際にエツチング不良を
生じることがなく、ヘッド効率の優れた磁気ヘッドを得
ることができる。
In this way, in the manufacturing process of thin film magnetic heads, S
By flattening the surface of the i02 insulating layer, etching defects will not occur during pattern processing in subsequent steps, and a magnetic head with excellent head efficiency can be obtained.

本発明のS io2絶縁層の平坦化方法は、上述のよう
な薄膜磁気ヘッドの製造に利用されるだけではなく、半
導体素子の製造など薄膜技術および微細加工技術を必要
とする分野において広く利用することかできるものであ
る。
The method for planarizing the SIO2 insulating layer of the present invention is not only used in the production of thin film magnetic heads as described above, but also widely used in fields that require thin film technology and microfabrication technology, such as the production of semiconductor elements. It is something that can be done.

以下に本発明の実施例を記載する。Examples of the present invention will be described below.

[実施例] (1)試料の作成 サファイア基板(厚さ:2mm、直径:約5cm)の上
に、An薄膜をスパッタリングにより成膜した。この薄
膜上にポジ型フォトレジスト(AZ−1350J、ヘキ
スト社製)を塗布したのち、ポジ型フォトマスクを用い
て露光現像し、工・ンチングによりパター・ン加工を行
なうことによりコイルに相当する凹凸を形成した。得ら
れた凹凸は、凸部の厚さが2.7gm、線幅が20gm
およびその間隔が20pmであった・ 次に、この基板上に5i02をスパッタリングにより成
膜して層厚が4.7pmの絶縁層を設けた。
[Example] (1) Preparation of sample An An thin film was formed by sputtering on a sapphire substrate (thickness: 2 mm, diameter: approximately 5 cm). After applying a positive photoresist (AZ-1350J, manufactured by Hoechst) on this thin film, it is exposed and developed using a positive photomask, and patterned by etching and nitching to create irregularities corresponding to the coil. was formed. The obtained unevenness has a convex thickness of 2.7 gm and a line width of 20 gm.
and the interval therebetween was 20 pm.Next, 5i02 was formed into a film by sputtering on this substrate to provide an insulating layer having a layer thickness of 4.7 pm.

(2)Si02絶縁層表面の平坦化 まず、上記試料の5i02絶縁層表面にキノン−ジアザ
イド系フォトレジスト(AZ−1375;ヘキスト社製
)を、580rpmの回転数および270秒間でスピン
コーティングすることにより塗布したのち、130°C
の温度で30分間のベーキングを行ない、絶縁層四部に
おける層厚が8.5pmのフォトレジスト層を形成した
(2) Flattening of the surface of the Si02 insulating layer First, a quinone-diazide photoresist (AZ-1375; manufactured by Hoechst Co., Ltd.) was spin-coated on the surface of the 5i02 insulating layer of the above sample at a rotation speed of 580 rpm for 270 seconds. After coating, 130°C
Baking was performed at a temperature of 30 minutes to form a photoresist layer having a layer thickness of 8.5 pm on the four parts of the insulating layer.

得られたフォトレジスト層表面の凹凸量を触針型膜厚計
(針圧:10mg、針の曲率半径=125gm)により
測定した。その結果、表面の凹凸量は0,15用mであ
った。
The amount of unevenness on the surface of the photoresist layer obtained was measured using a stylus-type film thickness meter (stylus pressure: 10 mg, radius of curvature of the needle = 125 gm). As a result, the amount of surface unevenness was 0.15 m.

次いで、不活性A’rガスを用いてカウフマン型イオン
源により発生させたAr+イオンビームをこのフォトレ
ジスト層表面に70度の角度(面の垂線に対する角度)
で入射させて、イオンビームエツチングを行なった。エ
ツチングは、初期真空度1 、5X 10−’Torr
以上、Arガス導入後の真空度5 X 10−’Tor
r、イオン加速電圧0.95KV、イオン電流電度0.
58mA/Cm’、およびエンチング時間170分とい
う条件で行なわれた。
Next, an Ar+ ion beam generated by a Kauffman ion source using an inert Ar gas is applied to the surface of this photoresist layer at an angle of 70 degrees (angle with respect to the normal to the surface).
Ion beam etching was carried out by injecting the ion beam into the ion beam. Etching is performed at an initial vacuum level of 1, 5X 10-'Torr.
Above, the degree of vacuum after introducing Ar gas is 5 x 10-'Tor.
r, ion acceleration voltage 0.95KV, ion current electric potential 0.
The test was carried out under the conditions of 58 mA/Cm' and an enquenching time of 170 minutes.

得られた絶縁層表面の凹凸量をSEM断面写真により測
定した。その結果、絶縁層のAu凹部における層厚は4
.2gmであり、表面の凹凸量は0・2用mであった。
The amount of unevenness on the surface of the obtained insulating layer was measured using a SEM cross-sectional photograph. As a result, the layer thickness in the Au recess of the insulating layer was 4
.. 2 gm, and the amount of surface unevenness was 0.2 m.

次に、前記サファイア基板の上にSiO□をスパッタリ
ングにより約51Lmの厚さに成膜し、その上に前記フ
ォトレジストAZ−1375をスピンコーティングによ
り約8Bmの厚さに塗布した。そののち、露光現像する
ことによりフォトレジストの一部を取り去ってS 40
2層の表面を賞出させ、130°Cの温度で30分間ベ
ーキングを行なった。このようにして作成した試料に対
して、フォトレジスト層の表面に入射するAr+イオン
ビームの入射角度を0〜85度の範囲で変化させること
以外は、上記と同一の条件でイオンビームエツチングを
行なった。得られた結果を第4図にグラフの形で示す。
Next, SiO□ was formed on the sapphire substrate to a thickness of about 51 Lm by sputtering, and the photoresist AZ-1375 was applied thereon to a thickness of about 8 Bm by spin coating. After that, a part of the photoresist is removed by exposure and development.
The surfaces of the two layers were exposed and baked at a temperature of 130°C for 30 minutes. Ion beam etching was performed on the sample thus prepared under the same conditions as above, except that the incident angle of the Ar+ ion beam incident on the surface of the photoresist layer was varied in the range of 0 to 85 degrees. Ta. The results obtained are shown in graphical form in FIG.

第4図は、横軸にイオンビームの入射角度をとり、縦軸
にフォトレジストと5i02とのエツチング速度比をと
った時のグラフである。
FIG. 4 is a graph in which the horizontal axis represents the incident angle of the ion beam, and the vertical axis represents the etching rate ratio between the photoresist and 5i02.

第4図に示された結果から明らかなように、Ar+イオ
ンビームの入射角度が60〜85度の範囲である場合に
は、エツチング速度比は0.85以上となることが判明
した。この範囲のエツチング速度比でキノン・ジアザイ
ド系フォトレジストと5i02とをエツチングすること
により、得られる5i02絶縁層の表面はその凹凸量が
0゜3gm以下に十分に平坦化された表面を有するもの
となる。
As is clear from the results shown in FIG. 4, it was found that when the incident angle of the Ar+ ion beam was in the range of 60 to 85 degrees, the etching rate ratio was 0.85 or more. By etching the quinone diazide photoresist and 5i02 at an etching speed ratio within this range, the surface of the resulting 5i02 insulating layer has a sufficiently flat surface with an amount of unevenness of 0°3 gm or less. Become.

以上説明したように、本発明によれば極めてゆるやかに
平坦化された表面を得ることができ、そのためその後の
薄膜形成および微細加工の精度が高くなる。さらには得
られる薄膜磁気ヘッドは極めて精度の良いプレーナー構
造のへ1.ドとなる。
As explained above, according to the present invention, it is possible to obtain a surface that is extremely gently flattened, thereby increasing the accuracy of subsequent thin film formation and microfabrication. Furthermore, the resulting thin-film magnetic head has an extremely precise planar structure.1. It becomes C.

そして、プレーナー構造を具備することから、多層構造
のヘッドであっても作成が容易であり、かつ凹部がなく
なるために従来において問題であった上部磁極の凸部に
おける磁束の漏れがなくなり、ヘット効率が著しく良好
となる。また、単一ガスを用いるために面倒な分圧の調
整が不要で制御か容易であり、かつそのガスは腐食性が
なし)ため、平坦化プロセスの再現性と信頼性を著しく
向上させることができる。
Since it has a planar structure, it is easy to create even a multilayer structure head, and since there are no recesses, there is no magnetic flux leakage at the convex part of the upper magnetic pole, which was a problem in the past, and the head is efficient. becomes significantly better. In addition, since a single gas is used, there is no need for troublesome partial pressure adjustments, making it easy to control, and the gas is non-corrosive), significantly improving the reproducibility and reliability of the planarization process. can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、薄膜磁気ヘッドの一例を示す部分平面図であ
る。 第2図(a)は第1図のA−A線に沿った部分断面図で
あり、(b)は第1図のB−B線に沿つた部分断面図で
ある。 第3図(a)〜(C)は、本発明の平坦化の工程を説明
する断面図である。 1:基板、2:磁極、3:コイル、4:導電部 11:基板、12:下部磁極、13:導電部14 : 
S i02絶縁層、15:コイル、16;SiO□絶縁
層、17:ギャップ部を構成する絶縁層、18二上部磁
極 21:基板、22:下部磁極、23:SiO□絶縁層、
24:コイル、25:絶縁層、26:上部磁極 31;基板、32;下部磁極、33:絶縁層34:フォ
トレジスト層、35:絶縁層第4図は、横軸にイオンビ
ームの入射角度をとり、縦軸にフォトレジストと5i0
2との工1.チング速度比をとった時の関係を示す図で
ある。 第 1トj号 「A 第 2 譬; 第3 図 (c)
FIG. 1 is a partial plan view showing an example of a thin film magnetic head. 2(a) is a partial sectional view taken along line AA in FIG. 1, and FIG. 2(b) is a partial sectional view taken along line BB in FIG. 1. FIGS. 3(a) to 3(C) are cross-sectional views illustrating the planarization process of the present invention. 1: Substrate, 2: Magnetic pole, 3: Coil, 4: Conductive part 11: Substrate, 12: Lower magnetic pole, 13: Conductive part 14:
Si02 insulating layer, 15: coil, 16: SiO□ insulating layer, 17: insulating layer constituting the gap portion, 18 two upper magnetic poles 21: substrate, 22: lower magnetic pole, 23: SiO□ insulating layer,
24: coil, 25: insulating layer, 26: upper magnetic pole 31; substrate, 32: lower magnetic pole, 33: insulating layer 34: photoresist layer, 35: insulating layer In Figure 4, the incident angle of the ion beam is plotted on the horizontal axis. photoresist and 5i0 on the vertical axis.
Work with 2 1. FIG. 3 is a diagram showing the relationship when taking the switching speed ratio. No. 1, No. 1, “A, 2nd parable; Figure 3 (c)

Claims (1)

【特許請求の範囲】 1゜表面に凹凸を有する5i02からなる絶縁層の表面
を平坦化する方法において、 1)該絶縁層の凹凸面にキノン・ジアザイド系フォトレ
ジスト層を付設して絶縁層上に平な表面を形成する工程
; および、 2)該フォトレジスト層表面に、60〜85度の範囲の
入射角度でイオンビームエツチングを行なう工程; を含むことを特徴とする5i02絶縁層表面の平坦化方
法。 2゜上記イオンビームエツチングを、不活性Arカスを
用いて行なうことを特徴とする特許請求の範囲第1項記
載のS i O’2絶縁層表面の平坦化方法。 3゜平坦化処理部のSiO□絶縁層表面の上記凹凸の段
差が0.5〜8gmの範囲にあり、かつ上記フォトレジ
スト層の層厚が1〜20gmの範囲にあることを特徴と
する特許請求の範囲第1相記載のSiO2絶縁層表面の
平坦化方法。 4゜上記凹凸を有する5i02絶縁層か、薄膜磁気ヘッ
ド用の基板上に設けられていることを特徴とする特許請
求の範囲第1q+乃至第3項のいず絶縁層であることを
特徴とする特許請求の範囲第4項記載のSiO□絶縁層
表面の平坦化方法。 6゜、ト記凹凸を有する5i02絶縁層が、半導体素子
用の基板上に設けられていることを特徴とする特許請求
の範囲第1項乃至第3項のいずれかの項記載のS i0
2絶縁層表面の平坦化方法。
[Claims] A method for planarizing the surface of an insulating layer made of 5i02 having a 1° surface unevenness, comprising the steps of: 1) attaching a quinone diazide photoresist layer to the uneven surface of the insulating layer; 2) performing ion beam etching on the surface of the photoresist layer at an incident angle in the range of 60 to 85 degrees; method. 2. The method for planarizing the surface of a SiO'2 insulating layer according to claim 1, wherein the ion beam etching is performed using an inert Ar scum. A patent characterized in that the level difference of the unevenness on the surface of the SiO□ insulating layer in the 3° flattened portion is in the range of 0.5 to 8 gm, and the layer thickness of the photoresist layer is in the range of 1 to 20 gm. A method for planarizing the surface of a SiO2 insulating layer according to claim 1. 4゜The 5i02 insulating layer having the above-mentioned unevenness is provided on a substrate for a thin film magnetic head, and is characterized by being any of the insulating layers of Claims 1q+ to 3. A method for planarizing the surface of a SiO□ insulating layer according to claim 4. The S i0 according to any one of claims 1 to 3, wherein the 5i02 insulating layer having the unevenness of 6° and 0 is provided on a substrate for a semiconductor element.
2. Method for flattening the surface of the insulating layer.
JP14214883A 1983-08-03 1983-08-03 Method for flattening of sio2 insulated layer surface Pending JPS6032323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14214883A JPS6032323A (en) 1983-08-03 1983-08-03 Method for flattening of sio2 insulated layer surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14214883A JPS6032323A (en) 1983-08-03 1983-08-03 Method for flattening of sio2 insulated layer surface

Publications (1)

Publication Number Publication Date
JPS6032323A true JPS6032323A (en) 1985-02-19

Family

ID=15308476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14214883A Pending JPS6032323A (en) 1983-08-03 1983-08-03 Method for flattening of sio2 insulated layer surface

Country Status (1)

Country Link
JP (1) JPS6032323A (en)

Similar Documents

Publication Publication Date Title
JPS6142714A (en) Manufacture of multilayer conductor film structure
JPS61175919A (en) Manufacture of thin film magnetic head
JPS6222247B2 (en)
JPS6032323A (en) Method for flattening of sio2 insulated layer surface
JPH09129644A (en) Patterning of metal layer
JPH087222A (en) Thin film magnetic head and its production
JP3371660B2 (en) Method of manufacturing composite magnetic head
JPH103613A (en) Thin-film magnetic head and its production
JPS62170011A (en) Manufacture of thin film magnetic head
JPH06176318A (en) Coil formation of thin-film magnetic head
JPS5880117A (en) Production of thin film magnetic head
KR100256064B1 (en) Thin magnetic head
JP2517479B2 (en) Method of manufacturing thin film magnetic head
JPS61210508A (en) Manufacture of thin-film magnetic head
JPH0370848B2 (en)
JPH0668426A (en) Magnetic-resistance effect head and manufacture thereof
JPS6045921A (en) Production of thin film magnetic head
JPS59165220A (en) Thin-film magnetic head and its manufacture
JPH0316686B2 (en)
JPS6117051B2 (en)
JPH1097940A (en) Rough coating in plating
JPS585448B2 (en) Magnetic head manufacturing method
JPS6216221A (en) Production of thin film magnetic head
JPS61180913A (en) Thin film magnetic head
JPS63121110A (en) Manufacture of thin film magnetic head