JPS6031291B2 - Semiconductor circuit breaker - Google Patents

Semiconductor circuit breaker

Info

Publication number
JPS6031291B2
JPS6031291B2 JP14357376A JP14357376A JPS6031291B2 JP S6031291 B2 JPS6031291 B2 JP S6031291B2 JP 14357376 A JP14357376 A JP 14357376A JP 14357376 A JP14357376 A JP 14357376A JP S6031291 B2 JPS6031291 B2 JP S6031291B2
Authority
JP
Japan
Prior art keywords
circuit
main
parallel
current
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14357376A
Other languages
Japanese (ja)
Other versions
JPS5367847A (en
Inventor
晃三 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP14357376A priority Critical patent/JPS6031291B2/en
Publication of JPS5367847A publication Critical patent/JPS5367847A/en
Publication of JPS6031291B2 publication Critical patent/JPS6031291B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Thyristor Switches And Gates (AREA)

Description

【発明の詳細な説明】 この発明は高電圧大電流用に適する半導体しや断器の改
良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in semiconductor shield breakers suitable for high voltage and large current applications.

従来半導体しや断器を高電圧化するため第1図のように
構成したものがある。
Conventionally, there is a semiconductor circuit breaker configured as shown in FIG. 1 in order to increase the voltage.

これは主回路電流しや断回路2−1と転流回路2一2、
補助電源3、制御回路4、分流器5および負荷6からな
っている。主回路電流しや断回路2−1は電源1にリア
クトル2一1−1−1と第1段ブロックから第N段ブロ
ックがそれぞれ直列に接続されているがここで第1段ブ
ロックと第N段ブロックのみを示している。第1および
第N段ブロックの主サィリスタ2一1一1一2,2−N
−1一2には、コンデンサ2一1−1−3一抵抗器2−
1−1一4の直列回路、コンデンサ2−N−1一3−抵
抗2一N−1一4の直列回路、さらに抵抗器2一1−1
−6,2−N−1一6がそれぞれ並列接続されている。
転流回路2一2は整流回路2一1一2の陽極側に抵抗器
2一1−2一10とコンデンサ2一1−2一9の並列回
路、抵抗器2−N−2−10とコンデンサ2−N−2一
9の並列回路がそれぞれ直列接続されている。また整流
回路2−1−2の陰極側に補助サィリスタ2一1−2一
12と抵抗器2ーーー2一14、コンデンサ2−1−2
−13の直列回路と抵抗器2一1一2−13の並列回路
、さらには補助サィリスタ2−N−2一12と抵抗器2
一N−2一14、コンデンサ2一N−2一13の直列回
路と抵抗器2一N−2−13の並列回路がそれぞれ直列
接続されている。そして整流回路2−1−2には抵抗器
2−1−2−8、コンデンサ2−1一2一7の並列回路
と抵抗器2−N−2一8、コンデンサ2−N−2−7の
並列回路とが直列接続されたものが並列に接続されてい
る。整流回路2−1一2には補助変圧器2−1一2一1
を介して補助電源3が接続されている。なお2ーーー2
一2は抵抗器、2一1一2−16はリアクトルである。
このように従来高電圧化するため主サィリスタ2−1−
1−2−2〜2一N−1−2の直列数を増し、主回路に
逆電流を供給するための転流回路2−2もこれに見合っ
て高電圧化を図り限流しや断を行っている。
This consists of the main circuit current break circuit 2-1 and the commutation circuit 2-2,
It consists of an auxiliary power supply 3, a control circuit 4, a shunt 5 and a load 6. The main circuit current cutout circuit 2-1 has the reactor 2-1-1-1 and the 1st stage block to the Nth stage block connected in series to the power supply 1. Only the tiered blocks are shown. Main thyristors 2-1-1-2, 2-N of the first and Nth stage blocks
-1-2, capacitor 2-1-1-3-resistor 2-
1-1-4 series circuit, capacitor 2-N-1-3, resistor 2-N-1-4 series circuit, and resistor 2-1-1.
-6, 2-N-1-6 are connected in parallel, respectively.
The commutation circuit 2-2 has a parallel circuit of resistors 2-1-2-10 and capacitors 2-1-2-9, and a resistor 2-N-2-10 on the anode side of the rectifier circuit 2-1-2. Parallel circuits of capacitors 2-N-2-9 are connected in series. Further, on the cathode side of the rectifier circuit 2-1-2, an auxiliary thyristor 2-1-2-12, a resistor 2--2-14, and a capacitor 2-1-2
-13 series circuit and resistor 2-1-2-13 parallel circuit, as well as auxiliary thyristor 2-N-2-12 and resistor 2
1N-2-14, a series circuit of capacitors 2-N-2-13, and a parallel circuit of resistors 2-N-2-13 are connected in series, respectively. The rectifier circuit 2-1-2 includes a parallel circuit of resistors 2-1-2-8, capacitors 2-1-2-7, resistors 2-N-2-8, and capacitors 2-N-2-7. The parallel circuits are connected in series and the parallel circuits are connected in parallel. Auxiliary transformer 2-1-2-1 is connected to rectifier circuit 2-1-2.
An auxiliary power source 3 is connected via the auxiliary power source 3. Note 2--2
12 is a resistor, and 2-1-2-16 is a reactor.
In this way, in order to increase the voltage, the main thyristor 2-1-
The number of series connections of 1-2-2 to 2-N-1-2 was increased, and the commutation circuit 2-2 for supplying reverse current to the main circuit was also made to have a correspondingly high voltage to prevent current limiting and disconnection. Is going.

しかしながらこのような回路においては、短絡電流発生
時主サィリスタ2一1−1−2,2−N−1−2に逆電
流を強制的に流すために、ターンオフ時間の一番速い主
サイリスタ例えば2−1−1−2に全電圧が印加される
ので、この主サィリス夕2−1一1一2が破壊してしま
う。主サィリスタ2−1−1一2の破壊により通電状態
となり、次にターンオフするサィリスタえば2一N−1
−2も同様の不具合を繰返される。これを防止するため
にすべての主サイリスタ2一1−1一2〜2−N−1一
2のターンオフ時間を同一にそろえることができれば問
題ないが、実際には不可能であることから主回路にサー
ジ吸収回路を付加すればよいが、この設計には極めて複
雑な計算と配置が必要である。さらに主回路に逆電流を
供給する転流回路も補助サィリスタ2−1−2−12〜
2一N−2−12の直列数が多くなり、最後に点弧する
補助サィリス夕例えば2−N−2−12に逆電流供給源
のコンデンサ2−N−2−13の全軍圧が印加されるこ
とになり、その補助サィリスタ2一N−2一12が破壊
する危険がある。この防止に対しても同様にサージ吸収
回路の適正な設計を必要とするが、これも極めて複雑な
計算と配置が必要である。もちろん主回路に用いる主サ
ィリスタ2−1一1一2〜2−N−1−2としてターン
オンおよびターンオフ時間のそろったサィリスタを選択
して使用する方法も併用されるが、これも作業時間を多
く必要としコストアップの要因となる。一方逆電流供給
源の転流回路に使用されているコンデンサ2一1一2一
9〜2−N−2−9,2−1−2−7〜2−N−2一7
,2−1一2一14〜2−N−2−14の直並列数も多
くなり、分担電圧の均一化に対し複雑な計算を必要とし
、しかも第1図のような回路構成では高電圧化が図れて
も主回路の電圧毎に設計製作されるため標準化が面倒で
ある。さらに従来半導体しや断器を大軍流化するため第
2図のように構成したものがある。
However, in such a circuit, in order to force a reverse current to flow through the main thyristors 2-1-1-2 and 2-N-1-2 when a short circuit current occurs, the main thyristor with the fastest turn-off time, for example Since the full voltage is applied to -1-1-2, the main sirens 2-1-1-2 will be destroyed. The thyristor 2-1-1-1 becomes energized due to the destruction of the main thyristor 2-1-1-2, and then turns off.
-2 also has the same problem repeatedly. In order to prevent this, there would be no problem if all the main thyristors 2-1-1-2 to 2-N-1-2 could be made to have the same turn-off time, but since this is actually impossible, the main It is possible to add a surge absorption circuit to the circuit, but this design requires extremely complex calculations and layout. Furthermore, the commutation circuit that supplies reverse current to the main circuit is also auxiliary thyristor 2-1-2-12~
As the number of 2-N-2-12 in series increases, the auxiliary syringe that fires last, for example, the total voltage of the reverse current supply capacitor 2-N-2-13 is applied to 2-N-2-12. Therefore, there is a risk that the auxiliary thyristor 2-N-2-12 will be destroyed. Preventing this requires appropriate design of the surge absorption circuit, but this also requires extremely complicated calculations and layout. Of course, the method of selecting and using thyristors with the same turn-on and turn-off times as the main thyristors 2-1-1-2 to 2-N-1-2 used in the main circuit is also used, but this also requires a lot of work time. This will lead to an increase in costs. On the other hand, capacitors 2-1-2-9 to 2-N-2-9, 2-1-2-7 to 2-N-2-7 used in the commutation circuit of the reverse current supply source
, 2-1-2-14 to 2-N-2-14 in series and parallel increases, requiring complicated calculations to equalize the shared voltages, and in addition, the circuit configuration shown in Figure 1 requires high voltage Even if it were possible to achieve standardization, standardization would be troublesome because it would be designed and manufactured for each main circuit voltage. Furthermore, in order to make the conventional semiconductor circuit breaker more popular, there is a device constructed as shown in FIG. 2.

これは主回路電流しや断回路2−1−1と転流回路2一
2、補助電源3、制御回路4、分流器5、負荷6からな
っている。主回路電流しや断回路2−1−1は主サイリ
スタ2一1−1−2,2−N−1−2(図では2個のみ
を示しているが実際には複数個配設される)、コンデン
サ2−1−1−3−抵抗器2−1一1−4の直列回路、
非直線サージ吸引素子2−1−1一5がすべて並列に接
続され、これがリアクトル2−1ーーー1を介して電源
1に接続されている。一方転流回路2−1は整流回路2
−1−2に並列に接続された抵抗器2一1−2−8とコ
ンデンサ2−1−2一7の並列回路および整流回路2−
1一2に直列に接続された抵抗器2一1−2一10とコ
ンデンサ2−1−2−9の並列回路ならびに整流回路2
一1−2に直列に接続された補助サィリスタ2一1一1
−2,2一N−1一2(実際には1〜Nあるが図では2
個のみ示してある)、抵抗器2−1一2−17−コンデ
ンサ2−1一2一18の直列回路からなる並列回路、さ
らにこの並列回路に直列に接続されたりアクトル2−1
−2一11、補助変圧器2−1一2一1、抵抗器2−1
−2−2とからなっている。このような第2図の構成に
おいて、短絡電流発生時、主サイリス夕2−1−1−2
,2−N−1−2に逆電流を強制的に流すために、ター
ンオフ時間の一番遅いサィリス夕例えば2一1−2−2
に全電流が流れるので、そのサィリスタ2一1一1−2
が破壊されてしまい、従ってしや断能力を失うという危
険な状態となる。さらに逆電流を供給する転流回路2一
1も補助サィリス夕2ーーー1一2,2一N−1一2の
並列数が多くなり最初に点弧する補助サィリスタ例えば
2−N−1−2に主サイリスタ2−N−1一2に対する
全逆電流が集中するので補助サィリスタの破壊の危険性
を有する。これらの欠点を防止する方法として使用する
サイリスタのターンオンおよびターンオフ時間をセレク
トとして揃える方法があるが、この方法ではセレクトす
る手間と多量のサィリスタの中からセレクトしないとタ
ーンオンおよびターンオフ時間はそろわないので、極め
てコストアップとなる。また従来高電圧大電流化するた
めに、第1図と第2図を組合せたような回路つまり主回
路のサィリスタの接続は多数並列接続したものを直列接
続して使用していたものがある。
This consists of a main circuit current cutout circuit 2-1-1, a commutation circuit 2-2, an auxiliary power source 3, a control circuit 4, a shunt 5, and a load 6. The main circuit current cutout circuit 2-1-1 is the main thyristor 2-1-1-2, 2-N-1-2 (only two are shown in the diagram, but in reality, multiple thyristors are installed. ), series circuit of capacitor 2-1-1-3-resistor 2-1-1-4,
All of the non-linear surge suction elements 2-1-1-5 are connected in parallel, and this is connected to the power source 1 via the reactor 2-1--1. On the other hand, the commutation circuit 2-1 is the rectifier circuit 2
- Parallel circuit of resistor 2-1-2-8 and capacitor 2-1-2-7 connected in parallel to 1-2 and rectifier circuit 2-
A parallel circuit of resistors 2-1-2-10 and capacitors 2-1-2-9 connected in series to 1-2, and a rectifier circuit 2.
Auxiliary thyristor 2-1-1 connected in series with 1-1-2
-2, 2-N-1-2 (Actually there are 1 to N, but in the figure it is 2
), a parallel circuit consisting of a series circuit of resistors 2-1-2-17 and capacitors 2-1-2-18, and further connected in series to this parallel circuit,
-2-11, auxiliary transformer 2-1-2-1, resistor 2-1
-2-2. In the configuration shown in FIG. 2, when a short circuit current occurs, the main thyristor 2-1-1-2
, 2-N-1-2, for example, 2-1-2-2.
Since the entire current flows through the thyristors 2-1-1-2
is destroyed, resulting in a dangerous situation in which the shearing ability is lost. Furthermore, the commutation circuit 2-1 that supplies reverse current has a large number of parallel auxiliary thyristors 2--1-2, 2-N-1-2, and the auxiliary thyristors that fire first, such as 2-N-1-2. Since the total reverse current to the main thyristors 2-N-1-2 is concentrated at , there is a risk of destruction of the auxiliary thyristors. As a method to prevent these drawbacks, there is a method of aligning the turn-on and turn-off times of the thyristors used, but with this method, the turn-on and turn-off times will not be aligned unless you select from a large number of thyristors due to the hassle of selecting them. This will significantly increase costs. Conventionally, in order to achieve high voltage and large current, a circuit such as a combination of FIGS. 1 and 2, that is, a main circuit, has been connected with a large number of thyristors connected in parallel and connected in series.

これは並列接続のフロックの中で逆電流供給時において
一番はやくターンオフするブロックに全電圧が印加され
、サィリスタが破壊するという欠点がある。あるサィリ
スタが破壊すると次にターンオフするブロックのサィリ
スタが破壊することになる。一方同一並列のブロックの
中では一番遅くターンオフするサィリスタに全電流が集
中してサィリスタが破壊する。このサィリスタが破壊し
オン状態になると、次にターンオフする並列接続のブロ
ックの中で一番遅くターンオフするサィリスタに全電流
が集中してサィリスタが破壊する。このようなことがく
りかえされるとしや断能力を失うということになる。こ
れらは逆電流を強制的に供給する半導体限流しや断器に
対してつきもので、これらの欠点を除去しないと低信頼
、ハイコストのしや断器となる。転流回路においても同
一並列サィリスタの中で一番ターンオフ時間の速いサィ
リスタに電流が集中することおよび並列ブロックの一番
ターンオフ時間の速いブロックに全電圧が印加されサィ
リスタの破壊につながるという欠点が生ずる。この発明
は上述した種々の事情にかんがみてなされたもので、高
電圧大電流化可能な半導体しや断器を提供することを目
的とする。以下この発明の実施例について図面を参照し
て説明する。
This has the disadvantage that the full voltage is applied to the block that turns off the fastest among the parallel-connected blocks when a reverse current is supplied, destroying the thyristor. If one thyristor is destroyed, the thyristor of the next block to be turned off will be destroyed. On the other hand, among the same parallel blocks, all the current is concentrated in the thyristor that turns off the latest, and the thyristor is destroyed. When this thyristor breaks down and turns on, all the current concentrates on the thyristor that turns off the last among the parallel-connected blocks that turn off next, causing the thyristor to break down. If this happens repeatedly, you will lose your cutting ability. These problems are inherent in semiconductor current limiters and circuit breakers that forcibly supply reverse current, and unless these drawbacks are eliminated, they will become unreliable and high-cost circuit breakers. Even in commutation circuits, there are disadvantages in that the current concentrates on the thyristor with the fastest turn-off time among the same parallel thyristors, and that the entire voltage is applied to the block with the fastest turn-off time among the parallel blocks, leading to destruction of the thyristor. . This invention was made in view of the various circumstances mentioned above, and an object of the invention is to provide a semiconductor circuit breaker capable of generating high voltage and large current. Embodiments of the present invention will be described below with reference to the drawings.

第3図はこの一実施例を示す回路図で、主回路電流しや
断回路2は主回路電流しや断回路第1段フロック2−1
〜主回路電流しや断回路第N段ブロック2一Nから構成
されている。
FIG. 3 is a circuit diagram showing this embodiment, in which the main circuit current break circuit 2 is the main circuit current break circuit first stage flock 2-1.
- Main circuit current and disconnection circuit Nth stage block 2-N.

この主回路電流しや断回路第1段ブロック2−1は主回
路電流しや断回路直列第1段内並列第1段ブロック2−
1−2〜主回路電流しや断回路直列第1段内並列第N段
ブロック2一1−Nから構成されている。このしや断回
路直列第1段内並列第1段ブロック2−1−2は主サイ
リスタ2一1一2一2に、並列にコンデンサ2−1−2
−3抵抗器2一1一2一4の直列回路が接続され、これ
に直列にリアクトル2−1−2ーーが接続され、さらに
主サィリス夕2一1一2−がリアクトル2−1一2−5
一1と、逆電流供給回路2−1−2一5・−2からなる
転流回路2−1−2−5が並列に接続されている。同様
にしや断回路直列第1段内並列第N段ブロック2一1−
Nが、リアクトル2−1−N−1、主サイリスタ2−1
−N−2、コンデンサ2−1−N−3、抵抗器2−1−
N−4およびリアクトル2一1一N−5ーー、逆電流供
給回路2−1一N−5−2からなる転流回路2一1−N
−5から構成されている。しかしてしや断回路直列第1
段内並列第1段ブロック2−1−2〜しや断回路第1段
並列第N段ブロック2−N−2が並列に接続され、これ
にリアクトル2−1−1一1、非直線サージ吸収素子2
−1一1−4、コンデンサ2−1−1−2、抵抗器2−
1−1−3が直並列接続されたサージ吸収回路2一1ー
ーが接続されて主回路電流しや断回路第1段ブロック2
−1が構成される。同様に主回路電流しや断回路N段ブ
ロック2−Nが構成され、これと主回路電流しや断回路
第1段ブロック2一1が直列に接続され、さらに電源1
に接続されている。なお図中3は補助電源、4は制御回
路、5は分流器である。このような回路構成において負
荷6への電力の供給は、主回路電流しや断回路2の主回
路電流しや断回路第1段ブロック2−1から主回路電流
しや断回路第4段ブロック2−Nの主サィリスタ2一1
−2−2〜N−N−2にゲート信号を制御回路4に供給
してターンオフさせて行う。ターンオフさせるときには
制御回路4から転流回路2−1一2−5から2一N−N
−5内の補助サィリスタ(図示せず)にゲート信号を供
給してその補助サィリスタをターンオンさせ、転流回路
2一1一2一5〜2一N−N−5内の転流コンデンサ(
図示しない)を放電させ主サイリス夕2−1−2−2か
ら2一N−N−2に逆電流を供給して主サィリスタ2−
1−2−2〜2−N−N−2の保持電流以下としてター
ンオフさせて行う。次に負荷側に短絡電流が発生したと
きの故障電流の除去動作について説明する。
This main circuit current break circuit first stage block 2-1 is a main circuit current break circuit series first stage parallel first stage block 2-
1-2 to main circuit current line and disconnection circuit series first stage parallel Nth stage blocks 2-1-N. The parallel first stage block 2-1-2 in the series first stage of the shunt circuit is connected to the main thyristors 2-1-2-2 and the capacitors 2-1-2 in parallel.
A series circuit of three resistors 2-1-2-4 is connected, a reactor 2-1-2 is connected in series to this, and a main syringe 2-1-2 is connected to the reactor 2-1-2. -5
-1 and a commutation circuit 2-1-2-5 consisting of reverse current supply circuits 2-1-2-5 and -2 are connected in parallel. Similarly, the breaker circuit is serially connected to the first stage, and the Nth stage block is parallel to the block 2-1-.
N is reactor 2-1-N-1, main thyristor 2-1
-N-2, capacitor 2-1-N-3, resistor 2-1-
Commutation circuit 2-1-N consisting of N-4, reactor 2-1-N-5--, and reverse current supply circuit 2-1-N-5-2.
-5. However, the first broken circuit in series
The intra-stage parallel first-stage block 2-1-2 to the shunt circuit first-stage parallel N-stage block 2-N-2 are connected in parallel, and the reactor 2-1-1-1 and the non-linear surge Absorption element 2
-1-1-4, capacitor 2-1-1-2, resistor 2-
1-1-3 are connected in series and parallel to the surge absorption circuit 2-1-- are connected, and the main circuit current is cut off.The first stage block 2
-1 is configured. Similarly, a main circuit current cutoff circuit N-stage block 2-N is configured, and this and a main circuit current cutoff circuit first stage block 2-1 are connected in series, and furthermore, a power supply 1
It is connected to the. In the figure, 3 is an auxiliary power supply, 4 is a control circuit, and 5 is a shunt. In such a circuit configuration, power is supplied to the load 6 from the main circuit current break circuit first stage block 2-1 of the main circuit current break circuit 2 to the main circuit current break circuit fourth stage block. 2-N main thyristor 2-1
-2-2 to N-N-2, a gate signal is supplied to the control circuit 4 to turn it off. When turning off, the control circuit 4 connects the commutation circuits 2-1-2-5 to 2-N-N.
-5 supplies a gate signal to the auxiliary thyristor (not shown) to turn on the auxiliary thyristor, and the commutating capacitors (
) is discharged, and a reverse current is supplied from the main thyristor 2-1-2-2 to 2-N-N-2.
This is done by turning off the holding current below 1-2-2 to 2-N-N-2. Next, a fault current removal operation when a short circuit current occurs on the load side will be explained.

故障電流は分流器5で検出され、制御回路4に信号が送
られる。制御回路4から転流回路2−1一2−5〜2−
N−N−5内の補助サィリスタにゲート信号が供給され
補助サィリスタがターンオンし、転流回路2−1一2−
5〜2一N−N−2内の転流コンデンサの電荷を放電さ
せ、主サィリスタ2−1一2−2〜2−N−N−2に逆
電流を供給し保持電流以下としてターンオフさせ故障電
流を除去する。主回路電流しや断回路直列第1段内並列
第1段フロック2−1−2から主回路電流しや断回路第
1段内並列第N段ブロック2一1一Nの動作は以下のよ
うになる。すなわち負荷6への電力の供給は主サイリス
タ2−1一2−2〜2一N−1−2にゲート信号を供給
してターンオンさせて行う。また負荷6に電力供給をや
めるときは制御回路4から転流回路2−1−2−5〜2
−1−N−5内の各補助サィリスタ(図示しない)にそ
れぞれゲート信号を供給して点弧させ、各転流コンデン
サ(図示しない)を放電させ主サィリス夕2−1一1−
2から2−N−1一2に逆電流を供給して主サイリスタ
2−1−1一2〜2一N−1一2の保持電流以下として
ターンオフさせて行う。また負荷6に短絡電流が発生し
たときの故障電流は分流器5で検出され、制御回路4に
信号が送られる。制御回路4から転流回路2−1一2一
5〜2一1一N−5内の各補助サィリスタ(図示しない
)にゲート信号が供給されて各補助サィリスタが夕−ン
オンし、整流回路2−1一2一5〜2−1−N−5内の
転流コンデンサの電荷を放電させ主サィリスタ2−1一
2一2〜2一N−2一2に逆電流を供給し、保持電流以
下としてターンオフさせ故障電流を除去する。また主回
路電流しや断回路第1段ブロック2−1〜第N段ブロッ
ク2一N‘こサージが発生するとコンデンサ2−1−1
−2〜2一N−1−2により主サィリスタに加わる過電
圧の印加は防止され、さらに大きな過電圧が印加される
と非直線サージ吸収素子2一1一1一4〜2一N−1‐
4により吸収されるので安全である。以上述べた第3図
の実施例では高電圧化、大電流化に対する実施例を組合
せて使用しているので、従来方式の欠点を除去できる。
高電圧大電流化になっても主回路電流しや断回路を積木
細工式に並べて構成することができるので標準化を達成
できる。高電圧大電流の試験設備は高価であるが、この
発明方式では主回路電流しや断回路ブロックを試験でき
る設備ですみ極めて経済性に富んでいる。以上述べた第
3図の実施例は主サィリスタが、そのブロックで1並列
回路、1直列回路の場合について説明したが、主サィリ
スタのターンオンおよびターンオフ時間をセレクトして
第4図に示すようにサイリスタ10−1−4〜10−1
一N,10−N−4〜10一N−Nからなる等価サイリ
スタ10を構成して、第5図の主サィリスタ2−1一2
−2〜2一N−N−2の代りに使用してもよい。
The fault current is detected by the shunt 5 and a signal is sent to the control circuit 4. From the control circuit 4 to the commutation circuits 2-1-2-5 to 2-
A gate signal is supplied to the auxiliary thyristor in N-N-5, the auxiliary thyristor turns on, and the commutation circuit 2-1-2-
Discharge the charge in the commutating capacitors in 5 to 2-N-N-2, supply reverse current to the main thyristors 2-1-2-2 to 2-N-N-2, and turn them off as the holding current is below, causing a failure. Remove current. The operation of the main circuit current break circuit series first stage parallel first stage block 2-1-2 to the main circuit current break circuit first stage parallel N stage block 2-1-N is as follows. become. That is, power is supplied to the load 6 by supplying gate signals to the main thyristors 2-1-2-2 to 2-N-1-2 to turn them on. Also, when stopping the power supply to the load 6, the control circuit 4 transfers the power to the commutation circuits 2-1-2-5 to 2.
-1-N-5, each auxiliary thyristor (not shown) is supplied with a gate signal to fire, and each commutating capacitor (not shown) is discharged, and the main thyristor 2-1-1-
This is done by supplying a reverse current from 2 to 2-N-1-2 and turning it off so that the holding current of the main thyristors 2-1-1-2 to 2-N-1-2 is lower than that. Further, a fault current when a short circuit current occurs in the load 6 is detected by the shunt 5 and a signal is sent to the control circuit 4. A gate signal is supplied from the control circuit 4 to each auxiliary thyristor (not shown) in the commutation circuits 2-1-2-5 to 2-1-N-5, and each auxiliary thyristor turns on in the evening. -1-2-5 to 2-1-N-5 discharge the electric charge of the commutating capacitors and supply a reverse current to the main thyristors 2-1-2-2 to 2-N-2-2 to maintain the holding current. The fault current is removed by turning off as follows. In addition, when the main circuit current is disconnected from the first stage block 2-1 to the Nth stage block 2-N' surge, the capacitor 2-1-1
-2 to 2-N-1-2 prevents the application of overvoltage to the main thyristor, and if a larger overvoltage is applied, the non-linear surge absorbing element 2-1-11-4 to 2-N-1-
4, it is safe. The embodiment shown in FIG. 3 described above uses a combination of embodiments for high voltage and large current, so that the drawbacks of the conventional system can be eliminated.
Even when high voltages and large currents are required, standardization can be achieved because the main circuit current and disconnection circuits can be arranged in a building block style. High-voltage, large-current test equipment is expensive, but the method of the present invention is extremely economical because it requires equipment that can test main circuit current and disconnection blocks. In the embodiment shown in FIG. 3 described above, the main thyristor is one parallel circuit and one series circuit in that block. However, by selecting the turn-on and turn-off times of the main thyristor, the thyristor 10-1-4 to 10-1
An equivalent thyristor 10 consisting of 1N, 10-N-4 to 10-N-N is constructed, and the main thyristors 2-1-2 in FIG.
-2 to 21 may be used in place of N-N-2.

この場合でも等価サィリスタ10内でターンオン、ター
ンオフ時間がそろっていればよく他の等価サィリスタと
は異っていてもよい。これは前述のごとく各等価サィリ
スタ毎に逆電流が供給されターンオン時間のばらつきが
狭められるために可能となるものである。このように等
価サィリスタを使用する場合でも、従来方式に対して行
うときよりも容易となる。以上述べた各施例は直流の半
導体しや断器における場合であったが、これを交流の半
導体しや断器においても実施できる。
Even in this case, it is sufficient that the turn-on and turn-off times are the same within the equivalent thyristor 10 and may be different from those of other equivalent thyristors. This is possible because, as described above, a reverse current is supplied to each equivalent thyristor and variations in turn-on time are narrowed. Even when using an equivalent thyristor in this way, it is easier than when using the conventional method. Although each of the embodiments described above is a case of a DC semiconductor circuit breaker, it can also be implemented in an AC semiconductor circuit or circuit breaker.

また分流器5の代りに変流器で電流を検出し、主サイリ
スタをダイオードブリッジの中に接続するか、またはダ
イオードと逆並列に接続するかして簡単に構成すること
もできる。現在しや断器は直流では高速度しや断器では
750V/1500V‐4000A/800船/100
00Aクラスから核融合物の直流しや断器にいたつては
5皿V−8肌Aまで必要とされている。一方交流のしや
断はコントロールセンタの440V−1 0A/10船
、o‐ドセンタの440V‐1000A/400船のメ
タクラの3.紬v/6.6kV/11kV/22kV−
数千Aまで高電圧、大電流とも広範囲にわたって必要と
されている要求を充分満足できる。なおこの発明は整流
回路を別々に設けると蓄積キャリャの不ぞろし、が生じ
るが、逆電圧を調整す机まよい。さらにサージ吸収用の
コンデンサとして無極性の電解コンデンサを用いてもよ
い。その他この発明の要旨を変更しない範囲で種々変形
して実施できる。以上述べたこの発明によれば高電圧大
電流化可能な半導体しや断器を提供できる。
Alternatively, the current can be detected by a current transformer instead of the shunt 5, and the main thyristor can be connected in a diode bridge or in anti-parallel with a diode. At present, the high speed breaker is 750V/1500V-4000A/800 ships/100 in DC.
From the 00A class to the direct current of nuclear fusion products and disconnectors, up to 5 dishes V-8 skin A is required. On the other hand, the AC interruption is 440V-1 0A/10 ship at the control center and 3. Tsumugi v/6.6kV/11kV/22kV-
Both high voltage and large current up to several thousand A can fully satisfy the requirements over a wide range. In this invention, if separate rectifier circuits are provided, the accumulated carriers will be uneven, but there is no way to adjust the reverse voltage. Furthermore, a non-polar electrolytic capacitor may be used as a surge absorbing capacitor. In addition, various modifications can be made without changing the gist of the invention. According to the invention described above, it is possible to provide a semiconductor circuit breaker capable of generating high voltage and large current.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の直流高電圧半導体しや断器の回路図、第
2図は従来の直流大電流半導体しや断器の回路図、第3
図はこの発明による半導体しや断器の一実施例を示す回
路図、第4図は第3図の変形例を説明するための図であ
る。 1・・・電源、2・・・主回路電流しや断回路、3・・
・補助電源、4・・・制御回路、5・・・分流器、また
は変流器等の検出回路、6・・・負荷、10・・・等価
サィリスタ。 第1図 第2図 第4図 第3図
Figure 1 is a circuit diagram of a conventional DC high voltage semiconductor shield circuit breaker, Figure 2 is a circuit diagram of a conventional DC high current semiconductor shield circuit breaker, and Figure 3 is a circuit diagram of a conventional DC high current semiconductor shield circuit breaker.
The figure is a circuit diagram showing one embodiment of the semiconductor shield breaker according to the present invention, and FIG. 4 is a diagram for explaining a modification of FIG. 3. 1...Power supply, 2...Main circuit current or disconnection, 3...
- Auxiliary power supply, 4... Control circuit, 5... Detection circuit such as a shunt or current transformer, 6... Load, 10... Equivalent thyristor. Figure 1 Figure 2 Figure 4 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1 主サイリスタを必要数並列接続し、この各主サイリ
スタのアノード、カソードに抵抗−コンデンサの第1の
直列回路をそれぞれ並列接続し、さらにこの抵抗−コン
デンサの第1の直列回路と前記主サイリスタの接続点の
一端に第1のリアクトルを直列に接続し、この第1のリ
アクトルと前記主サイリスタにコンデンサを放電して逆
電流を供給する転流回路を並列接続し、この転流回路と
前記抵抗−コンデンサの第1の直列回路の接続点の他端
に第2のリアクトルを直列接続して小ブロツクとし、こ
の各小ブロツクに抵抗−コンデンサの第2の直列回路お
よびサージ吸収素子を並列接続して大ブロツクとし、こ
の大ブロツクを主回路電圧に合せて複数個直列接続して
なり、故障電流発生時またはオフ時に転流回路のコンデ
ンサを主サイリスタに逆電流として放電させて主回路を
しや断することを特徴とする半導体しや断器。
1 Connect a required number of main thyristors in parallel, connect a first series circuit of a resistor-capacitor in parallel to the anode and cathode of each main thyristor, and connect the first series circuit of a resistor-capacitor and the main thyristor in parallel. A first reactor is connected in series to one end of the connection point, and a commutation circuit that discharges a capacitor and supplies a reverse current to the main thyristor is connected in parallel with the first reactor, and the commutation circuit and the resistor are connected in parallel. - A second reactor is connected in series to the other end of the connection point of the first series circuit of capacitors to form a small block, and a second series circuit of resistor-capacitor and a surge absorption element are connected in parallel to each small block. A plurality of these large blocks are connected in series according to the main circuit voltage, and when a fault current occurs or the thyristor is turned off, the capacitor of the commutation circuit is discharged as a reverse current to the main thyristor, thereby shutting down the main circuit. A semiconductor circuit breaker characterized by its ability to disconnect.
JP14357376A 1976-11-30 1976-11-30 Semiconductor circuit breaker Expired JPS6031291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14357376A JPS6031291B2 (en) 1976-11-30 1976-11-30 Semiconductor circuit breaker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14357376A JPS6031291B2 (en) 1976-11-30 1976-11-30 Semiconductor circuit breaker

Publications (2)

Publication Number Publication Date
JPS5367847A JPS5367847A (en) 1978-06-16
JPS6031291B2 true JPS6031291B2 (en) 1985-07-22

Family

ID=15341877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14357376A Expired JPS6031291B2 (en) 1976-11-30 1976-11-30 Semiconductor circuit breaker

Country Status (1)

Country Link
JP (1) JPS6031291B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533314A (en) * 1978-08-30 1980-03-08 Toshiba Corp Serial connection circuit for self-arc-extinguishing semiconductor element
JPS5533313A (en) * 1978-08-30 1980-03-08 Toshiba Corp Serial connection circuit for self-arc-extinguishing semiconductor element
JPS5856529A (en) * 1981-09-30 1983-04-04 Hitachi Ltd Semiconductor solid-state relay
JPS6061853U (en) * 1983-10-03 1985-04-30 株式会社アドバンテスト Automatic adjustment device for electronic equipment
WO2016052716A1 (en) 2014-10-02 2016-04-07 シャープ株式会社 Information processing device, control program, display device, terminal device, short-range wireless communication system, and method for controlling information processing device

Also Published As

Publication number Publication date
JPS5367847A (en) 1978-06-16

Similar Documents

Publication Publication Date Title
EP3872944A1 (en) Direct current energy dissipation apparatus and control method therefor
SE510597C2 (en) Electric power transmission system
JPH0437649B2 (en)
JPH0638694B2 (en) Method and apparatus for simultaneous conduction prevention of series-controlled controlled turn-off semiconductor devices
US7327542B2 (en) Current limiter for limiting current in case of a fault
EP0191333A2 (en) Guard system for inverter apparatus
JPS6031291B2 (en) Semiconductor circuit breaker
EP0050966B1 (en) Protection circuit for a power distribution system
US4135223A (en) Electronic protection circuit
JP3071944B2 (en) Electric vehicle power converter
DE3834412A1 (en) SHORT CIRCUIT PROTECTION FOR A SEMI-CONTROLLED THREE-PHASE BRIDGE
KR20030015589A (en) Method and Apparatus for Protecting a High Voltage DC Power Supply from Output Short-Circuit
JP2005312108A (en) Excitation controller of synchronous machine
JPS61262077A (en) Protecting device for semiconductor element
JPH01259714A (en) Protective device for power converter
JPH02114821A (en) Protection of snubber energy regenerative circuit
JPS6330191Y2 (en)
JPS5935568A (en) Inverter device of dc bus type
JPS62100163A (en) Protective device for gate turn-off thyristor
JPS5943827Y2 (en) Gate turn-off thyristor overcurrent protection device
JPS63268469A (en) Controlling circuit for self-arc-extinguishing type semiconductor element
RU2085001C1 (en) Device shunting insulation fault of phase
JPH0115240Y2 (en)
JPS62138059A (en) Dc intermediate circuit for voltage type static converter
JPH04165964A (en) Protector for power semiconductor element