JPS6031263A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6031263A JPS6031263A JP14083083A JP14083083A JPS6031263A JP S6031263 A JPS6031263 A JP S6031263A JP 14083083 A JP14083083 A JP 14083083A JP 14083083 A JP14083083 A JP 14083083A JP S6031263 A JPS6031263 A JP S6031263A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- region
- regions
- resistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置（以下、Ｉｃという）に関
し、特にＩＣにおりる半導体抵抗に関するＯ ＩＣにおける半導体抵抗は、第１図にその一例を示すよ
うに、Ｎ型（Ｐ型）の半導体６０にＰ型（Ｎ型）の半導
体領域５０を形成してこれを抵抗領域としだものである
。領域５０の両端部は、電極取出部５１．５２となるた
めに幅広く形成されている。また、所定の抵抗長を得る
ために、領域５０はその両端部間で平面図的にみて２回
折れ曲がっておシ、この結果、二つの角部５３，５４を
有する。
し、特にＩＣにおりる半導体抵抗に関するＯ ＩＣにおける半導体抵抗は、第１図にその一例を示すよ
うに、Ｎ型（Ｐ型）の半導体６０にＰ型（Ｎ型）の半導
体領域５０を形成してこれを抵抗領域としだものである
。領域５０の両端部は、電極取出部５１．５２となるた
めに幅広く形成されている。また、所定の抵抗長を得る
ために、領域５０はその両端部間で平面図的にみて２回
折れ曲がっておシ、この結果、二つの角部５３，５４を
有する。
第１図に示した半導体抵抗の抵抗値Ｒは次式（１）％式
％ ただし、Ｌ：抵抗領域５０の長さく ４ ＋ ｌｐ 十
Ｇ ）Ｗ：抵抗領域５０の幅 ＫＩ：拡散横拡がυ補正係数 に、二角部５３ 、５４の補正係数 ｎ：抵抗領域５０の折れまがシ回数 ρＳ：抵抗領域５０の層抵抗 几Ｃ：電極取出部５１．５２と電極とのコンタクト抵抗 すなわち、半導体抵抗の抵抗値は、抵抗領域の幅、長さ
のみならず、抵抗領域の折れ曲がシ回数にも依存する。
％ ただし、Ｌ：抵抗領域５０の長さく ４ ＋ ｌｐ 十
Ｇ ）Ｗ：抵抗領域５０の幅 ＫＩ：拡散横拡がυ補正係数 に、二角部５３ 、５４の補正係数 ｎ：抵抗領域５０の折れまがシ回数 ρＳ：抵抗領域５０の層抵抗 几Ｃ：電極取出部５１．５２と電極とのコンタクト抵抗 すなわち、半導体抵抗の抵抗値は、抵抗領域の幅、長さ
のみならず、抵抗領域の折れ曲がシ回数にも依存する。
第２図に従来の半導体集積回路素子の一部を示す。絶縁
分離領域２０によって三つの島状領域１゜２および２１
が区画されている。島領域１，２にはトランジスタが形
成され、島領域２１には３つの抵抗領域３，４および５
が形成されてい石。抵抗領域３，４および５は不純物の
選択拡散により形成され、それらの層抵抗は同じで１０
０乃至２５０Ωるの値をもつ・今、各抵抗領域ケ幅１０
μｍ１層抵抗１５０Ω４で形成したとすると、抵抗ｆｆ
ｔ、 ５ｏ ＫΩの半導体抵抗を得るに必要な抵抗領域
５の長さは、（１）式から２Ｒｃ＝２２０Ωであるので
３３１９μｍとなる。かかる長さをもつ抵抗領域５を折
れ曲がシのない領域で構成するととは、占有面積等の観
点から好ましくない。よって、第２図に示すように、領
域５は５回折れ曲がっている。又、抵抗領域４による抵
抗値としては１５にΩのものが必要であるので、抵抗４
は１回折り曲がっている。領域３による抵抗値は小さい
ので、この領域３は折れ曲がシのない領域が形成されて
いるＯ このように、従来では必要な抵抗長得るために少くとも
１つの抵抗領域は折シ曲シをもつ領域で形成されている
。係る折シ曲げを行なうことは抵抗設計上、種々の不具
合を生じる。即ち、抵抗値は式（１）で示されておシ、
コーナー補正係数に、は幅Ｗが一定のとき約０５と近似
計算されるが、精密には複雑な式となり、この結果、折
り曲げを設けることは抵抗精度を落とすことになる。し
かも抵抗４と５の折れ曲シ回数がちがうために、これら
の相対精度は正確でなく、大きな誤差を有する◇折り曲
げ回数を同じにすれば相対比は向上するが、パターンレ
イアウト設計が複雑になる。更にまた、抵抗の自動設計
やパターンの縮小化は、抵抗領域の折シ曲げ部のために
非常に困難となる。
分離領域２０によって三つの島状領域１゜２および２１
が区画されている。島領域１，２にはトランジスタが形
成され、島領域２１には３つの抵抗領域３，４および５
が形成されてい石。抵抗領域３，４および５は不純物の
選択拡散により形成され、それらの層抵抗は同じで１０
０乃至２５０Ωるの値をもつ・今、各抵抗領域ケ幅１０
μｍ１層抵抗１５０Ω４で形成したとすると、抵抗ｆｆ
ｔ、 ５ｏ ＫΩの半導体抵抗を得るに必要な抵抗領域
５の長さは、（１）式から２Ｒｃ＝２２０Ωであるので
３３１９μｍとなる。かかる長さをもつ抵抗領域５を折
れ曲がシのない領域で構成するととは、占有面積等の観
点から好ましくない。よって、第２図に示すように、領
域５は５回折れ曲がっている。又、抵抗領域４による抵
抗値としては１５にΩのものが必要であるので、抵抗４
は１回折り曲がっている。領域３による抵抗値は小さい
ので、この領域３は折れ曲がシのない領域が形成されて
いるＯ このように、従来では必要な抵抗長得るために少くとも
１つの抵抗領域は折シ曲シをもつ領域で形成されている
。係る折シ曲げを行なうことは抵抗設計上、種々の不具
合を生じる。即ち、抵抗値は式（１）で示されておシ、
コーナー補正係数に、は幅Ｗが一定のとき約０５と近似
計算されるが、精密には複雑な式となり、この結果、折
り曲げを設けることは抵抗精度を落とすことになる。し
かも抵抗４と５の折れ曲シ回数がちがうために、これら
の相対精度は正確でなく、大きな誤差を有する◇折り曲
げ回数を同じにすれば相対比は向上するが、パターンレ
イアウト設計が複雑になる。更にまた、抵抗の自動設計
やパターンの縮小化は、抵抗領域の折シ曲げ部のために
非常に困難となる。
本発明の目的は、抵抗値の絶対値精度、相対比精度が向
上し、また自動設計を容易にした半導体抵抗を有する集
積回路装置を提供することにある。
上し、また自動設計を容易にした半導体抵抗を有する集
積回路装置を提供することにある。
本発明は、抵抗領域の層抵抗を選択する仁とにより、す
べての抵抗金折り曲シがない直線的な抵抗で形成したこ
とを特徴とするもので、以下、図面によシ本発明の実施
例を詳述する。
べての抵抗金折り曲シがない直線的な抵抗で形成したこ
とを特徴とするもので、以下、図面によシ本発明の実施
例を詳述する。
第３図は本発明の一実施例を示し、第２図と同−機能部
は同一番号で示してその説明は省略する。
は同一番号で示してその説明は省略する。
第２図で示した抵抗領域４，５による抵抗値と同じ抵抗
値を実現するだめの抵抗領域が、第３図では折れまがり
のない直線的抵抗領域（ｊ、７で構成されている。
値を実現するだめの抵抗領域が、第３図では折れまがり
のない直線的抵抗領域（ｊ、７で構成されている。
半導体集積回路において、折れ曲がりのない直線的領域
の実用的最大長さは５００μｍである。よって抵抗領域
６，７の長さも５００μｍ以下に選ばれる。このため、
抵抗６，７の層抵抗が領域３のそれとは異なっていて高
くなっている。すなわち抵抗領域６，７は不純物のイオ
ン注入により形成されている。イオン注入卦よシ層抵抗
を決定することは、低層抵抗から高層抵抗まで精度よく
制御できるので好適である０ 第４図に、抵抗幅を１０μｍ、直線抵抗長を５００μｍ
としたときの層抵抗に対する抵抗値を示している。この
図から明らかなように、層抵抗３にΩ、４のとき抵抗値
は１５（ＩＫΩとなるＯよって領域６，７の層抵抗を例
えｉＪ、３にΩ、４すれば、それらは、５００μｍ以下
の長さの直線領域で構成できる。この結果、抵抗領域３
，６および７による抵抗の絶対値および相対比のｎ度が
改善される。
の実用的最大長さは５００μｍである。よって抵抗領域
６，７の長さも５００μｍ以下に選ばれる。このため、
抵抗６，７の層抵抗が領域３のそれとは異なっていて高
くなっている。すなわち抵抗領域６，７は不純物のイオ
ン注入により形成されている。イオン注入卦よシ層抵抗
を決定することは、低層抵抗から高層抵抗まで精度よく
制御できるので好適である０ 第４図に、抵抗幅を１０μｍ、直線抵抗長を５００μｍ
としたときの層抵抗に対する抵抗値を示している。この
図から明らかなように、層抵抗３にΩ、４のとき抵抗値
は１５（ＩＫΩとなるＯよって領域６，７の層抵抗を例
えｉＪ、３にΩ、４すれば、それらは、５００μｍ以下
の長さの直線領域で構成できる。この結果、抵抗領域３
，６および７による抵抗の絶対値および相対比のｎ度が
改善される。
また、パターンの自動設計も容易となる。
第５図は本発明の他の実施例を示している。これは、抵
抗領域を一導電半導体層１３内に形成され層抵抗が異な
る２つの領域１０．１１のｔｌかに、シリコン酸化膜１
２上に形成されたポリシリコン層（多結晶シリコン層）
８，９で構成したものである。この場合、ポリシリコン
層８，９０層抵抗を異なったものとしてもよい。これに
よって、各抵抗領域すべては、折れ曲りのない直線領域
として形成できる。
抗領域を一導電半導体層１３内に形成され層抵抗が異な
る２つの領域１０．１１のｔｌかに、シリコン酸化膜１
２上に形成されたポリシリコン層（多結晶シリコン層）
８，９で構成したものである。この場合、ポリシリコン
層８，９０層抵抗を異なったものとしてもよい。これに
よって、各抵抗領域すべては、折れ曲りのない直線領域
として形成できる。
以上のように、直線抵抗のみで構成された半導体集積回
路は従来はなかったが、本発明のように、イオン注入や
多結晶半導体層を利用して層抵抗を複数種類とすること
によシ、すべての抵抗領域を折シ曲がシのない直線抵抗
で構成でき、絶対値や相対比の精度をあげるたけでなく
、自動設計に対しても極めて優れた効果を奏する。本発
明は、逆に言えば、すべての抵抗領域が折れ曲りのない
直線領域で形成されるよりに、各抵抗の抵抗値に応じて
層抵抗を選んだものである。
路は従来はなかったが、本発明のように、イオン注入や
多結晶半導体層を利用して層抵抗を複数種類とすること
によシ、すべての抵抗領域を折シ曲がシのない直線抵抗
で構成でき、絶対値や相対比の精度をあげるたけでなく
、自動設計に対しても極めて優れた効果を奏する。本発
明は、逆に言えば、すべての抵抗領域が折れ曲りのない
直線領域で形成されるよりに、各抵抗の抵抗値に応じて
層抵抗を選んだものである。
第１図は従来の半導体抵抗の一例を示す平面図、第２図
は従来の抵抗を有する半導体集積回路素子の平面図、第
３図は本発明の一実施例を示す半導体集積回路素子の平
面図、第４図は層抵抗に対する抵抗値を示すグラフ、第
５図は本発明の他の実施例を示す断面図である。 １．２ ・・・トランジスタ領域、３乃至１１．５０・
・抵抗領域、Ｂ、 ２１ 、６０・ 半導体層（エピタ
キシャル層）、 ２０ アイソレーション領域、１４
・・基板、１２ ・・シリコン酸化膜代理人 弁理士
内 原 晋 −
は従来の抵抗を有する半導体集積回路素子の平面図、第
３図は本発明の一実施例を示す半導体集積回路素子の平
面図、第４図は層抵抗に対する抵抗値を示すグラフ、第
５図は本発明の他の実施例を示す断面図である。 １．２ ・・・トランジスタ領域、３乃至１１．５０・
・抵抗領域、Ｂ、 ２１ 、６０・ 半導体層（エピタ
キシャル層）、 ２０ アイソレーション領域、１４
・・基板、１２ ・・シリコン酸化膜代理人 弁理士
内 原 晋 −
Claims (1)
- 複数の半導体抵抗領域を有する半導体集積回路装置にお
いて、各半導体抵抗領域のすべてが折れまがりのない直
線領域で構成されるように各領域の層抵抗を選んだこと
を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14083083A JPS6031263A (ja) | 1983-08-01 | 1983-08-01 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14083083A JPS6031263A (ja) | 1983-08-01 | 1983-08-01 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031263A true JPS6031263A (ja) | 1985-02-18 |
Family
ID=15277706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14083083A Pending JPS6031263A (ja) | 1983-08-01 | 1983-08-01 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031263A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122545A (ja) * | 1988-10-31 | 1990-05-10 | Nec Corp | セミカスタム半導体集積回路の設計方法 |
| JPH04256354A (ja) * | 1991-02-08 | 1992-09-11 | Nec Yamagata Ltd | 半導体装置 |
| JP2013062422A (ja) * | 2011-09-14 | 2013-04-04 | Rohm Co Ltd | 半導体集積回路 |
-
1983
- 1983-08-01 JP JP14083083A patent/JPS6031263A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122545A (ja) * | 1988-10-31 | 1990-05-10 | Nec Corp | セミカスタム半導体集積回路の設計方法 |
| JPH04256354A (ja) * | 1991-02-08 | 1992-09-11 | Nec Yamagata Ltd | 半導体装置 |
| JP2013062422A (ja) * | 2011-09-14 | 2013-04-04 | Rohm Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6083785A (en) | Method of manufacturing semiconductor device having resistor film | |
| US5567977A (en) | Precision integrated resistor | |
| JPH01130552A (ja) | 高抵抗素子 | |
| WO2001063662A2 (en) | Resistor arrays for mask-alignment detection | |
| JPS6031263A (ja) | 半導体集積回路装置 | |
| JP2006203209A (ja) | 均一な抵抗値を有する抵抗素子及びそれを用いた半導体素子 | |
| JP2007503727A (ja) | 抵抗構造を形成するための方法 | |
| JPH0226789B2 (ja) | ||
| JP3113202B2 (ja) | 半導体装置 | |
| JPS6142945A (ja) | 半導体装置 | |
| CN108336067B (zh) | 半导体装置和半导体装置的制造方法 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPH0997876A (ja) | 半導体装置及びその製造方法 | |
| JP3476414B2 (ja) | 半導体装置 | |
| JPH0936310A (ja) | 半導体装置 | |
| JPS6256666B2 (ja) | ||
| JPH0511669B2 (ja) | ||
| JP2844844B2 (ja) | 駆動用多出力半導体集積回路 | |
| JPS6352783B2 (ja) | ||
| KR930009135B1 (ko) | Sram소자용 부하저항체 및 그 제조방법 | |
| US20020033518A1 (en) | Integrated circuit resistor structure | |
| EP0881684A1 (en) | Integrated circuit resistor structure | |
| JP2717033B2 (ja) | 半導体集積回路 | |
| KR20030068614A (ko) | 반도체 메모리 장치에서의 저항형성 방법 | |
| JP2000058755A (ja) | 半導体装置とその製造方法 |