JPS602810B2 - エコ−消去方法 - Google Patents

Description

【発明の詳細な説明】 本発明はデジタルのたたみこみの原理によって動作する
エコー消去器（エコーキャンセラ）を用いてエコーを消
去する方法に関するものである。

本発明は軌道衛生を通る回線あるいは海底ケーブル等に
より形成される極めて長距離の両方向通信回線における
エコーの効果的な消去に関するものである。２線回線を
４線回線に結合するハイブリッド回路によっては、４線
回線の受信回線と送信回線間に完全にはエコーのない結
合が得られないことは既知である。

信号の一部、すなわち一般に受信回線上の音声信号が送
信回線上に現われエコーとなる。長距離の通信回線にお
いては、信号の伝送にかなりの時間を必要とし「反射エ
ネルギーによるエコーは通話信号の伝送後ある程度の時
間をおいて悶えてくる。衛生通信の場合の如く数方粁の
距離がある場合には、通話者にとどくエコーがいっそう
長い時間を要し、よけし・に支障を及ぼす。ハイブリッ
ドまたは他のエコー路の不備により生ずるエコーを抑圧
するための音声作動エコー抑圧回路が用いられる。

このような抑圧回路は受信回線に音声レベル信号が検出
される都度送信回線を遮断する原理によって動作する。
この回路によってエコーを除去することはできるが、そ
れと同時に近端加入者の２線回線より到来する音声信号
の一部を除去するので通話出力をクリップする。したが
ってエコー抑圧における通話クリップの問題があるため
、両方向の通話の自由な流れを妨害しないようにしてエ
コーの発生をほぼ防止する新規な装置が考えられている
。エコー問題に対するこのような新規な装置はエコー消
去器として知られている。

エコー消去器では送信線を遮断することなく、エコー信
号ｙ（ｔ）の近似信号◇（ｔ）を発生し「 これを送信
回線上に現われる信号より減算する。双方向通信におい
て、送信回線における合成信号はＳ（ｔ）十ｅ（ｔ）と
なる。ここにおいて「Ｓ（ｔ）は近端加入者の音声信号
であり「 ｅ（ｔ）は近似信号◇（ｔ）が正確こエコー
信号ｙ（ｔ）に等しくないために生ずる残留誤差信号で
ある。一般にエコー消去器は、エコー路が次の関係を有
するフィル夕であるという仮定により動作するよう構成
されている。

ｙ…＝ものｆくｔイ）けすｄで ここにおいて「 ｆ（ｔ）は、エコー路に供給する信号「 ｋ（ｘ）は、エコー路のィンパルス応答、ｙ（ｔ）は、
エコー信号である。

これまでにこの関係を満足するいくつかの解決提案がな
されている。

ケリー（Ｋｅｌｌｙ）他の米国特許第３５００００び号
には通話中例えば追加の回路を接続したり遮断したりす
ることによりエコー路の変動を自動的に追跡する方式が
記載されている。

この特許の閉ループ誤差制御方式にはトランスバーサル
フィルタによりェコ−路の直線的近似を逐次的に求める
エコー消去器が含まれている。このフィル夕は通常長さ
方向に離隔した複数個のタップを有する遅延線を有して
おり、供給信号より遅延した複数の供給信号レプリカを
作り〜そのおのおのの利得および極性をそれぞれ個別に
調整する。次でかく調整した信号を代数的に加算し、出
回線の信号より減算する。このケリー他の特許における
閉ループ消去器の動作および収数の証明の基本的理論は
、一連の関数ｇｉ（ｔ）により利得を調整した複数の遅
延信号ｘ【（ｔ）の直線的処理に基づいて成されている
。この方式は実用上かなり有効にエコー消去を達成する
が、主としてタップ付遅延線を用いることにより、装置
が高価となり大型となる欠点がある。ソンディ（Ｓｏｎ
ｄｈｉ）の米国特許第３４９９９９９号は、ケリー他の
特許の改良を提案している。このソンディの方式はタッ
プ付遅延線の代りに一般的なフィルタ回路網を用い、閉
ループ方式により適当な収数作用によるエコー消去を行
う。この特許はとくに閉ループエコー消去器において、
複数個の一般的なフィルタ回路網に入力信号を通過させ
て入力信号の複数個の一次変換信号を作りも ２線−４
級結合回路の帰路に到釆するエコー信号のレプリカを作
成するものである。これらの一次変換信号の利得はケリ
ー他の特許の方法による微分出力信号による制御の下で
選択的に調整される。さらに他の既知のアダプティブ（
適応）エコー消去装置の実施例においては、×メモリに
より期間Ｔの間入力信号Ｘ（ｔ）のデジタル化したサン
プルを蓄積し、Ｈレジスタによりエコー路のィンパルス
応答をデジル化したものを蓄積する。多段レジスタとし
て構成するＨレジスタはエコー路のィンパルス応答のモ
デルのサンプルを保有し〜その内容は適宜更新される。
Ｈレジスタを更新せしめる情報は受信信号とエコー路か
ら生じるエコー信号との相互相関に基づくアルゴリズム
により求める。この種装置においては、ＸメモリとＨレ
ジスタの双方は繰り返し循環するが、×メモリのもっと
も古いサンプルは各サンプリング周期で信号Ｘ（ｔ）の
新しいサンプルにより置換される。また２つのメモリの
内容のデジタルのたたみこみが行なわれる。すなわち各
サンプル毎にこれらの内容が乗算され、その結果の和に
よりェコ−信号ｙ（ｔ）の近似信号◇（ｔ）が求められ
る。場合によっては探索または質問パルス技術を使用し
てエコー路のインパルス応答をＨレジスタに蓄積する。

この方式においては発呼および着呼ステーション間で回
線が完成した後で、かつ通話の開始前に受信回線に対し
質問パルスを送り人工的探索を行う。このパルスはエコ
ー略を通り、送信回線へ現われる信号がエコー路のィン
パルス応答となる。このィンパルス応答を期間Ｔに亘つ
てサンプルし、デジタル化し、Ｈレジスタに蓄積する。
この方式はフラナガン（Ｆ １ａ岬ｇａｎ）他の米国特
許第３５３５４７３号に発表されている。しかしながら
いくつかの理由により、またとくにエコー路のィンパル
ス応答が一定でないことにより、この探索パルス方式は
満足なものではない。さらに最新のエコー消去器はィン
パルス応答を連続的に計算し、ｙ（ｔ）と◇（ｔ）との
間の平均自乗誤差を最小にする。このエコー消去器に設
けられている能動回路は、受信信号ｘ（ｔ）と残留誤差
ｅ（ｔ）に応答し、各サンプルを所定量だけ増加または
減少させることによりＨレジスタのＮ個のサンプルを調
整する再急降下法を達成するァダプテイブ制御ループを
有する。エコーの誤差が最小値となる収数状態が達成さ
れると、日〆モリの内容はデジタル形でヱコー路のィン
パルス応答を表わす。しかしながら既知の如く、エコー
消去器の受信側に元来存在している信号以外の信号、す
なわちエコー路のどこかから到来した信号によってエコ
ー信号が汚染されているような場合には、この汚染信号
との相互相関により誤情報がＨレジスタに蓄積される。

このような汚染の発生は、遠隔の相手方に伝送すべき近
端通話によって生ずるものであるため不可避である。既
知の１つの方法はこの近端通話が生じた際情報更新プロ
セスを不能化する方法である。従ってこの近端通話はア
ダプティブ制御プロセスに対する妨害となる。しかもこ
の更新不能化作用には時定数が必要であり、ァダプテイ
ブ制御プロセスは高速であるが為にこの時定数の存在に
より誤情報がＨレジス外こ蓄積されるおそれがある。ま
た、ダイヤル確認音のような高レベル信号がエコー消去
器の受信側および送信側に同時に存在する際に誤情報が
Ｈレジスタに入る。現在のエコー消去器は通話信号およ
びエコー信号の受信の数秒後に、Ｈレジスタ内に蓄積さ
れた謀情報を除去するものである。しかしその結果は依
然として遠隔の対話者に聴取し得るエコーが残存する。
本発明は誤情報を検出した際１サンプリング期間中にＨ
レジスタの内容をすべて零とすることにより上述の如き
欠点が生ずることを防止するものである。

１サンプリング期間は典型的には１２５マイクロ秒（山
ｓ）程度とする。

Ｈレジスタの内容を零にした後（クリャ処理後）、Ｈレ
ジスタ内への正常情報の蓄積は１秒の何分の１かで行な
うことができ感知し得るようなエコーは発生しない。本
発明においては、エコー略のィンパルス応答モデルをＨ
レジスタ（メモリ）に蓄積する。このＨレジスタは予期
し得る最大のィンパルス応答の振幅を蓄積することが可
能なものとし、エコー路の伝播遅延を正しく考慮してィ
ンパルス応答モデルをメモリ内に配置しうるようなもの
とする。Ｈレジスタの全記憶容量は信号ワ−ドの最大の
大きさとメモリ内のワード数との積により求められる。
この値を１とみなしてメモリの全エリアと定義する。従
って、メモリ内に蓄積される任意のィンパルス応答のエ
リアはィンパルス応答を有するワードの大きさの絶対値
の和として表わされ、全メモリエリアの分数として表わ
される。電話方式における典型的なィンパルス応答の持
続時間は数ミリ秒ないし１５ミリ秒の範囲にあり、その
エリアの大部分がこのインパルス応答の初期部分に含ま
れる。従ってメモリ内のワード数が増加すると、所定の
典型的なィンパルス応答のエリアは全メモリ容量に対し
より小さい分数値となること明らかである。これは不便
用のワード数、すなわちメモリ内でインパルス応答の有
効部分を有さないワードの数が増加することをも意味す
る。これらの不便用ワード数は理想的には零であるべき
である。しかし動作中のシステムでは二重通話、ハム、
ダイヤル確認音、高レベル非相関近端雑音、その他の原
因によりあるレベルが形成されるおそれがある。このよ
うなしベルの形成によればエコー消去器の機能を低下さ
せ、エコー消去レベルが許容しえないものとなるおそれ
がある。このようなしベルが生じたときもこはィンパル
ス応答を有するメモリをクリアし、新しいィンパルス応
答モデルを作るを要する。本発明は不所望に蓄積された
雑音データのレベルからィンパルス応答モデルを再形成
するよりも〜Ｈレジスタの内容を全部零としてから新し
いィンパルス応答モデルを形成した方がシステムの動作
が良好になるという事実を確め、かかる認識を基に成し
たものである。

本発明方法に用いる自動日レジスタクリヤ装置では加算
回路（アダー）およびラッチ回路より成るアキュムレー
タに到釆するデータを利用する。アキュムレータはＨレ
ジスタ内の各ワードの大きさの和を検出する。この和は
「 Ｈレジスタに蓄積されるィンパルス応答がエコー信
号のみを表わすものかその他の雑音をも含むエコー信号
を表わすものかに応じて異なる。この和を第２ラッチ回
路に蓄積し、次で比較回路に供給し、これがあらかじめ
定めた一定のスレショールドレベルより上であるか杏か
を検出する。このスレショールドレベルは電話系におい
てト殆んど大多数のィンパルス応答が有する振幅および
持続時間を用いたアルゴリズムにより求める。次で比較
の結果を、Ｈレジスタクリャ用の信号をエコー消去器の
内部ハウスキーピング（ｈｏｕｓｅｋｅｅｐｉｎｇ）サ
イクルの開始と同期させるタイミング信号により制御さ
れるゲートに通す。

本発明はエコー消去器のＨレジスタが、系の特性を低下
させる程度の不正確な情報を有していることが多いこと
の認識に基づき、最小の時間内に該当のＨレジスタの内
容をクリャするエコー消去法を実現することをその目的
とする。以下図面により本発明を説明する。

第１図は本発明方法に用いる自動日レジスタクリャ装置
の第１例を示すブロック図である。

Ｈレジスター０よりのデータは点線１２で示すアキュム
レータに送られる。アキユムレータ１２はアダー（加算
器）１４および第１ラッチ回路（蓄積回路）１６を有す
る。このアキュムレー外ま日レジスタ内のワードの大き
さの和を決定し、この和を第２ラッチ回路１８に蓄積す
る。この第２ラッチ回路１８に蓄積したＨレジスタ内の
ワードの大きさの和を比較回路２０‘こ供給し、この大
きさが予め定めた一定のスレショールド値を越えるか杏
かを検出する。この目的に対し、基準値を有する基準値
蓄積回路２２より比較回路２０１こ対し固定基準値を供
給する。この固定基準値を越えたか杏かを表わす比較回
路２０の出力をゲート２４１こ供給し、本ゲート２４を
ゲート同期制御回路２６よりのタイミング信号で制御す
る。このタイミング信号は線図的に示すクリャ用の信号
２８をエコー消去器の内部のハウスキーピング（ｈｏｕ
ｓｅｋｅｅｐｉｎｇ）サイクルの開始と同期させる。

クリヤ用の出力信号２８はＨレジスタｉｏに帰還され、
そのメモリをクリャする。このような回路方式によれば
、Ｈレジスタ内で不便用ワード「すなわちインバルス応
答の有効部分を有さないワ−ドを表わすェリャの値が受
入れ不能な高レベルに到達し、エコー消去器の機能を低
下させるに至ると、このィンパルス応答を保有している
Ｈレジスタがクリャされ、新規なィンパルス応答が生じ
る。アキュムレータ１２はクロツク３０を用い帰還回路
３２における反復ループの数を決定する反復動作により
Ｈレジスタ内のワードの大きさの和を決定する。

ィンパルス応答のクリャの際はクリャクロツク３４によ
りラツチ回路１６および１８をクリヤし、新しいィンパ
ルス応答をＨレジスタから発生させる。更に、Ｈレジス
タ内のワードの大きさの和が固定基準値を越えないとき
でも、Ｈレジスタの循環周期でラッチ回路１６をクリャ
する必要がある。第２図は第１図の変形例を示す。

第１図の場合と同じくＨレジスター０のデータは適当な
デジタルフオーマツトでアダー１４の入力に供給される
。データの大きさの和はアダー１４、ラツチ回路１６、
帰還ループ３２を有する反復ループとして構成するアキ
ュムレータ１２内に蓄積される。アダー１４の桁上げ出
力に生ずる能動状態により、アダー１４はフリツプフロ
ツプ３６をセットする。このフリツプフロツプ３６のセ
ットはアダー１４が最大値に到達したときに生ずるもの
であり、非同期事象である。従ってその発生は予知でき
ない。フリツプフロツプ３６の出力はクロツク４０より
生ずるクロツク信号によって正しく同期している第２フ
リツブフロツプ３８の入力に加わる。かく構成すること
により第１図の実施例における第２ラツチ回路１８と比
較回路２０をフリツプフロップ３６をもって置換するこ
とができる。フリップフロップ３６のリセットは従来一
般のリセット回路４２によって行なわれ、またラツチ回
路１６は第１図の回路と同様にクロック３０により同期
が行なわれまたクリャ回路３４によりクリャされる。典
型的な１例としてメモリ回路が３２ミリ秒の蓄積を行な
うようにした場合には使用する基準スレショールドは全
メモリヱリャの約１２％とする。すなわち、この蓄積時
間の場合、典型的なィソパルス応答のェリャは全メモリ
容量の約１２％である。この場合のアダー入力はＨレジ
スタワ−ドのがないし２の桁のビットであり、メモリ回
路は２６針固の１１ビットワードで構成する（グおよび
ぞｏの桁のビットは雑音を表わし、ィンパルス応答を表
わさない為、検出速度を高める目的で省略する）。この
場合最上位ビットはワードの正負符号を表わす為、全メ
モリ容量は２６３×１０２３となる。アキュムレータは
次の如き加算を行なう。Ｚ；塵・ｌｈｉｌただしｌｈｉ
ｌはずないしその桁のビットより成る。

Ｈレジスタをクリャするスレショールド値はぞ５とし、
以下の状態が満足された場合にＨレジスタをクリヤする
。２多聖，ｌｈｉｌ２２５このようにして丸めを行なっ
たＨレジスタワードの入力信号を用いることによってア
キユムレ−夕の物理的大きさを節減する。

第３図はアナログ方式の本発明方法に用いる回路を示す
。

まずデジタル日レジスタワ−ドをデジタル‐アナログ変
換器５０および整流器５２に供給する。次でこの信号を
積分回路５４に供給し、必要な加算処理を行なう。この
加算処理信号をさらに比較回路５６に供給し、基準電圧
発生回路５８よりの基準電圧と比較する。このアナログ
比較回路により基準スレショールド値への到達を検出し
、出力信号回路６川こより自動クリャ制御信号を生ずる
。Ｈレジスタワードがすでにアナログ形となっている場
合にはＤ／Ａ変換器を必要としないこと当然である。素
子５０，５２および５４はアキュムレータを構成する。
第４図は本発明方法に用いる自動日レジスタクリヤ装置
のさらに他の１例を示す。

本装置ではＨレジスタ内の各ワードの大きさを基準スレ
ショールド値と比較する。この基準スレショールド値は
回線網のインパルス応答の特性を考慮して経験的に決定
する。袋贋６２から生じるアナログまたはデジタル日レ
ジスタワードをスレショールド比較回路６４に供Ｖ給し
、スレショールド値を越えるときはカウンタ６６のカウ
ント数を１だけ上げる。カウンタ６６により表示される
スレショールド値を越えるワード数が所定カウント数に
等しくなるか、これより大となると、カウントデコーダ
６８は出力信号７０を生じ、Ｈレジスタの自動クリャを
行なう。スレショールド値を越える所定のワードの限界
はィンパルス応答パターンの分析より求める。本方式は
２つのパラメータの設定を包含する。すなわち振幅スレ
ショールドとこの振幅スレショールドを越えるワード数
の限界の２つである。しかし本方式はアナログまたはデ
ジタルの何れにも使用し得る。

【図面の簡単な説明】

第１図は本発明方法に用いる自動日レジスタクリャ装置
のブロック図、第２図は本発明方法に用いる自動日レジ
スタクリャ装置の他の１例のブロック図、第３図は本発
明方法に用いるアナログ自動日レジスタクリャ装置のブ
ロック図、第４図は本発明方法に用いるカゥンタ検出方
式による自動日レジスタクリャ装置を示すブロック図で
ある。 １０……Ｈレジスタ、１２……アキユムレータ、１４・
・…・アダー（加算器）、１６，１８・・・・・・ラッ
チ回路、２０・・・・・・比較回路、２２・・・・・・
基準値蓄積回路、２４・・・・・・ゲート、２６・・・
・・・ゲート同期制御回路、３０……クロック、３４．
・…・クロツククリャ回路、３６，３８・・・・・・フ
リップフロツプ、４２・・…・リセット回路。 ＱＧ− Ｆ髄２ 図も．３ ＨＧ−４

Claims (1)

1. 【特許請求の範囲】 １ エコー信号の近似信号をデジタル的に合成し、この
   合成した近似エコー信号を送信回線に現われる信号から
   減算する方式のエコー消去器であり、かつ到来信号のデ
   ジタル化サンプルを蓄積するＸレジスタと、エコー路の
   インパルス応答をデジタル的に表わしたものを蓄積する
   Ｈレジスタとを貝え、長距離の両方向通信回線に使用す
   るアダプテイブエコー消去器を用いてエコーを消去する
   に当り、 Ｈレジスタ内の各ワードを基準の所定スレシ
   ヨールド値と比較する工程、 各ワードの大きさが上記
   のスレシヨールド値を越えるたびに出力信号を発生させ
   、この出力信号によりカウンタの計数値を１だけ上げる
   工程、 スレシヨールド値を越えるワードの数を表わす
   カウンタの蓄積数を、エコー消去器のインパルス応答に
   基づいて定めた所定の最大ワード数と比較する工程、
   カウンタの蓄積数が上記の所定最大ワード数を越えるこ
   とによりＨレジスタに蓄積された内容が誤りであること
   を検出し、Ｈレジスタをクリヤする信号を発生させる工
   程により、１サンプリング期間の間に自動的にＨレジス
   タをクリヤし、Ｈレジスタに蓄積された誤内容を除去す
   ることを特徴とするエコー消去方法。 ２ Ｈレジスタ内の各ワードをアナログ値に変換して所
   定のアナログ基準スレシヨールド値と比較することを特
   徴とする特許請求の範囲第１項記載の方法。 ３ Ｈレジスタ内の各ワードを所定のデジタル基準スレ
   シヨールド値と比較することを特徴とする特許請求の範
   囲第１項記載の方法。