JPS602809B2 - multiplexer circuit - Google Patents

multiplexer circuit

Info

Publication number
JPS602809B2
JPS602809B2 JP13994777A JP13994777A JPS602809B2 JP S602809 B2 JPS602809 B2 JP S602809B2 JP 13994777 A JP13994777 A JP 13994777A JP 13994777 A JP13994777 A JP 13994777A JP S602809 B2 JPS602809 B2 JP S602809B2
Authority
JP
Japan
Prior art keywords
input
signal
signal line
analog
select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13994777A
Other languages
Japanese (ja)
Other versions
JPS5472949A (en
Inventor
光成 加納
達彦 関
幹夫 前嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13994777A priority Critical patent/JPS602809B2/en
Publication of JPS5472949A publication Critical patent/JPS5472949A/en
Publication of JPS602809B2 publication Critical patent/JPS602809B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は、アナログ入力を対象とするマルチプレクサ回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multiplexer circuit intended for analog inputs.

かかるマルチプレクサ回路は、フオトトランジスタ等を
用いたマークシートリーダのセンサヘツド、カードリー
ダのセンサヘッド、端末機器の各部のセンサ、多チャン
ネルのアナログ入力を扱う測定器やテレメータ、親機と
複数台の子機を持つインターフオン等々に広く利用され
ている。
Such multiplexer circuits can be used to connect sensor heads of mark sheet readers using phototransistors, sensor heads of card readers, sensors of various parts of terminal equipment, measuring instruments and telemeters that handle multi-channel analog input, and base units and multiple slave units. It is widely used for interfon etc.

しかし第1図に示すように、従来のアナログ入力用マル
チプレクサ回路100は、セレクト信号ライン4から入
力されるセレクト信号を解読し、多チャンネルのアナロ
グ入力2のうちの一を選択して取り込み、それをセレク
ト信号ライン4とは別の出力信号線3上に出力するよう
に構成されるのが普通である。したがって、外部装置と
の間の信号線の本数が多く、コスト高の原因になってい
る。信号線数の減少を図るために、アナログ/ディジタ
ル変換器を導入してアナログ出力信号およびセレクト信
号をディジタル信号に変換し、両信号を共通の信号線を
通じて入出力する構成のアナログ入力用マルチブレクサ
回路、搬送波を用いて周波数分割で両信号を共通の信号
ラインに乗せる構成のアナログ入力用マルチプレクサ回
路も提案されてはいる。しかしこのような構成では、マ
ルチプレクサ回路ならびにその周辺装置が著しく複雑、
高価になり、簡単なセンサ類の出力を取扱う用途には不
向きである。したがって本発明の目的は、選択制御情報
であるディジタル信号と選択されたアナログ信号とを共
通の信号ライン上に乗せ得るようにし外部装置との間の
信号ライン本数の減少を図ったアナログ入力用マルチプ
レクサ回路を提供することにある。
However, as shown in FIG. 1, the conventional analog input multiplexer circuit 100 decodes the select signal input from the select signal line 4, selects and takes in one of the multi-channel analog inputs 2, and is normally configured to be output on an output signal line 3 separate from the select signal line 4. Therefore, the number of signal lines between the device and the external device is large, causing high costs. In order to reduce the number of signal lines, this analog input multiplexer circuit uses an analog/digital converter to convert analog output signals and select signals into digital signals, and inputs and outputs both signals through a common signal line. An analog input multiplexer circuit has also been proposed in which both signals are placed on a common signal line by frequency division using a carrier wave. However, in such a configuration, the multiplexer circuit and its peripheral devices are extremely complex.
It is expensive and unsuitable for applications that handle the output of simple sensors. Therefore, an object of the present invention is to provide an analog input multiplexer which allows a digital signal that is selection control information and a selected analog signal to be placed on a common signal line, thereby reducing the number of signal lines between external devices. The purpose is to provide circuits.

しかして本発明によるマルチプレクサ回路の特徴は、外
部装置が信号線に間欠的に出力した正、負のセレクト信
号に応じて、第1、第2チャネル上のいずれかのアナロ
グ信号を選択するマルチプレクサ回路であって、メモリ
手段と、上記信号線に現われるセレクト信号の極性を上
記〆モリ手段に記憶させるデコーダ手段と、上記〆モリ
手段の記憶内容に応じて前記第1、第2チャネルのいず
れかの入力を選択する入力選択回路と、該入力選択回路
と前記信号線との間に介在する入出力切換回路とを具備
し、セレクト信号とこれに対応するアナログ入力信号と
が上記共通の信号線を介して外部装置に入出力されるよ
うにした点にある。
However, the feature of the multiplexer circuit according to the present invention is that the multiplexer circuit selects either the analog signal on the first channel or the second channel in response to positive and negative select signals intermittently outputted to the signal line by an external device. a memory means, a decoder means for storing the polarity of the select signal appearing on the signal line in the closing memory means, and a decoder means for storing the polarity of the select signal appearing on the signal line in the closing memory means; It comprises an input selection circuit for selecting an input, and an input/output switching circuit interposed between the input selection circuit and the signal line, and the selection signal and the corresponding analog input signal are connected to the common signal line. The main point is that the input/output is made to the external device via the external device.

第2図は本発明によるアナログ入力用マルチプレクサ回
路のブロック図を示す。外部装置27から外部信号線5
上にコントロール信号であるディジタル信号が間欠的に
送出される。このディジタル信号は入出力切換回路8の
入力側3へは伝達されずデコーダ9の入力線6へバイパ
スされる。デコーダ9はディジタル信号からセレクト情
報信号7をつくり、これをメモリー川こ一時記憶させる
。つまりメモリー0は「次のセレクト情報信号7が入力
されるまで前のセレクト情報信号7を蓄積している。入
力選択回路川ま、メモリIQから出力されるセレクト情
報信号4にしたがって2チャンネルアナログ入力2のう
ちの一つを選択し入出力切換回路8の入力線3に出力す
る。入出力切換回路8は入力線3上のアナログ入力を外
部信号線5を通じて外部装置27へ送出する。前記コン
トロール信号として送出されるディジタル信号の内容と
しては、一般のシリアルィンタフェースも利用でき「
また単純な正負のパルスでもよい。
FIG. 2 shows a block diagram of a multiplexer circuit for analog inputs according to the invention. External signal line 5 from external device 27
A digital signal, which is a control signal, is intermittently sent out above. This digital signal is not transmitted to the input side 3 of the input/output switching circuit 8 but is bypassed to the input line 6 of the decoder 9. A decoder 9 creates a selection information signal 7 from the digital signal and temporarily stores it in a memory. In other words, memory 0 stores the previous select information signal 7 until the next select information signal 7 is input.The input selection circuit 2 channels analog input according to the select information signal 4 output from memory IQ. 2 and outputs it to the input line 3 of the input/output switching circuit 8. The input/output switching circuit 8 sends the analog input on the input line 3 to the external device 27 through the external signal line 5. A general serial interface can also be used for the content of the digital signal sent as a signal.
Alternatively, a simple positive/negative pulse may be used.

3次に「第2図に示し
た本発明のマルチプレクサ回路ならびに当該マルチプレ
クサ回路をコントロールする外部装置27の入力部の具
体的構成の一例を第3図および第4図に示し説明する。
第3図は前記マルチプレクサ回路の最も簡単な3一例を
示す。
3. Next, an example of a specific configuration of the multiplexer circuit of the present invention shown in FIG. 2 and the input section of the external device 27 that controls the multiplexer circuit is shown and explained in FIGS. 3 and 4.
FIG. 3 shows three simplest examples of the multiplexer circuit.

抵抗17,亀81こよって負帰還をかけられた演算増幅
器19は抵抗28とともに前記の入出力切襖回路8を構
成しており、また一対のツェナーダィオード16は前記
デコーダ9を構成している。コンデンサ15は前記メモ
リ10とし4て作用し、またダイオード13,14およ
び各チャネルのアナログ入力(光)を受けるフオトトラ
ンジスタ11,竃2は前記の入力選択回路1を構成して
いる。第4図は前記外部装置27の入力部の一例を示す
The operational amplifier 19 to which negative feedback is applied by the resistor 17 and the tortoise 81 constitutes the input/output switching circuit 8 together with the resistor 28, and the pair of Zener diodes 16 constitutes the decoder 9. There is. The capacitor 15 acts as the memory 10, and the diodes 13 and 14, the phototransistor 11 receiving the analog input (light) of each channel, and the wire 2 constitute the input selection circuit 1. FIG. 4 shows an example of an input section of the external device 27.

演算増幅器22と抵抗25,26から成る負帰還増幅回
路の入力線は前記マルチプレクサ回路の信号線5と共通
になっている。この信号線5はトランジスタ23,24
を介して正負の電源に接続される。次に第3図および第
4図の回路の動作を第5図のタイムチャートにしたがっ
て説明する。
The input line of the negative feedback amplifier circuit consisting of the operational amplifier 22 and resistors 25 and 26 is common to the signal line 5 of the multiplexer circuit. This signal line 5 is connected to transistors 23 and 24.
Connected to the positive and negative power supplies via. Next, the operation of the circuits shown in FIGS. 3 and 4 will be explained with reference to the time chart shown in FIG.

外部装置のトランジスタ23を導通させて信号線5に正
極性パルス電圧(コントロール信号)を乗せると、この
正極性パルス電圧は、ッェナーダイオード36の電圧降
下分だけ差引し・た振幅の正極性パルス電圧がコンデン
サー5に加わり、これによって該コンデンサー5が正方
向に充電される(第5図のVc)。かくして、ダイオー
ド13とフオトトランジスタ11が導通し、フオトトラ
ンジスタ1重に入る第1チャネルのアナログ入力(光)
に相当するアナログ信号が入力線3に入力され、かくし
て第5図に示されるように、信号線5に第1チャネルの
アナログ信号が出力される。次に外部装置27のトラン
ジスタ24を導通させ信号線5に負極性パルス電圧(コ
ントロール信号)を乗せると、前述と同様にしてコンデ
ンサ15が負方向に充電される。かくして、ダイオード
量4とフオトトランジスタ12が導通し、第2チャネル
のアナログ入力(光)に相当するアナログ信号が入力線
35こ入力され「 これが反転されて信号線5に出力さ
れる。前記信号線5上の信号は外部装置27の受電出力
端子21上に反転されて出力される。つまり、トランジ
スタ23,24が導通した後、トライステートのオープ
ン状態で信号線5上のアナログ信号が出力端子21に出
力されるのである。なお第3図の抵抗2川ま、外部装置
27から加えられる大振幅のパルス電圧(コントロール
信号)に対して演算増幅器19を保護するとともに「該
演算増幅器19を含む一方向回路8の逆方向ゲインを低
下させる作用を持っている。またッェナーダィオード亀
6の電圧値は、信号線5上に出力されるアナログ信号が
コンデンサー5側に伝わらないように選ぶ。以上に述べ
たようにト本発明によるアナログ入力用マルチプレクサ
回路は、外部装置との間で共通の信号線を通じてコント
ロール信号(ディジタル信号)とアナログ信号を送受で
き、信号線の本数を大幅に減らすことができ、また前記
実施例から明らかなように全体の構成も簡略にできる等
々の多くの利点を有する。
When the transistor 23 of the external device is turned on and a positive pulse voltage (control signal) is applied to the signal line 5, this positive pulse voltage becomes a positive pulse with an amplitude subtracted by the voltage drop of the Jenner diode 36. A voltage is applied to capacitor 5, thereby charging it in the positive direction (Vc in FIG. 5). Thus, the diode 13 and the phototransistor 11 become conductive, and the analog input (light) of the first channel enters the phototransistor single layer.
An analog signal corresponding to 1 is input to the input line 3, and thus the analog signal of the first channel is output to the signal line 5, as shown in FIG. Next, when the transistor 24 of the external device 27 is turned on and a negative pulse voltage (control signal) is applied to the signal line 5, the capacitor 15 is charged in the negative direction in the same manner as described above. In this way, the diode 4 and the phototransistor 12 become conductive, and an analog signal corresponding to the analog input (light) of the second channel is input to the input line 35, and is inverted and output to the signal line 5. The signal on the signal line 5 is inverted and outputted to the power receiving output terminal 21 of the external device 27. That is, after the transistors 23 and 24 are conductive, the analog signal on the signal line 5 is output to the output terminal 21 in the tri-state open state. Note that the two resistors shown in FIG. It has the effect of lowering the reverse gain of the direction circuit 8.The voltage value of the Jenner diode 6 is selected so that the analog signal output on the signal line 5 is not transmitted to the capacitor 5 side. As described above, the analog input multiplexer circuit according to the present invention can send and receive control signals (digital signals) and analog signals to and from external devices through a common signal line, and can significantly reduce the number of signal lines. It also has many advantages, such as being able to simplify the overall configuration as is clear from the embodiments described above.

【図面の簡単な説明】 第1図は従来技術の説明図、第2図は本発明によるマル
チプレクサ回路の構成を示すブロック図、第3図および
第4図はそれぞれ本発明によるマルチプレクサ回路の具
体例および当該マルチプレクサ回路に接続される外部装
置の入力部の具体例を示す回路図、第5図はマルチプレ
クサ回路の動作を説明するためのタイムチャートである
。 1・・・・・・入力選択回路、2・…−・アナログ入力
、8・・・・・・一方向回路、9・・・・・・デコーダ
、10・・…・メモリ。 第1図 第2図 第3図 第4図 第5図
[Brief Description of the Drawings] Fig. 1 is an explanatory diagram of the prior art, Fig. 2 is a block diagram showing the configuration of a multiplexer circuit according to the present invention, and Figs. 3 and 4 are specific examples of the multiplexer circuit according to the present invention, respectively. FIG. 5 is a circuit diagram showing a specific example of an input section of an external device connected to the multiplexer circuit, and FIG. 5 is a time chart for explaining the operation of the multiplexer circuit. 1...Input selection circuit, 2...-Analog input, 8...One-way circuit, 9...Decoder, 10...Memory. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 1 信号線5を介して外部装置27と接続され、該外部
装置が上記信号線に間欠的に出力した正、負のセレクト
信号に応じて、第1、第2チヤネル上のいずれかのアナ
ログ信号を選択するマルチプレクサ回路であって、メモ
リ手段10,15と、上記信号線に現われる上記セレク
ト信号の極性を上記メモリ手段に記憶させるデコーダ手
段9,16と、上記メモリ手段の記憶内容に応じて前記
第1、第2チヤネルのいずれかの入力を選択する入力選
択回路1,11,12,13,14と、該入力選択回路
と前記信号線との間に介在する入出力切換回路8,17
〜20とを具備し、セレクト信号とこれに対応して選択
されたアナログ入力信号とが上記共通の信号線を介して
外部装置に入出力されるようにしたことを特徴とするマ
ルチプレクサ回路。
1 Connected to the external device 27 via the signal line 5, and outputs an analog signal on either the first or second channel according to the positive and negative select signals that the external device intermittently outputs to the signal line. a multiplexer circuit that selects a select signal, comprising memory means 10, 15, decoder means 9, 16 for storing in the memory means the polarity of the select signal appearing on the signal line, and a Input selection circuits 1, 11, 12, 13, 14 that select the input of either the first or second channel, and input/output switching circuits 8, 17 interposed between the input selection circuit and the signal line
20, wherein a select signal and a correspondingly selected analog input signal are input/output to an external device via the common signal line.
JP13994777A 1977-11-24 1977-11-24 multiplexer circuit Expired JPS602809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13994777A JPS602809B2 (en) 1977-11-24 1977-11-24 multiplexer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13994777A JPS602809B2 (en) 1977-11-24 1977-11-24 multiplexer circuit

Publications (2)

Publication Number Publication Date
JPS5472949A JPS5472949A (en) 1979-06-11
JPS602809B2 true JPS602809B2 (en) 1985-01-24

Family

ID=15257375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13994777A Expired JPS602809B2 (en) 1977-11-24 1977-11-24 multiplexer circuit

Country Status (1)

Country Link
JP (1) JPS602809B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182173A (en) * 1983-03-31 1984-10-16 Toshiba Electric Equip Corp Dividedly winding bobbin
JPH03200676A (en) * 1989-12-28 1991-09-02 Nippon Motoroola Kk Spool device
JPH0429571U (en) * 1990-06-29 1992-03-10
JPH0595020U (en) * 1991-10-17 1993-12-24 株式会社トーキン Split type cylindrical winding bobbin and common mode choke coil

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409683A (en) * 1981-11-18 1983-10-11 Burroughs Corporation Programmable multiplexer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182173A (en) * 1983-03-31 1984-10-16 Toshiba Electric Equip Corp Dividedly winding bobbin
JPH03200676A (en) * 1989-12-28 1991-09-02 Nippon Motoroola Kk Spool device
JPH0429571U (en) * 1990-06-29 1992-03-10
JPH0595020U (en) * 1991-10-17 1993-12-24 株式会社トーキン Split type cylindrical winding bobbin and common mode choke coil

Also Published As

Publication number Publication date
JPS5472949A (en) 1979-06-11

Similar Documents

Publication Publication Date Title
KR860001482A (en) IC device
JPS602809B2 (en) multiplexer circuit
JPS616775U (en) Current-voltage conversion circuit
JPH0330959Y2 (en)
JPS5853817Y2 (en) remote control circuit
JPS5929401Y2 (en) Multipoint analog input device
SU614392A1 (en) Dc measuring amplifier
JP2852829B2 (en) Process control equipment
SU1150582A1 (en) Capacitance converter
JPH0263299A (en) Remote controller
SU1481880A1 (en) Converter stage
JPS6095606U (en) Microcomputer input device for controlling in-vehicle electronic equipment
JPS59100397U (en) Power circuit measuring device
JPS59184410A (en) Switch closing detector of actuator
JPS617133U (en) switch circuit
JPS6482733A (en) Push-button dial telephone set
JPS5888447U (en) Analog to digital converter
JPS60163885U (en) Power switching device controlled by changes in subject
JPS5984964U (en) Viewfinder device
JPS59161016U (en) Display alarm setting circuit
JPS62103685A (en) Display control circuit
JPS59100398U (en) Power circuit measuring device
JPS60183814U (en) Level display device with range switching
JPS60100668U (en) capacitance measuring device
JPS594012U (en) Group control device signal transmission circuit