JPS6027572U - デジタル ビデオメモリ装置 - Google Patents

デジタル ビデオメモリ装置

Info

Publication number
JPS6027572U
JPS6027572U JP11831383U JP11831383U JPS6027572U JP S6027572 U JPS6027572 U JP S6027572U JP 11831383 U JP11831383 U JP 11831383U JP 11831383 U JP11831383 U JP 11831383U JP S6027572 U JPS6027572 U JP S6027572U
Authority
JP
Japan
Prior art keywords
memory device
digital video
video memory
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11831383U
Other languages
English (en)
Inventor
哲司 木村
Original Assignee
株式会社島津製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社島津製作所 filed Critical 株式会社島津製作所
Priority to JP11831383U priority Critical patent/JPS6027572U/ja
Publication of JPS6027572U publication Critical patent/JPS6027572U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図は従来例のブロック図、第2図はそのタイムチャ
ート、第3図は本考案の1実施例を示したブロック図、
第4図はそのタイムチャートチする。 1は同期分離回路、PLLはフェーズロックループ回路
、6はA/D変換器、14は遅延回路である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 同期分離回路と、フェーズロックループ回路とにより水
    平同期信号を基準にクロック信号を発生させ、その整数
    倍をカウントしてA/D変換開始信号が生成されてディ
    ジタルデータが格納される型式において、遅延回路を介
    挿して、水平同期信号の発生を任意に遅延させることを
    特徴とする、デジタルビデオメモリ装置。
JP11831383U 1983-07-28 1983-07-28 デジタル ビデオメモリ装置 Pending JPS6027572U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11831383U JPS6027572U (ja) 1983-07-28 1983-07-28 デジタル ビデオメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11831383U JPS6027572U (ja) 1983-07-28 1983-07-28 デジタル ビデオメモリ装置

Publications (1)

Publication Number Publication Date
JPS6027572U true JPS6027572U (ja) 1985-02-25

Family

ID=30271986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11831383U Pending JPS6027572U (ja) 1983-07-28 1983-07-28 デジタル ビデオメモリ装置

Country Status (1)

Country Link
JP (1) JPS6027572U (ja)

Similar Documents

Publication Publication Date Title
JPS6133575U (ja) クロツク形成回路
JPS6027572U (ja) デジタル ビデオメモリ装置
JPS611978U (ja) タイミング信号発生回路
JPS60177569U (ja) デイジタル・テレビジヨン受像機用クロツク信号発生回路
JPS6040164U (ja) 表示クロツク発生回路
JPS58173976U (ja) 磁気記録再生装置
JPS6133231U (ja) ヘツド切換信号作成回路
JPS587217U (ja) マスタ−クロツク発生回路
JPS5815237U (ja) 同期装置
JPS6082876U (ja) 同期分離回路
JPS59100336U (ja) デイジタル装置用クロツクパルス発生回路
JPS58123393U (ja) 電子式タイムスイツチ
JPS59157339U (ja) 位相同期回路
JPS5883863U (ja) 同期信号分離回路
JPS6059657U (ja) サンプリングクロツク作成回路
JPS617151U (ja) 同期化回路
JPS60103969U (ja) Afcデイフイ−ト回路
JPS5828467U (ja) 同期回路
JPS6123785U (ja) 時間軸補正装置
JPS6090925U (ja) くし形フイルタ
JPS60129784U (ja) 同期信号発生回路
JPS5882069U (ja) テレビジヨン受信機の同期分離回路
JPS6085443U (ja) コ−デツク回路
JPS6047374U (ja) インタ−フェイス回路
JPS6050576U (ja) ビデオテ−プレコ−ダのスイツチングレギユレ−タ回路