JPS602708Y2 - Synchronous signal mixing circuit - Google Patents
Synchronous signal mixing circuitInfo
- Publication number
- JPS602708Y2 JPS602708Y2 JP9137377U JP9137377U JPS602708Y2 JP S602708 Y2 JPS602708 Y2 JP S602708Y2 JP 9137377 U JP9137377 U JP 9137377U JP 9137377 U JP9137377 U JP 9137377U JP S602708 Y2 JPS602708 Y2 JP S602708Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- vertical
- output
- capacitor
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】
本考案はテレビジョンカメラ装置の同期信号混合回路に
関し、従来に比して回路構成が簡単でしかも回路動作を
確実に行なうことが出来る回路を提供するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a synchronization signal mixing circuit for a television camera device, and provides a circuit that has a simpler circuit configuration than conventional circuits and can operate reliably.
最近ビデオテープレコーダの善及に伴い、付属装置とし
てカメラ装置が注目されている。Recently, with the popularity of video tape recorders, camera devices have been attracting attention as an accessory device.
カメラ装置はその用途に応じて大きさおよび性能等にお
いて種々のものがあるが、そのうちの簡易型小型カメラ
装置における従来の同期信号混合回路を第1図に示す。Camera devices vary in size and performance depending on their use, and FIG. 1 shows a conventional synchronizing signal mixing circuit in a simple compact camera device.
第1図において、1は垂直パルス入力端子、2は水平パ
ルス入力端子で、それぞれのパルスは垂直パルス発生回
路3と水平パルス発生回路4の出力で、当該機器が有す
る発振器の出力を分局、整形して得たものであり、それ
ぞれのパルスはC1,R□並びにC2,R2よりなる微
分回路5.6を介して整形トランジスタTR1,TR2
に入力され、共通負荷R3により垂直、水平の合皮され
た同期信号を得た後、結合コンデンサC3を介してビデ
オ出力回路7等に加えている。In Figure 1, 1 is a vertical pulse input terminal, 2 is a horizontal pulse input terminal, and each pulse is the output of a vertical pulse generation circuit 3 and a horizontal pulse generation circuit 4, and the output of the oscillator of the device is divided and shaped. Each pulse is passed through a differentiating circuit 5.6 consisting of C1, R□ and C2, R2 to shaping transistors TR1, TR2.
After obtaining a vertical and horizontal synchronizing signal by a common load R3, it is applied to the video output circuit 7 etc. via a coupling capacitor C3.
第2図に垂直にパルス発生回路3の一例を示す。An example of the pulse generation circuit 3 is shown vertically in FIG.
その動作は次の通りである。発振器8の出力を分局器9
を通して得た信号を抵抗R1R6により分圧し、エミッ
タホロワトランジスタTR,に入力し、負荷九よりの出
力をC1R7の微分回路10を介してトランジスタTR
,に入力し、整形して得た出力垂直パルスを負荷R1か
ら取り出すものである。Its operation is as follows. The output of the oscillator 8 is sent to the divider 9
The signal obtained through C1R7 is divided into voltages by resistors R1R6 and input to the emitter follower transistor TR, and the output from load 9 is passed through the differentiating circuit 10 of C1R7 to the transistor TR
, and the output vertical pulse obtained by shaping is taken out from the load R1.
第1図、第2図に示す如く、従来では垂直パルス、水平
パルス発生回路を必要とするのみでなく、それぞれのパ
ルスに対応して2ケのトランジスタを必要とするため、
回路構成が複雑であり、また部品点数も多く、コスト的
に高くつくため、簡易型小型カメラ装置としては欠点の
多いものであった。As shown in FIGS. 1 and 2, the conventional method not only requires vertical pulse and horizontal pulse generation circuits, but also requires two transistors for each pulse.
The circuit configuration is complex, the number of parts is large, and the cost is high, so it has many drawbacks as a simple compact camera device.
本考案は垂直パルスおよび水平パルス発生回路を有せず
、元来カメラ装置が機能をするために備わっている回路
出力を利用してそれぞれの同期信号を得るための入力信
号を得るとともに、1ケのトランジスタにより同期信号
の合皮を可能にするものである。The present invention does not have vertical pulse and horizontal pulse generation circuits, and uses the circuit output originally provided for the camera device to obtain input signals for obtaining each synchronization signal. This transistor enables synchronization of synchronization signals.
以下本考案の一実施例を図面に基づいて説明する。An embodiment of the present invention will be described below based on the drawings.
第3図において、11はカメラ装置が内蔵する発振器で
、該発振器11出力は分周器12により分周され、該分
周出力により垂直偏向回路13および水平偏向回路14
は駆動され、該垂直偏向回路13の出力鋸歯状波はクリ
ップ回路15を介して同期信号混合回路16に入力せし
められ、また一方水平偏向回路14の動作によりフライ
バックトランス(以後FBTと略す)17に生ずるフラ
イバックパルスはクリップ回路18を介して上記と同様
に同期信号混合回路16に入力せしめられ、この同期信
号混合回路16に入力せしめられ、この同期信号混合回
路16から垂直並びに水平同期信号の脅威出力を得てい
る。In FIG. 3, reference numeral 11 denotes an oscillator built into the camera device, and the output of the oscillator 11 is frequency-divided by a frequency divider 12.
is driven, and the output sawtooth wave of the vertical deflection circuit 13 is inputted to the synchronization signal mixing circuit 16 via the clip circuit 15, and on the other hand, the operation of the horizontal deflection circuit 14 causes a flyback transformer (hereinafter abbreviated as FBT) 17 The flyback pulse generated at We're getting threat output.
ここで垂直偏向回路13水平偏向回路14並びにFBT
17は本来カメラ装置にそなわっている。Here, vertical deflection circuit 13 horizontal deflection circuit 14 and FBT
17 is originally included in a camera device.
回路ブロックである。It is a circuit block.
次にクリップ回路15.18を含めた同期混合回路16
の具体例を第4図に示す。Next, the synchronous mixing circuit 16 including the clip circuit 15.18
A specific example is shown in FIG.
垂直偏向回路13により発生する偏向鋸歯状出力(第5
図g)をダイオードD□を介して抵抗R□。Deflection sawtooth output generated by vertical deflection circuit 13 (fifth
Figure g) is connected to resistor R□ through diode D□.
、R1□の接続点に接続し、電源電圧VCCを該抵抗R
1o、R□1にて分圧にて分圧した電圧にてクリップし
、さらにこのクリップして得た信号(第5図b)をコン
デンサC1o、・抵抗R13の微分回路に加え、その出
力(第5図c)を混合用トランジスタTR6に加えるこ
とで負荷R16に垂直同期信号(第5図d)を得る。, R1□, and connect the power supply voltage VCC to the resistor R
1o and R□1, and the signal obtained by this clipping (Fig. 5b) is applied to a differentiating circuit of capacitor C1o and resistor R13, and its output ( By applying FIG. 5c) to the mixing transistor TR6, a vertical synchronizing signal (FIG. 5d) is obtained for the load R16.
また一方FBTl 7からのフライバックパルス(第5
図e)を抵抗R□3.R□4により分圧し、電源と前記
抵抗R13,R,の接続点との間に接続したダイオード
D2により前記分圧して得たパルスクリップし、このク
リップして得た信号(第5図f)を、前記垂直パルスに
おける微分コンデンサC1゜より低容量のコンデンサC
11並びに抵抗R□5よりなる微分回路を通して前記垂
直パルスにおける微分コンデンサC1゜と抵抗R1□と
の接続点に加えることで水平同期信号を作るための入力
(第5図g)を得、これを混合用トランジスタR5に加
えることで負荷R16にフライバックパルス発生時と同
期して該フライバックパルス巾より狭いパルス巾の水平
同期信号(第5図h)を得るものである。On the other hand, the flyback pulse from FBTl 7 (fifth
Figure e) is the resistance R□3. The voltage is divided by R□4, and the pulse obtained by dividing the voltage is clipped by a diode D2 connected between the power supply and the connection point of the resistors R13 and R, and the signal obtained by this clipping (Fig. 5 f) is a capacitor C with a lower capacitance than the differential capacitor C1° in the vertical pulse.
11 and a resistor R□5 to the connection point between the differential capacitor C1゜ and the resistor R1□ in the vertical pulse to obtain an input for creating a horizontal synchronizing signal (Fig. 5g). By adding it to the mixing transistor R5, a horizontal synchronizing signal (FIG. 5h) having a pulse width narrower than the flyback pulse width is obtained in the load R16 in synchronization with the generation of the flyback pulse.
ここで上記構成すなわち同一入力端子に2つの入力信号
を加えることでしばしば問題になることは、この2つの
入力信号が相互に干渉仕置うため、どちらか一方の入力
信号に対応した同期信号しか取り出せないことである。The problem with the above configuration, that is, adding two input signals to the same input terminal, is that the two input signals interfere with each other, so only the synchronization signal corresponding to one of the input signals can be extracted. There is no such thing.
例えば水平の入力信号が大きいため偏向鋸歯状波のクリ
ップレベルが大きくなり、垂直偏向クリップ信号が得ら
れなくなることから、垂直同期信号が得られないことが
ある。For example, since the horizontal input signal is large, the clip level of the polarization sawtooth wave becomes large, and a vertical polarization clip signal cannot be obtained, so that a vertical synchronization signal may not be obtained.
しかし、本考案では抵抗R□5並びにR□2の値を選択
し、水平、垂直の入力レベルを相互干渉が起らない程度
に調整することができるのみならず、コンデンサC工。However, in the present invention, by selecting the values of the resistors R□5 and R□2, it is possible not only to adjust the horizontal and vertical input levels to such an extent that mutual interference does not occur, but also to adjust the capacitor C.
並びにC工、の容量値をC1o〉11でかつ適当な値に
選択することができ、他方の入力による影響を防ぐリア
クタンスとすることで、2人力相互の干渉をなくする構
成となっている。In addition, the capacitance value of C can be selected to an appropriate value with C1o>11, and by setting the reactance to prevent the influence of the other input, the configuration is such that mutual interference between the two manual forces is eliminated.
さらにクリップレベルおよび定数を選択しかつ混合用ト
ランジスタTR5の入力レベルを調整することで、出力
される同期信号のパルス巾をある範囲内で任意の巾とし
、この同期信号をブランキング期間内に取り出すことを
可能にできる。Furthermore, by selecting the clip level and constant and adjusting the input level of the mixing transistor TR5, the pulse width of the output synchronization signal can be set to an arbitrary width within a certain range, and this synchronization signal is extracted within the blanking period. I can make things possible.
以上本考案によれば、従来例に比し、回路構成が簡単で
あることから部品数の削減並びに製造工程における工数
の低減を可能にし、コスト的に有利なものであるととも
に回路動作も確実に行なうことができる利点を有するも
のである。As described above, according to the present invention, the circuit configuration is simpler than the conventional example, so it is possible to reduce the number of parts and the number of man-hours in the manufacturing process, and it is advantageous in terms of cost and ensures reliable circuit operation. It has the advantage that it can be carried out.
第1図は従来の同期混合回路の構成図、第2図は従来の
垂直パルス発生回路の構成図、第3図は本考案の一実施
例を示す構成図、第4図は要部の構成図、第5図は各部
における波形図である。
11・・・・・・発振器、12・・・・・・分周器、1
3・・・・・・垂直偏向回路、14・・・・・・水平偏
向回路、15,18・・・・・・クリップ回路、16・
・・・・・同期信号混合回路、C1o、C11・・・・
・・第1および第2のコンデンサ、R12,R1,・・
・・・・第1および第2の抵抗、Dl、D2・・・・・
・クリップ用ダイオード、TR5・・・・・・混合用ト
ランジスタ。Fig. 1 is a block diagram of a conventional synchronous mixing circuit, Fig. 2 is a block diagram of a conventional vertical pulse generation circuit, Fig. 3 is a block diagram showing an embodiment of the present invention, and Fig. 4 is a configuration of main parts. FIG. 5 is a waveform diagram at each part. 11... Oscillator, 12... Frequency divider, 1
3... Vertical deflection circuit, 14... Horizontal deflection circuit, 15, 18... Clip circuit, 16.
...Synchronous signal mixing circuit, C1o, C11...
...first and second capacitors, R12, R1,...
...First and second resistors, Dl, D2...
・Clip diode, TR5...Mixing transistor.
Claims (1)
器により分周し該分周器出力により動作せしめられる垂
直偏向回路並びに水平偏向回路の、前記垂直偏回路の出
力鋸歯状波がクリップ回路を介して入力させるとともに
、前記水平偏向回路の動作によりフライバックトランス
に生シルフライバックパルスがクリップ回路を介して入
力されて、垂直並びに水平同期信号の合成出力を得るよ
うにした同期信号混合回路を、垂直偏向鋸歯状波をクリ
ップして得た信号を第1のコンデンサと第1の抵抗を介
して混合用トランジスタの入力端子に加えるとともに、
フライバックパルスヲクリツプして得た信号を前記第1
のコンデンサより低容量の第2のコンデンサと第2の抵
抗を介して前記第1のコンデンサと第1の抵抗の接続点
に入力し、前記1つの混合用トランジスタにより垂直並
びに水平の脅威同期信号を得ることを可能な構成にした
ことを特徴とする同期信号混合回路。The output of the oscillator built into the television camera device is divided by a frequency divider, and the output sawtooth wave of the vertical deflection circuit is operated by the output of the frequency divider. A synchronization signal mixing circuit is connected to the vertical synchronization signal mixing circuit, in which the raw silencing flyback pulse is input to the flyback transformer via the clip circuit by the operation of the horizontal deflection circuit, and a composite output of vertical and horizontal synchronization signals is obtained. Applying a signal obtained by clipping the polarized sawtooth wave to the input terminal of the mixing transistor via a first capacitor and a first resistor,
The signal obtained by clipping the flyback pulse is
is input to the connection point between the first capacitor and the first resistor via a second capacitor having a lower capacitance than the capacitor and a second resistor, and vertical and horizontal threat synchronization signals are generated by the one mixing transistor. A synchronous signal mixing circuit characterized in that it has a configuration that allows it to obtain a synchronized signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9137377U JPS602708Y2 (en) | 1977-07-08 | 1977-07-08 | Synchronous signal mixing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9137377U JPS602708Y2 (en) | 1977-07-08 | 1977-07-08 | Synchronous signal mixing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5419619U JPS5419619U (en) | 1979-02-08 |
JPS602708Y2 true JPS602708Y2 (en) | 1985-01-25 |
Family
ID=29020590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9137377U Expired JPS602708Y2 (en) | 1977-07-08 | 1977-07-08 | Synchronous signal mixing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS602708Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5718520A (en) * | 1980-07-09 | 1982-01-30 | Hitachi Constr Mach Co Ltd | Speed controller for hydraulic construction machine |
-
1977
- 1977-07-08 JP JP9137377U patent/JPS602708Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5419619U (en) | 1979-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4202012A (en) | Sampling clock reproducing device | |
JPS602708Y2 (en) | Synchronous signal mixing circuit | |
DE69327078T2 (en) | Oscillator circuit suitable for picture-in-picture system | |
JPH05130448A (en) | Horizontal afc circuit | |
JPS609373U (en) | Screen phase adjustment device | |
US3963877A (en) | Synchronizing signal transmission system | |
JPS5825632Y2 (en) | High pressure generator | |
JPS584296Y2 (en) | tv jiyeonji yuzouki | |
JPS5854548B2 (en) | Jiyouhouno Jitsutayokusei Cairo | |
JPH0132449Y2 (en) | ||
JPS5843325Y2 (en) | synchronous signal generator | |
JPS60101847U (en) | Tuner in television receiver | |
JPS5864167U (en) | Waveform shaping circuit | |
JPS588190B2 (en) | Horizontal AFC circuit | |
JPS6047369U (en) | horizontal deflection circuit | |
JPH09322011A (en) | Television receiver | |
JPS62104381A (en) | Horizontal afc circuit | |
JPS6053506B2 (en) | Automatic horizontal screen position adjustment circuit | |
JPS6054525A (en) | Pll device | |
JPS58125463U (en) | Contour correction circuit for video signals | |
JPS5850557U (en) | Horizontal position and vertical amplitude correction circuit | |
JPS611975U (en) | digital television receiver | |
JPS60103969U (en) | AFC day foot circuit | |
JPS6211834B2 (en) | ||
JPS58135167U (en) | Vertical sync separation circuit |