JPS60264146A - Detecting and restoring device of communication error - Google Patents

Detecting and restoring device of communication error

Info

Publication number
JPS60264146A
JPS60264146A JP59119773A JP11977384A JPS60264146A JP S60264146 A JPS60264146 A JP S60264146A JP 59119773 A JP59119773 A JP 59119773A JP 11977384 A JP11977384 A JP 11977384A JP S60264146 A JPS60264146 A JP S60264146A
Authority
JP
Japan
Prior art keywords
block signal
state
signal
fail state
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59119773A
Other languages
Japanese (ja)
Inventor
Kuniji Tanmachi
反町 邦二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP59119773A priority Critical patent/JPS60264146A/en
Publication of JPS60264146A publication Critical patent/JPS60264146A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Abstract

PURPOSE:To avoid trouble to a customer due to system-down by discriminating the state of a reception signal, taking it as a fail state if a normal block signal is not received until a prescribed time is elapsed and controlling the system to release the fail state when the normal block signal exists afterward. CONSTITUTION:A timer 7 is started after the detection of the block signal is awaited, the signal is decoded and the display in response to the content of the signal is executed. In the normal communication state, the next block signal is detected before the time informs the elapse of 500msec. When the timer informs the elapse of 500msec while no block signal is detected because of a fault or noise, the state is in the fail state and error display is executed. The error display is consecutive until the next new block signal is detected. Since the normal block signal is detected again when the error is due to a temperature cause such as simple noise, the fail state is released and the state is returned to the original normal state.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマルチCPUによる制御方式においてデータ通
信の異常処理に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to abnormal processing of data communication in a multi-CPU control system.

従来技術 主マイクロコンピュータから副マイクロコンピュータへ
情報lシリアルにブロック転送t、て通信制wJ乞行う
ものについてその通信に異常ン生じ声場合、その原因に
は故障による場合のほかに・ノイズ等による一時的な誤
動作による場合も゛考えられる。
Prior art If information is serially transferred from the main microcomputer to the sub-microcomputer using a communication system, if an abnormality occurs in the communication, the cause may be due to a malfunction or temporary noise due to noise, etc. It is also possible that this is due to some kind of malfunction.

従来、通信に異常ケ牛じr場合は、受信側のマイクロコ
ンピユー夕で受信信号の異常ケ検知12.て異常表示ン
行うフェイル状態とするとともにタスク処理も停止して
いた。
Conventionally, when there is an abnormality in communication, the microcomputer on the receiving side detects the abnormality in the received signal 12. The task was in a fail state with an error message displayed and task processing was also stopped.

しrがって受信信号の異常がノイズ等による一時的なも
のであっても異常表示のままで、後に正常な信号が送信
されてきても元に復帰し、てタスク処理ケ継続すること
ができなかった。
Therefore, even if the abnormality in the received signal is temporary due to noise, etc., the abnormality will remain displayed, and even if a normal signal is sent later, it will return to the original state and continue task processing. could not.

この場合ハードウェア自体は故障しているわけではなく
、操1作人は電源ケ一度切り再び入れ直さなければな1
らない煩わしさがあつr。
In this case, the hardware itself is not malfunctioning, and the operator must turn off the power and then turn it on again.
It's an unnecessary hassle.

発明が解決しようとする問題点 本発明はこのような欠点乞解消し、その解決しようとす
るり照点は通信異常により一度フェイル状態としでのち
も正常な信号の受信があったときは自動的にフェイル状
態を解除する点にある。
Problems to be Solved by the Invention The present invention eliminates these drawbacks, and aims to solve them by automatically setting up the automatic communication system when a failure occurs due to a communication abnormality and a normal signal is subsequently received. The point is to cancel the fail state.

問題点!解決するT−めの手段および作用本発明の構成
を第1図に基づいて説明者る。
problem! The structure of the present invention will be explained based on FIG. 1.

Aは主マイクロ1ンビーータであり、Bは副マイクロフ
ンピユータであり、主マイクロコンピュータAから副マ
イクロコンピュータBへ情報カシリアルにブロック転送
される。
A is a main microcomputer, B is a submicrocomputer, and information is transferred in blocks from the main microcomputer A to the submicrocomputer B in a serial manner.

受信側の副マイクロコンピュータBにおいて、Oは通信
異常によるフェイル状態を設定するフェイル状態設定手
段であり、ηは該フェイル状態ケ解除するフェイル状態
解除手段である。
In the sub-microcomputer B on the receiving side, O is a fail state setting means for setting a fail state due to a communication abnormality, and η is a fail state canceling means for canceling the fail state.

Eは主マイクロコンピュータAから送信されてくるブロ
ック信号ケ検知するブロック信号検知手段であり、Fは
同ブロック信号検知手段によるブロック信号の検知時点
から所定時間の経過ケ検出する時間経過検出手段である
E is a block signal detection means for detecting the block signal transmitted from the main microcomputer A, and F is a time elapse detection means for detecting the passage of a predetermined time from the time when the block signal is detected by the block signal detection means. .

G &X情報処理手段であり、前記ブロック信号検知手
段用および前記時間経過検出手段Fからの情報ケもとに
、受信信号の状態ヶ判断し所常時間が経過するまでに正
常なブロック信号の受信がない場合は前記フェイル状態
設定手段0に指示ケ与えてフェイル状態とし、その後正
常なブロック信号があつrときは前記フェイル状態解除
手段りに指示ン与才てフェイル状態ケ解除するように゛
制御するものでふる。。
G & If there is no block signal, an instruction is given to the fail state setting means 0 to set the fail state, and when a normal block signal is received afterwards, an instruction is given to the fail state canceling means to cancel the fail state. Fill with things to do. .

し−′がって一度フエイル状態2なってモ、後に正常な
信号ケ受信しT−と穴はフェイル状態ケ解除して元の正
常な通信状態に復帰することができる。
Therefore, once a fail state 2 occurs, T- and Hole receive a normal signal and are able to release the fail state and return to the original normal communication state.

実施例 以下第2図ないし第4図に図示し定本発明の一実施例に
ついて説明する。
EXAMPLE Hereinafter, an example of the present invention illustrated in FIGS. 2 to 4 will be described.

本実施例は複写機に応用されに例であり、複写機本体側
に主マ、イクロコンピュータが内蔵されており、表示装
置側に副マイクロコンピュータが内蔵されていて、主マ
イクロコンピュータかう表示情報が副マイクロコンピュ
ータにブロック転送されるものである。
This embodiment is an example of application to a copying machine, in which a main microcomputer is built into the main body of the copying machine, and a sub microcomputer is built into the display device, and information displayed by the main microcomputer is stored in the main microcomputer. This is a block transfer to the secondary microcomputer.

第2図は本実施例のブロック図であり、lが複写機本体
、2が表示装置、3が主マイクロコンピユーt、4カ(
副マイクロコンピュータである。
FIG. 2 is a block diagram of this embodiment, where l is the main body of the copying machine, 2 is the display device, 3 is the main microcomputer t, and 4 (
It is a secondary microcomputer.

その他表示装置2側に表示ドライバー5.各種表示器6
およびタイマー7が含まれている。
Other display driver 5 on the display device 2 side. Various indicators 6
and a timer 7.

主マイクロコンピュータ3から送信されr表示情報信号
は劃−イクロコンビュータ4により解読されて表示指示
信号が表示ドライバー5に出力され、同表示ドライバー
5により所要の表示器が駆動されて必要な表示がなされ
′る。
The display information signal transmitted from the main microcomputer 3 is decoded by the microcomputer 4, and a display instruction signal is output to the display driver 5, which drives the required display device and displays the required display. 'ru.

通信信号は第3図に示すように50 m、?sc y2
一単位とするブロック転送がなされており、1ブロツク
に約(9)バイト程度の表示情報がf2−?、られてい
る。
The communication signal is 50 m, as shown in Figure 3. sc y2
Block transfer is performed in units of one unit, and one block contains approximately (9) bytes of display information f2-? , has been.

所要の表示器を必要な時間点灯している間、同一内容の
情報が繰り返し転送、され、表示状態を変えるときには
それに対応して内容の情報が送信されることになる。
While the required display is turned on for the required time, information with the same content is repeatedly transferred, and when the display state changes, corresponding information is transmitted.

第2図において、タイマー7は1ブロツク毎の信号でス
タートし500mθec時間経過ン知らせるものである
が正常通信状態にあっては、1ブロツクの信号でスター
トするとともに次のブロックの信号でリセットして再び
スタートすることを繰り返している。
In Fig. 2, the timer 7 starts with a signal for each block and notifies when 500 mθec time has elapsed, but in normal communication state, it starts with a signal of one block and resets with a signal of the next block. Repeatedly starting again.

したがって通信に異常が生じ、ブロック信号が消え茫り
まT″は乱れにすしてブロック信号の検知がな寞れなか
つ電時は、タイ六−7は継続して時間ケ計測しつづけ、
500 m sec経過してだお信号検知がなかつ五一
時に副マイクロコンピユータ4iC警告信号ケ発する。
Therefore, an abnormality occurs in the communication, and the block signal disappears.T'' continues to measure the time when the block signal cannot be detected due to the disturbance and the power is on.
After 500 msec has elapsed and no signal is detected, the secondary microcomputer 4iC issues a warning signal at 5 o'clock.

以トの構成のもとに動作手順を第4図に示すフローチャ
ートにしたがって説明する。
Based on the configuration described below, the operating procedure will be explained with reference to the flowchart shown in FIG.

まずブロック信号の検知ン待って(ステップ■)、タイ
マー7がスタートしくステップ■)、信号の解読が行わ
れ(ステップ■)2その、信号の内容ニ応じ電表示がな
ネれる(ステップ■)。
First, wait for a block signal to be detected (step ■), then the timer 7 will start (step ■), and the signal will be decoded (step ■) 2. The electric display will change depending on the content of the signal (step ■) .

そり、てタイマー 7が500 m secの経過ン警
告するか(ステップ■)、次のブロック信号の検知があ
るか(ステップ■)を判断し、いずれポないときはステ
ップ■、■、■ン繰り返す。正常の通信状態にあるとき
は、タイマーが500− vscの経過ケ知らざる前に
次のブロック信号の検知があるのでステップ■からステ
ップ■に戻り、タイマー7は再スタートT−,、信号解
読がなされて(ステップ■)、信号の内容に応じに表示
がなされ(ステップ■)、再びステップ■、■、■の繰
り返しに入lる。
Timer 7 determines whether to issue a warning after 500 m sec has elapsed (step ■) or whether the next block signal is detected (step ■), and if it fails, repeat steps ■, ■, and ■. . When the communication is in a normal state, the next block signal is detected before the timer notices the passage of 500-vsc, so the process returns from step ■ to step ■, and timer 7 restarts T-, and the signal decoding is completed. (step ■), a display is made according to the content of the signal (step ■), and steps ■, ■, and ■ are repeated again.

ここで、故障ま71: &”!ノイズ等によりブロック
信号の検知がないままタイマーが500 m secの
経過ン知らせ励時は、ステップpからステップ■に移り
、フェイル状態となってエラケ表示力でなされる□エラ
ー表示は次の新たなブロック信号の検知があるまで(ス
テップ■)継続する□ し7;77))って機械の故障にエリ、ブロック信号が
送口されていないような場合にはエラー表示のままであ
るが、単なるノイズ等の一時的原因にょるものであれば
再び正常なブロック信号が検知されるのでプログラムの
進行はステップ■からステップ■に戻り、フェイル状態
ケ解除して、もとの正常動作に復帰する1′とができる
At this point, if the timer is activated for 500 m sec without detecting a block signal due to a failure or the like due to noise etc., the process moves from step p to step ■, and a fail state occurs and the error display power is activated. □ The error display continues until the next new block signal is detected (step ■). The error will still be displayed, but if it is due to a temporary cause such as simple noise, a normal block signal will be detected again, so the program will return from step ■ to step ■, and the fail state will be cleared. , 1' which returns to the original normal operation.

以上のように一度エラー表示状態となってもその後のブ
ロック信号の検知により自動的にエラー表示状態ケ解除
、正常動作に復帰することができるので従来のように一
度電源乞切って再び入れるような煩わしさがない。
As mentioned above, even if an error display state occurs, the error display state can be automatically canceled and normal operation can be restored by detecting a subsequent block signal, so there is no need to turn off the power and then turn it on again as in the past. No hassle.

発明の効果 この工うに本発明は通信の異常によりフェイル状態とな
、つても通信が正常に戻って−ときば自動的にフェイル
状態火解除l1、正常動作に復帰できるのでシステムダ
ウンI/rよる顧客への迷惑ケ回避することができる。
Effects of the Invention In this way, the present invention can automatically release the fail state and return to normal operation even if the communication goes into a fail state due to a communication abnormality, and sometimes the fail state can be automatically canceled and normal operation can be restored. Inconvenience to customers can be avoided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のクレーム対応図、第2図は本発明に係
る実呻例のブロック図、第3図は本鼻施例の信号状態ケ
示す図、第4図は本実施例の動作手順ケ示すフローチャ
ートである。 l・・・複写機本体、2・・・表示装置、3・・・主マ
イクロコンピュータ、4・・・副マイクロコンピュータ
、5・・・表示ドライバー、6・・・各種表示器、7・
・・タイマ代理人 弁理士 江 原 望 外2名 第3図
Fig. 1 is a diagram corresponding to the claims of the present invention, Fig. 2 is a block diagram of an actual example of the present invention, Fig. 3 is a diagram showing the signal state of the nose embodiment, and Fig. 4 is the operation of the present embodiment. It is a flowchart showing the procedure. L... Copying machine body, 2... Display device, 3... Main microcomputer, 4... Sub microcomputer, 5... Display driver, 6... Various displays, 7...
...Timer agent Patent attorney Nozomi Ehara (2 people) Figure 3

Claims (1)

【特許請求の範囲】[Claims] 士マイクロコンビ二一タから副マイクロコンピュータへ
情報ケシリアルにブロック転送する方式のマルチ〇PU
Kよる通信制御において、受信すルi[lマイクロコン
ピュータ側で通信異常によるフェイル状態ケ設定するフ
ェイル状態設定手段と、該フェイル状態ケ解除するフェ
イル状態解除手段と、主マイクロコンピュータから送信
されてくるブロック信号l検知するブロック信号検知手
段と、同ブロック信号検知手段によるブロック信号の検
知時点から所定時間の経過を検出する時間経過検出手段
と、同時間経過検出手段および前記ブロック信号検知手
段からの情報ヶもとに受信信号の状態ケ判断1所定時間
が経過するまでに正常なブロック信号の受信がない場合
は前記フェイル状態設定手段に指示ケ与えてフェイル状
態とし七の後正常なブロック信号があつ見時は前記フェ
イル状態解除手段に指示ケ与tてフェイル状態ン解除す
るように制御する情報処理手段とl備えKことt特徴と
する通信異常検出復帰装置。
A multi-PU system that transfers blocks of information serially from the secondary microcomputer to the secondary microcomputer.
In the communication control by K, the receiving loop i[l is sent from the main microcomputer to a fail state setting means for setting a fail state due to a communication abnormality on the microcomputer side and a fail state canceling means for canceling the fail state. A block signal detection means for detecting a block signal, a time elapse detection means for detecting the elapse of a predetermined time from the time when the block signal is detected by the block signal detection means, and information from the time elapse detection means and the block signal detection means. First, determine the state of the received signal.1 If a normal block signal is not received by the time a predetermined period of time has elapsed, an instruction is given to the fail state setting means to set the fail state and a normal block signal will be received after a period of time. A communication abnormality detection and recovery device comprising information processing means for instructing the fail state canceling means to control the fail state to be canceled when the fail state is detected.
JP59119773A 1984-06-13 1984-06-13 Detecting and restoring device of communication error Pending JPS60264146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59119773A JPS60264146A (en) 1984-06-13 1984-06-13 Detecting and restoring device of communication error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59119773A JPS60264146A (en) 1984-06-13 1984-06-13 Detecting and restoring device of communication error

Publications (1)

Publication Number Publication Date
JPS60264146A true JPS60264146A (en) 1985-12-27

Family

ID=14769849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59119773A Pending JPS60264146A (en) 1984-06-13 1984-06-13 Detecting and restoring device of communication error

Country Status (1)

Country Link
JP (1) JPS60264146A (en)

Similar Documents

Publication Publication Date Title
JPS60264146A (en) Detecting and restoring device of communication error
JP2962387B2 (en) Programmable controller and method for resetting specific other station in distributed control system using same, method for detecting cause of reset of other station, method for monitoring abnormal station, method for synchronously starting and method for synchronously stopping
JP3536293B2 (en) Redundant computer equipment
JP2003067220A (en) Computer system
JPH02281367A (en) Sate reproducing method
JPH09198334A (en) Fault managing method for data transmission system
JPH03225407A (en) Automatic power source remote control system
JPS6073753A (en) Runaway processing system of microprocessor
JPH02115967A (en) Microcomputer resetting method
JPH03218198A (en) Remote control device
JPH01120652A (en) Setting system for monitor time of input/output device
JPS6248860B2 (en)
JPS5941210B2 (en) How to handle power failure
JPS62256012A (en) Automatic operation control system
JP2571447B2 (en) Control system
JPS62284440A (en) Software resource maintenance system for terminal equipment
JP2770494B2 (en) Redundant control unit
JPH0756874A (en) Multiple processor system and restarting method for fault occurring time
JP2002244885A (en) Computer system monitoring system
JPS63196923A (en) Power source control system for information processor
JPS6249426A (en) Automatic operation control device
JPS61117632A (en) Watchdog timer
JPH05224768A (en) Automatic start monitoring mechanism for computer system
JPH01279331A (en) Master action switching method for system consisting of two sheets of substrate containing cpu
JPH02196341A (en) Fault restoring system for information processor