JPS60262244A - Data processor - Google Patents

Data processor

Info

Publication number
JPS60262244A
JPS60262244A JP11744784A JP11744784A JPS60262244A JP S60262244 A JPS60262244 A JP S60262244A JP 11744784 A JP11744784 A JP 11744784A JP 11744784 A JP11744784 A JP 11744784A JP S60262244 A JPS60262244 A JP S60262244A
Authority
JP
Japan
Prior art keywords
microprogram
data
entry
change
branch flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11744784A
Other languages
Japanese (ja)
Inventor
Mikio Ito
幹雄 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11744784A priority Critical patent/JPS60262244A/en
Publication of JPS60262244A publication Critical patent/JPS60262244A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the processing efficiency with alteration in a microprogram alteration system using an instruction, by providing a branch flag to each entry of a data table. CONSTITUTION:A branch flag is provided to each entry of a data table storing the alteration contents of a microprogram. If no branch flag is set, both the alteration data and a microaddress are used. While a data address is used when the branch flag is set. When an alteration instruction of the microprogram is delivered, each entry is read out. Then the microprogram is changed by the alteration data on the entry and the microaddress as long as no branch flag is set. While the designated address on the data table is replaced with the data address of the entry in case the branch flag is set.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラムによシ制御されるデータ処
理装置に関し、特に命令によるマイクロプログラムの変
更方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data processing device controlled by a microprogram, and more particularly to a method for changing a microprogram using instructions.

〔従来技術〕[Prior art]

制御記憶等に格納されたマイクロプログラムにより制御
されるデータ処理装置では、擬似障害の発生、装置構成
の変更に対する対応等2種々の必要性により、該データ
処理装置の動作中に自身の有スるマイクロプログラムの
グイナミソクな変更処理を必要とする場合がある。
In a data processing device controlled by a microprogram stored in a control memory, etc., due to various needs such as responding to the occurrence of pseudo-failures and changes in the device configuration, data processing devices that are controlled by microprograms stored in a control memory etc. It may be necessary to make extensive changes to the microprogram.

一般に、このような必要性に対してはマイクロプログラ
ムの内容の変更を指示するためのマイクロプログラム変
更命令が設定される。
Generally, in response to such a need, a microprogram change instruction is set to instruct the change of the contents of the microprogram.

従来、この種のデータ処理装置では、マイクロプログラ
ム変更命令は変更処理を必要とするマイクロプログラム
の制御記憶等における格納位置を示すマイクロアドレス
と、マイクロプログラムの変更内容を示す変更データを
有する。そして、1つのマイクロプログラム変更命令の
実行により。
Conventionally, in this type of data processing device, a microprogram change instruction has a microaddress indicating a storage location in a control memory or the like of a microprogram that requires a change process, and change data indicating the details of the change in the microprogram. and by executing one microprogram modification instruction.

1ステツプまだは1ブロツクのマイクロプロゲラ、:1
・1″ ムの変更を可能としている。従って、マイクロ
プログラムの変更に際しては、このようなマイクロプロ
グラム変更命令を組み合わせて実行するととによシ、目
的とするマイクロプログラムの変更処理を実現している
1 step is still 1 block of microprogera, :1
・1" It is possible to change the program. Therefore, when changing a microprogram, it is best to execute such microprogram change instructions in combination to achieve the desired microprogram change processing. .

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このため、マイクロプログラムの散在する箇所を変更す
る場合、変更命令を多数記述する必要があり、変更処理
がきわめて複雑になるという欠点がある。
Therefore, when modifying scattered parts of a microprogram, it is necessary to write a large number of modification instructions, resulting in a disadvantage that the modification process becomes extremely complicated.

本発明の目的は効率の良いマイクロプログラム変更処理
を行うデータ処理装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a data processing device that performs efficient microprogram change processing.

本発明の他の目的はその変更内容が容易に変更可能なマ
イクロプログラム変更命令を有するデータ処理装置を提
供することにある。
Another object of the present invention is to provide a data processing device having a microprogram change instruction whose contents can be easily changed.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明は、記憶部に格納されたマイクロプログラムによ
シ制御されるデータ処理装置において。
The present invention relates to a data processing device controlled by a microprogram stored in a storage unit.

前記マイクロプログラムの変更を指示するマイクロプロ
グラム変更命令と、該マイクロプログラム変更命令によ
り参照され、前記マイクロプログラムの変更内容を格納
するデータテーブルとを設定し、前記データテーブルの
各々のエントリはブランチフラグを有し、該ブランチフ
ラグがセットされていない場合、該エントリは前記マイ
クロプログラムの変更内容を示す変更データと該変更デ
ータの前記記憶部での格納位置を示すマイクロアドレス
より構成され、前記ブランチフラグがセットされている
場合、該エン) l)は他のデータテーブルの位置を示
すデータアドレスより構成され、前記マイクロプログラ
ム変更命令が発行されたとき。
A microprogram change instruction that instructs the change of the microprogram, and a data table that is referenced by the microprogram change instruction and stores the changed contents of the microprogram are set, and each entry of the data table has a branch flag. If the branch flag is not set, the entry is composed of change data indicating the changed content of the microprogram and a microaddress indicating the storage location of the change data in the storage unit, and the branch flag is set. If set, the en) l) consists of a data address indicating the location of another data table when the microprogram change instruction is issued.

該マイクロプログラム変更命令により指定された前記デ
ータテーブルの各々のエントリを読み出す手段と、該読
出し手段により読み出されたエントリのブランチフラグ
を参照し、該ブランチフラグがセットされていない場合
、該エントリの前記変更データと前記マイクロアドレス
によシ、前記記憶部に格納された前記マイクロプログラ
ムを変更する手段と、前記ブランチフラグがセットされ
ている場合、前記マイクロプログラム変更命令により指
定された前記データテーブルのアドレスを該エントリの
前記データアドレスといれかえる手段とを有することを
特徴とする。
A means for reading each entry of the data table specified by the microprogram change instruction, and a branch flag of the entry read by the reading means, and if the branch flag is not set, the branch flag of the entry is read. means for changing the microprogram stored in the storage unit according to the change data and the microaddress; and, when the branch flag is set, changing the data table specified by the microprogram change instruction. and means for replacing the address with the data address of the entry.

〔実施例〕〔Example〕

次に2本発明の実施例を図面を参照して説明する。 Next, two embodiments of the present invention will be described with reference to the drawings.

第1図に本発明が適用されるデータ処理装置の実施例の
構成を示す。第1図において、10は処理装置であり、
20は主記憶を示す。主記憶20はプログラム及びデー
タを格納するメモリであり。
FIG. 1 shows the configuration of an embodiment of a data processing device to which the present invention is applied. In FIG. 1, 10 is a processing device;
20 indicates main memory. The main memory 20 is a memory that stores programs and data.

処理装置10は主記憶20に格納されたプログラムを順
次読み出して実行する。また、11はマイクロプログラ
ムを格納する制御記憶であシ、12は主記憶20に格納
されたプログラムを順次読み出して実行する演算回路を
示す。演算回路12は制御記憶11に格納されたマイク
ロプログラムによシ制御される。さらに、13は制御記
憶更新回路を示し、マイクロプログラム変更命令に呼応
して、制御記憶11に格納されたマイクロプログラムの
内容を更新する機能を有する。
The processing device 10 sequentially reads and executes programs stored in the main memory 20. Further, 11 is a control memory that stores microprograms, and 12 is an arithmetic circuit that sequentially reads and executes programs stored in the main memory 20. Arithmetic circuit 12 is controlled by a microprogram stored in control memory 11. Furthermore, 13 indicates a control memory update circuit, which has a function of updating the contents of the microprogram stored in the control memory 11 in response to a microprogram change instruction.

第2図(a) 、 (b)に本実施例中で用いられるマ
イクロプログラム変更命令とデータテーブルの構成ヲ示
す。
FIGS. 2(a) and 2(b) show the structure of the microprogram change command and data table used in this embodiment.

第2図(、)において、30はマイクロプログラム変更
命令を示し、命令コード31.データテーブルアドレス
32より構成される。第2図(b)において、データテ
ーブル40は1つ又は複数のエントリより構成され、各
々のエントリにはブランチフラグを含む制御データ41
.マイクロアドレス42、変更データ又はデータアドレ
ス43よシ構成される8バイトのデータが格納される。
In FIG. 2(,), 30 indicates a microprogram change instruction, and the instruction code 31. It consists of a data table address 32. In FIG. 2(b), the data table 40 is composed of one or more entries, and each entry contains control data 41 including a branch flag.
.. 8-byte data consisting of a micro address 42 and change data or data address 43 is stored.

データテーブル40を構成する各エントリにおいて、4
2にマイクロアドレス、43に変更データが格納されて
いる場合、制御データ41に含まれるブランチフラグは
II O71がセットされ、43にデータアドレスが格
納されている場合は1″がセットされる。なお、ブラン
チフラグが0″の場合は、マイクロアドレス42のエリ
アは意味を持たない。また、データテーブル40の最終
工′1″ ン) IJには、制御データ41内に最終エ
ントリである旨を表示する終了フラグがII I Tl
にセットされる。
In each entry configuring the data table 40, 4
When the micro address is stored in 2 and the change data is stored in 43, the branch flag included in the control data 41 is set to II O71, and when the data address is stored in 43, it is set to 1''. , the branch flag is 0'', the area of micro address 42 has no meaning. In addition, the final entry in the data table 40 (IJ) has an end flag in the control data 41 that indicates that it is the final entry.
is set to

なお2本実施例ではデータテーブル40は主記憶20に
格納される。
Note that in the second embodiment, the data table 40 is stored in the main memory 20.

次に、第3図に処理装置10の詳細を示す。Next, details of the processing device 10 are shown in FIG.

第3図°において、 11 、1.2 、1.3はそれ
ぞれ第1図の構成と同様であシ、信号線]、 5−1.
 。
In FIG. 3, 11, 1.2, and 1.3 have the same structure as in FIG. 1, signal lines], 5-1.
.

1、5−2 、15−3は第1図の信号線15に、信号
線14−1 、1.4−2は第1図の信号線14にそれ
ぞれ対応する。13−1はメモリアドレスレジスタであ
り、マイクロプログラム変更命令3゜より与えられたデ
ータテーブルアドレス32が信号線15−3を介して演
算回路12よりセットされ、主記憶20に格納されたデ
ータテーブル4゜をアクセスするために用いられる。な
お、メモリアドレスレジスタ13−1は、データテーブ
ル4゜の各々のエントリを順次アクセスするため各エン
トリの長さく8バイト)を加算するカウンタ機能を有す
る。
1, 5-2, and 15-3 correspond to the signal line 15 in FIG. 1, and signal lines 14-1 and 1.4-2 correspond to the signal line 14 in FIG. 1, respectively. 13-1 is a memory address register, in which the data table address 32 given by the microprogram change instruction 3° is set by the arithmetic circuit 12 via the signal line 15-3, and the data table 4 stored in the main memory 20 is set. Used to access ゜. Note that the memory address register 13-1 has a counter function that adds up the length of each entry (8 bytes) in order to sequentially access each entry of the data table 4°.

13−2 、1.3−3 、13−4はそれぞれデータ
レジスタであり、メモリアドレスレジスタ13−1で指
定されるデータテーブル4oの1エンドリヲ主記憶20
より読み出して格納する。データレジスタ13−2.1
3−3.13−4はそれぞれ。
13-2, 1.3-3, and 13-4 are data registers, which store one end of the data table 4o specified by the memory address register 13-1 in the main memory 20.
Read and store. Data register 13-2.1
3-3 and 13-4 respectively.

データテーブル400制御データ41.マイクロアドレ
ス7+2.変更データ43に対応している。
Data table 400 control data 41. Micro address 7+2. This corresponds to the change data 43.

(−して、データレジスタ13−3は信号線14.−2
を介して書き込みアドレスとして、データレジスタ] 
3−/Iは信号線14−1を介して書き込みデータとし
てそれぞれ制御記憶11に更新情報を与える。また、デ
ータレジ、スタ13−4にデータアドレスが格納された
場合、該データアドレスは信号線1.4 3を介して、
メモリアドレスレジスタ13−1にセットされ2次にア
クセスするデータテーブルのアドレスを更新する。
(-, data register 13-3 is signal line 14.-2
as the write address via the data register]
3-/I respectively provide update information to the control memory 11 as write data via the signal line 14-1. Furthermore, when a data address is stored in the data register/star 13-4, the data address is transmitted via the signal line 1.43.
The address of the data table set in the memory address register 13-1 and accessed secondarily is updated.

々お、第3図では煩雑さを避けるだめ2本発明に直接関
係のない回路についてはその記述を省略している。
In order to avoid complexity, descriptions of circuits not directly related to the present invention are omitted in FIG. 3 for the sake of simplicity.

第4図は第3図においてマイクロプログラム変更命令を
実行した場合の各部の詳細動作を示す・図から明らかな
ように、読み出された命令が変更命令であるか否かに応
じて、命令変更処理動作あるいは通常の命令処理動作が
実行される。
Figure 4 shows the detailed operation of each part when the microprogram change instruction is executed in Figure 3.As is clear from the figure, the instruction is changed depending on whether the read instruction is a change instruction or not. Processing operations or normal instruction processing operations are performed.

〔発明の効果〕〔Effect of the invention〕

本発明は以上説明したように構成することにより、マイ
クロプログラム変更命令によるマイクロプログラムの変
更処理を容易に実行でき、効率の良いマイクロプログラ
ム変更命令が実現できる。
By configuring the present invention as described above, it is possible to easily execute a microprogram change process using a microprogram change instruction, and to realize an efficient microprogram change instruction.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す図であシ、第2図(a
) 、 (b)はそれぞれ、第1図の実施例におけるマ
イクロプログラム変更命令、データテーブルの構成を示
す。第3図は第1図の実施例の部分的な構成を示す。ま
た、第4図は本実施例における動作フローを示す。 図において、10は処理装置、11は制御記憶。
FIG. 1 is a diagram showing an embodiment of the present invention, and FIG.
) and (b) respectively show the structure of the microprogram change command and data table in the embodiment of FIG. FIG. 3 shows a partial configuration of the embodiment shown in FIG. Moreover, FIG. 4 shows the operational flow in this embodiment. In the figure, 10 is a processing device, and 11 is a control memory.

Claims (1)

【特許請求の範囲】[Claims] 1 記憶部に格納されたマイクロプログラムにより制御
されるデータ処理装置において、前記マイクロプログラ
ムの変更を指示するマイクロプログラム変更命令と、該
マイクロプログラム変更命令により参照され、前記マイ
クロプログラムの変更内容を格納するデータテーブルと
を設定し、前記データテーブルの各々のエントリはブラ
ンチフラグを有し、該ブランチフラグがセットされてい
ない場合、該エントリは前記マイクロプログラムの変更
内容を示す変更データと該変更データの前記記憶部での
格納位置を示すマイクロアドレスより構成され、前記ブ
ランチフラグがセットされている場合、該エントリは他
のデータテーブルの位置を示すデータアドレスよ多構成
され、前記マイクロプログラム変更命令が発行されたと
き、該マイクロプログラム変更命令によシ指定された前
記データテーブルの各々のエントリを読み出す手段と、
該読出し手段〜よシ読み出されたエントリのブランチフ
ラグを参照し、該ブランチフラグがセットされていない
場合、該エントリの前記変更データと前記マイクロアド
レスによシ前記記憶部に格納された前記マイクロプログ
ラムを変更する手段と、前記ブランチフラグがセットさ
れている場合□、前記マイクロプログラム変更命令によ
シ指定された前記データテーブルのアドレスを該エント
リの前記データアドレスといれかえる手段とを有するこ
とを特徴とするデータ処理装置。
1. In a data processing device controlled by a microprogram stored in a storage unit, a microprogram change instruction for instructing a change in the microprogram, and referenced by the microprogram change instruction to store the changed contents of the microprogram. each entry in the data table has a branch flag, and if the branch flag is not set, the entry includes change data indicating the changes in the microprogram and the changes in the change data. The entry is composed of a microaddress indicating a storage location in the storage unit, and when the branch flag is set, the entry is composed of a data address indicating the location of another data table, and the microprogram change instruction is issued. means for reading each entry of the data table specified by the microprogram change instruction when
The reading means refers to the branch flag of the read entry, and if the branch flag is not set, reads the changed data of the entry and the micro address stored in the storage unit. It is characterized by comprising means for changing the program, and means for replacing the address of the data table specified by the microprogram change instruction with the data address of the entry when the branch flag is set. data processing equipment.
JP11744784A 1984-06-09 1984-06-09 Data processor Pending JPS60262244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11744784A JPS60262244A (en) 1984-06-09 1984-06-09 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11744784A JPS60262244A (en) 1984-06-09 1984-06-09 Data processor

Publications (1)

Publication Number Publication Date
JPS60262244A true JPS60262244A (en) 1985-12-25

Family

ID=14711876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11744784A Pending JPS60262244A (en) 1984-06-09 1984-06-09 Data processor

Country Status (1)

Country Link
JP (1) JPS60262244A (en)

Similar Documents

Publication Publication Date Title
JPH0248931B2 (en)
US4057850A (en) Processing link control device for a data processing system processing data by executing a main routine and a sub-routine
US4314332A (en) Memory control system
JPS60262244A (en) Data processor
JPH0285941A (en) Data processing system
JPH0831033B2 (en) Data processing device
JPH0267632A (en) Method for constituting branch instruction in electronic computer
JP2573391B2 (en) Programmable controller
JPS6219935A (en) Changing system for microprogram
JPH01236327A (en) Interruption mask control method
JPH056215B2 (en)
JPS6231438A (en) Saving area designating system for virtual computer system
JPS60214039A (en) Data processor
JPS61839A (en) Microprogram controller
JPS59106047A (en) Microcomputer
JPH0353321A (en) Information processor
JPH02133851A (en) Communication controller
JPS60214040A (en) Data processor
JPS6069751A (en) Control system for memory diversion of register for arithmetic
JPS61161545A (en) Data processing system
JPH01191934A (en) Integrated circuit computer system
JPH0427574B2 (en)
JPS63317857A (en) Memory access circuit
JPS61112237A (en) Data processor
JPH0398125A (en) Microprogram loading system