JPS60256240A - System switching system - Google Patents

System switching system

Info

Publication number
JPS60256240A
JPS60256240A JP59110721A JP11072184A JPS60256240A JP S60256240 A JPS60256240 A JP S60256240A JP 59110721 A JP59110721 A JP 59110721A JP 11072184 A JP11072184 A JP 11072184A JP S60256240 A JPS60256240 A JP S60256240A
Authority
JP
Japan
Prior art keywords
clock
circuit
transmission
microcomputer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59110721A
Other languages
Japanese (ja)
Inventor
Katsuyuki Miyazaki
宮崎 勝行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59110721A priority Critical patent/JPS60256240A/en
Publication of JPS60256240A publication Critical patent/JPS60256240A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To simplify the system constitution by allowing a controller in a remote device to be operated in following to and in synchronizing with a clock fed from a host device so as to eliminate a synchronizing circuit between controllers of a transmission line and a clock generating source applying a clock to the controller. CONSTITUTION:A duplicated host device is connected to a microcomputer muP51 of the remote device via a data and an address bus, an ROM 152 and an RAM 153 are connected to the data bus and a decoder 154 is connected to the address bus. Moreover, a phase generating circuit 156 is connected to a clock terminal of the muP51 and a clock interruption detection circuit 170 is connected to a reset terminal. Further, the clock from a selection circuit 157 connected to the system 0 or 1 of the host side is fed to circuits 156, 170 and an interface circuit 164. Then the muP51 is activated in following to and in synchronizing with the clock from the host side so as to eliminate the need for the synchronizing circuit and the clock generating source of the remote device thereby simplifying the constitution of system changeover system.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は系切替方式、更に詳しく言えば2重化されたデ
ータ伝送路の一方を引き込む選択方式に(1) 係り、特にデータが伝送路のクロックに同期して伝送さ
れる伝送路の選択に好適を系切替方式に関するものであ
る。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a system switching method, and more specifically, to a selection method (1) for drawing in one side of a duplicated data transmission path. The present invention relates to a system switching system suitable for selecting a transmission path for transmission in synchronization with a clock.

〔発明の背景〕[Background of the invention]

本発明の詳細な説明するに先たち従来技術を述べる。2
重化された伝送路の選択方法に関する典型的な例を第1
図に示す。第1図においてlはホストの装置(HO8T
と略す)であり2重化されている。2は遠隔装置(RT
と略す)であり、1重化である。3,4はHO8T1と
複数のRT2を接続する伝送路である。HO8TlとR
T2間のデータ伝送は従属同期方式であり、HOS T
 ]から供給されるクロックによりTR2は同期してデ
ータの送受信を行う、この場合自RT2があらかじめ定
められた時間位置によりト10sTIとデータ送受信を
行う、即ち時分割多重伝送方式が用いられている0本方
式における伝送路はRT2より見て、受信データ線5、
送信データ線6およびクロック線7より構成されている
Prior to the detailed description of the present invention, the prior art will be described. 2
A typical example of a method for selecting a multiplexed transmission path is shown in the first example.
As shown in the figure. In Figure 1, l is the host device (HO8T
) and is duplicated. 2 is a remote device (RT
(abbreviated as ), and is single layered. 3 and 4 are transmission lines connecting the HO8T1 and the plurality of RTs2. HO8Tl and R
Data transmission between T2 is a slave synchronization method, and HOS T
] The TR2 transmits and receives data in synchronization with the clock supplied from the TR2. In this case, the TR2 transmits and receives data to and from the TR2 at a predetermined time position, that is, the time division multiplex transmission method is used. In this method, the transmission path is viewed from RT2, receiving data line 5,
It is composed of a transmission data line 6 and a clock line 7.

遠隔装置では2重化された伝送路3,4に対し、(2) RT2は1重化であるから、その2重化された伝送路の
1方を選択するのが選択回路(SELと略す)8を持つ
、9は端末であり、10は制御回路であり、端末9の制
御やHO8T1と制御回路10との制御情報の授受の制
御を行なうものである。通常この制御回路はプログラム
制御方式を採っている。最近は、このプログラム制御方
式をマイクロコンピュータにより実現している。11は
」ユ記した端末9からのデータや制御回路10からのデ
ータを伝送路3または4に送出することやこの逆のデー
タの受信をすることを制御するインタフェース回路であ
る。
In the remote device, the transmission lines 3 and 4 are duplicated, whereas (2) RT2 is single-layered, so a selection circuit (abbreviated as SEL) is used to select one of the duplicated transmission lines. ) 8, 9 is a terminal, and 10 is a control circuit, which controls the terminal 9 and the exchange of control information between the HO8T1 and the control circuit 10. Usually, this control circuit employs a program control method. Recently, this program control method has been implemented using microcomputers. 11 is an interface circuit that controls sending data from the terminal 9 and data from the control circuit 10 to the transmission path 3 or 4, and vice versa.

このようなシステムにおいて、RT2側における従属同
期伝送および伝送路の選択方法について述べる。第2図
はRT2の内部構成例である。第2図において、51は
マイクロコンピュータ(マイコンと略す)、52はプロ
グラムを格納する読出し専用メモリ、53は一時的なデ
ータ類を格納するランダムアクセスメモリ、54は各機
器指定を行うデコーダ、55はマイコン用のクロック発
(3) 生源、56はマイコンに必要なりロックの相を作成する
相作成回路である。これらについては、汎用的なもので
あり周知の技術で構成できるので説明を省略する。また
57は2重の伝送路の−っを選択する(2−1)選択回
路であり、特に説明を要しない。58はデータ抽出回路
であり、前述したように、HO8TIより自RT2に送
られてきたデータを自RT2にあらかじめ割り当てられ
た時間位置により受信伝送路59から抽出する回路であ
る。60はこの逆に、上記時間位置に自R′r2からH
O8TIへのデータを送信伝送路61へ挿入する回路で
ある。これらの送受信データは送受信伝送路59.61
に従属同期している。即ちHO8TIより送られてくる
クロック62に同期している。一方RT2のマイコン5
1は伝送路側のクロック62とは別のクロック発生源5
5からのクロックにより動作している。このためマイコ
ン51からのデータと伝送路に送出されるデータとは同
期がとれていない、即ち非同期である。この逆のデータ
の流れも同様に非同期である。この(4) 非同期を吸収する装置が63の同期回路である。
In such a system, the dependent synchronous transmission and transmission path selection method on the RT2 side will be described. FIG. 2 shows an example of the internal configuration of RT2. In FIG. 2, 51 is a microcomputer (abbreviated as microcomputer), 52 is a read-only memory for storing programs, 53 is a random access memory for storing temporary data, 54 is a decoder for specifying each device, and 55 is a decoder for specifying each device. Clock generation for the microcomputer (3) The clock generator 56 is a phase generation circuit that generates the lock phase required by the microcomputer. Since these are general-purpose components and can be configured using well-known techniques, their explanations will be omitted. Further, 57 is a selection circuit (2-1) for selecting - of the double transmission path, and does not require any particular explanation. Reference numeral 58 denotes a data extraction circuit, which extracts the data sent from the HO8TI to its own RT2 from the reception transmission path 59 at a time position previously assigned to its own RT2, as described above. 60 is the opposite, from R'r2 to H at the above time position.
This is a circuit that inserts data to O8TI into the transmission transmission line 61. These sent and received data are transmitted through the sending and receiving transmission lines 59 and 61.
It is subordinate to synchronization. That is, it is synchronized with the clock 62 sent from HO8TI. On the other hand, RT2's microcontroller 5
1 is a clock generation source 5 different from the clock 62 on the transmission line side.
It is operated by the clock from 5. Therefore, the data from the microcomputer 51 and the data sent to the transmission path are not synchronized, that is, they are asynchronous. This reverse data flow is similarly asynchronous. The device that absorbs this (4) asynchronization is the 63 synchronization circuit.

同期回路63の構成例としては2種類のクロック、この
例ではマイコン51側のクロックと伝送路側のクロック
、で動作するメモリを用いた回路等が用いられるが、こ
のような回路はハード量が多いのみならずその制御回路
も複雑である。64は上記した同期回路63とマイコン
51間の接続制御を行うインタフェース回路である。
As an example of the configuration of the synchronous circuit 63, a circuit using a memory that operates using two types of clocks, in this example, a clock on the microcomputer 51 side and a clock on the transmission line side, is used, but such a circuit requires a large amount of hardware. Not only that, but its control circuit is also complicated. Reference numeral 64 denotes an interface circuit that controls the connection between the synchronization circuit 63 and the microcomputer 51 described above.

次に2重化された伝送路の一方を選択する選択回路につ
いて説明する。第3図はHO8T側1あるいは副監視装
置から各RTへ送られてくる選択信号線とそのタイミン
グ信号の例を示したものである。第3図において80は
O系(あるいは1系)の選択指示を示す信号であり、8
1はRTの装置指定信号、82はストローブ信号である
。第2図において、これらの信号を受信し、系選択を行
なう回路例が65の系切替回路である。切替回路65は
系指定信号をラッチするフリップフロップ66とAND
回路67、OR回路68より構成され、その動作は図面
を見れば明らかなように明快(5) であるので省略する。この切替回路65がらの指示によ
り、選択回路57.58は伝送路の一方を選択する。な
お第2図においては現用系の伝送路障害、例えば伝送路
切れ、によるクロック断をクロック断検出回路69によ
り検出し、他方の伝送路を引込む回路およびマイコン5
1を初期設定する回路も入れである。
Next, a selection circuit for selecting one of the duplicated transmission lines will be explained. FIG. 3 shows an example of the selection signal line and its timing signal sent from the HO8T side 1 or the sub-monitoring device to each RT. In FIG. 3, 80 is a signal indicating the selection instruction of the O system (or 1 system);
1 is an RT device designation signal, and 82 is a strobe signal. In FIG. 2, a system switching circuit 65 is an example of a circuit that receives these signals and performs system selection. The switching circuit 65 is ANDed with a flip-flop 66 that latches the system designation signal.
It is composed of a circuit 67 and an OR circuit 68, and its operation is clear (5) as can be seen from the drawing, so a description thereof will be omitted. Based on instructions from the switching circuit 65, the selection circuits 57 and 58 select one of the transmission paths. In addition, in FIG. 2, a clock disconnection due to a transmission line failure in the active system, such as a disconnection of the transmission line, is detected by a clock disconnection detection circuit 69, and a circuit for connecting the other transmission line and a microcomputer 5
The circuit that initializes the value 1 is also included.

上述したように従来技術では、非同期を吸収するための
ハードウェア量が大であるばかりでなく、その制御が複
雑であり開発工数が大であり、不経済なものしか実現出
来なかった。
As described above, in the conventional technology, not only the amount of hardware required to absorb asynchronization is large, but also the control thereof is complicated and the number of development steps is large, so that only an uneconomical system can be realized.

〔発明の目的〕[Purpose of the invention]

本発明の目的は上記した従来技術の欠点をなくし、経済
的な系切替方式を提供するにある。
An object of the present invention is to eliminate the drawbacks of the prior art described above and to provide an economical system switching system.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明の系切替方式は伝送
より供給されるクロックにより制御装置を動作せしめ、
伝送路切替指示受信時は一定時間切替前の伝送路のクロ
ックを該制御装置へ供給し続け、該制御装置が1動作を
終了した後、該制御(6) 装置を停止させ、他の伝送路への切替を行ない、切替後
の伝送路からのクロックが安定した後、該制御装置を停
止した動作の次の動作より再開せしめることを特徴とす
る。
In order to achieve the above object, the system switching method of the present invention operates the control device using a clock supplied from the transmission,
When a transmission path switching instruction is received, the clock of the transmission path before switching is continued to be supplied to the control device for a certain period of time, and after the control device completes one operation, the control device is stopped and the other transmission path is switched. After the clock from the switched transmission line becomes stable, the control device is restarted from the operation following the stopped operation.

〔発明の実施例〕[Embodiments of the invention]

以下本発明を第4図に示す一実施例をもって説明する。 The present invention will be explained below using an embodiment shown in FIG.

第4図は第3図と同様マイクロコンピュータを使用した
プログラム制御方式の装置に本発明を適用した例である
。以下各部の説明を行う。
FIG. 4, like FIG. 3, is an example in which the present invention is applied to a program control type device using a microcomputer. Each part will be explained below.

151はマイクロコンピュータ、152は読出し専用メ
モリ、153はランダムアクセスメモリ、154はデコ
ーダであり、第3図に示した従来のものと同じである。
151 is a microcomputer, 152 is a read-only memory, 153 is a random access memory, and 154 is a decoder, which is the same as the conventional one shown in FIG.

156はマイコンに必要なりロックの相を作成する相作
成回路であり、第3図に示した相作成回路56と同様な
構成である。これらの違いは、第2Wiに示した従来装
置が独立したクロック発生11ii155からのクロッ
クを入力としているのに対し、本発明ではHO3TIよ
り送られてくるクロックを入力としていることである。
Reference numeral 156 denotes a phase generation circuit that generates a lock phase as required by the microcomputer, and has a similar configuration to the phase generation circuit 56 shown in FIG. The difference between these is that the conventional device shown in 2nd Wi receives the clock from the independent clock generator 11ii 155, whereas the present invention uses the clock sent from HO3TI as input.

即ちマイコン151の動作を伝送路のクロックに(7) 同期させていることである。このため本発明では従来技
術のようにマイコン151からの出力データを伝送路の
クロックに同期させて伝送路へ送出する同期回路63が
不要となる。157は(2−1)選択回路、158はデ
ータ抽出回路、159は受信伝送路、160はデータ挿
入回路、+61は送信伝送路、162はクロック伝送路
である。
That is, the operation of the microcomputer 151 is (7) synchronized with the clock of the transmission line. Therefore, the present invention does not require the synchronization circuit 63 that synchronizes the output data from the microcomputer 151 with the clock of the transmission line and sends it to the transmission line as in the prior art. 157 is a (2-1) selection circuit, 158 is a data extraction circuit, 159 is a reception transmission line, 160 is a data insertion circuit, +61 is a transmission transmission line, and 162 is a clock transmission line.

これは第2図に図示したものと同様であるので、説明は
省略する。
Since this is the same as that shown in FIG. 2, the explanation will be omitted.

次に本実施例における伝送路の選択方法、即ち系切替方
式を説明する。従来技術の方法で伝送路を切替え、それ
により伝送路からのクロックをマイコン151に供給す
ると以下に述べる問題が生ずる。画伝送路のクロック1
62は、位相し含め一致しているとは限らない、これは
クロック伝送路162のケーブル長が異なれば、伝播遅
延の差が生じ、位相差が生ずることを考えれば明らかで
あろう。またHO8T l側あるいは監視装置等からの
選択指示も伝送路のクロックと同期して送られてくると
は限らない、このため、この選択指示(8) により、伝送路を切替えると伝送路からマイコン151
側へ供給されるクロックには、クロック割れやヒゲ、デ
ユーティ変動等が生ずる。このクロック異変により、マ
イコン151は命令実行を正常に行えなくなり、暴走即
ちシステムダウンを発生する。これを防ぐため、本実施
例では次に述べる方法を採用している。
Next, a transmission line selection method, ie, a system switching method, in this embodiment will be explained. If the transmission line is switched using the conventional method and the clock from the transmission line is thereby supplied to the microcomputer 151, the following problem will occur. Image transmission line clock 1
62 do not necessarily match, including the phase. This is obvious if you consider that if the cable length of the clock transmission path 162 is different, a difference in propagation delay will occur, resulting in a phase difference. In addition, selection instructions from the HO8Tl side or monitoring equipment are not always sent in synchronization with the clock of the transmission line. Therefore, when the selection instruction (8) switches the transmission line, the microcomputer is sent from the transmission line. 151
In the clock supplied to the other side, clock cracks, deviations, duty fluctuations, etc. occur. Due to this clock abnormality, the microcomputer 151 is no longer able to execute instructions normally, resulting in a runaway, that is, a system down. In order to prevent this, the following method is adopted in this embodiment.

165は系切替回路の構成例を示したものである。また
外部からの選択指示のインタフェースは第2図に示した
ものと同じとする。つぎに切替回路165の動作説明を
行う。選択指示信号(A/5)80、装置指示信号(E
N)81およびストローブ信号(STB)82を第3図
に示すタイミングで受信すると、フリップフロップ16
6および167をセットする。フリップフロップ166
は系の選択指示が起動されたことを示し、フリップフロ
ップ167は選択すべき系を示している。
Reference numeral 165 shows a configuration example of a system switching circuit. It is also assumed that the interface for external selection instructions is the same as that shown in FIG. Next, the operation of the switching circuit 165 will be explained. Selection instruction signal (A/5) 80, device instruction signal (E
N) 81 and the strobe signal (STB) 82 are received at the timing shown in FIG.
Set 6 and 167. flip flop 166
indicates that a system selection instruction has been activated, and flip-flop 167 indicates the system to be selected.

フリップフロップ166の出力によりマイコン151に
停止指示を行うと共にタイマ168を起動する。この時
点ではまだ系の切替が行なわれて(9) いないため切替前の伝送路からのクロックでマイコン1
51は動作を続行するが、停止指示が既に出されている
ので、マイコン151はl動作、即ち1命令実行後停止
する。この時点でタイマ168の出力により、フリップ
フロップ167に保持されている選択すべき系の内容を
フリップフロップ169に転送すると同時にフリップフ
ロップ】69の出力により、系を切替える。この時点で
は、マイコン151は停止したままである。しばらくす
ると(2−1)選択回路157の出力クロックは安定す
る、この時点でタイマの出力によりフリップフロップ1
66をリセットし、マイコン151の停止を解除する。
The output of the flip-flop 166 instructs the microcomputer 151 to stop and also starts the timer 168. At this point, the system has not yet been switched (9), so the microcontroller 1 uses the clock from the transmission line before switching.
The microcomputer 151 continues its operation, but since the stop instruction has already been issued, the microcomputer 151 stops after performing an l operation, that is, executing one instruction. At this point, the contents of the system to be selected held in the flip-flop 167 are transferred to the flip-flop 169 by the output of the timer 168, and at the same time, the system is switched by the output of the flip-flop 69. At this point, the microcomputer 151 remains stopped. After a while (2-1), the output clock of the selection circuit 157 becomes stable.At this point, the output clock of the selection circuit 157 becomes stable.
66 to release the stoppage of the microcomputer 151.

マイコン151にはすでに安定したクロックが供給され
ているから、マイコンは停止した次の命令から動作を再
開する。即ち、マイコンは伝送路を切替えても暴走する
ことなく、伝送路のクロックに同期して動作を続行する
Since a stable clock has already been supplied to the microcomputer 151, the microcomputer resumes operation from the next instruction that was stopped. That is, even if the transmission path is switched, the microcomputer does not run out of control and continues to operate in synchronization with the clock of the transmission path.

164はデータ抽出回路158やデータ挿入回路16と
マイコン164とを接続するインタフェース回路である
。また170はクロック断検出回路(10) であり、従来技術と同様、クロック断を検出したら、伝
送路を他系に切替えると共にマイコン151を初期設定
するためのものである。
164 is an interface circuit that connects the data extraction circuit 158 and data insertion circuit 16 to the microcomputer 164. Further, 170 is a clock disconnection detection circuit (10), which, like the prior art, switches the transmission path to another system and initializes the microcomputer 151 when a clock disconnection is detected.

〔発明の効果〕〔Effect of the invention〕

本発明によれば遠隔装置内の制御装置はHO3Tの装置
から供給されるクロックに従属同期して動作するので、
伝送路の制御装置間のデータ授受のための同期回路が不
要になるばかりでなく、制御装置へ供給するクロック発
生源も不要となり、経済化を図ることができる。また制
御が複雑な同期回路が不要になることにより、設計工数
も短縮でき、より一層の経済化を図ることができる。
According to the present invention, since the control device in the remote device operates in slave synchronization with the clock supplied from the HO3T device,
Not only is there no need for a synchronization circuit for exchanging data between the control devices on the transmission line, but there is also no need for a clock generation source to supply the control devices, leading to economical savings. Furthermore, since a synchronous circuit with complicated control is not required, the number of design steps can be shortened, and further economic efficiency can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は2重化された親装置と遠隔装置とのデータ伝送
システムの構成を示す図、第2図はマイクロコンピュー
タを用いた従来の遠隔装置の内部構成を示す図、第3図
は遠隔装置へ送られる系選択信号類とそのタイミング信
号を示す図、第4図は本発明による系切替方式適用した
遠隔装置の一実施の内部構成を示す図である。 (II) 1・・・HO8T装置、2・・・遠隔装置、3,4・・
・伝送路、5・・・受信データ線、6・・・送信データ
線、7・・・クロック線、8・・・選択回路、9・・・
端末、1o・・・制御回路、11・・・インタフェース
回路、51・・・マイクロコンピュータ、52・・・読
出し専用メモリ、53・・・ランダムアクセスメモリ、
54・・・デコーダ、55・・・クロック発生源、56
・・・相作成回路、57・・・(2−1)選択回路、5
8・・・データ抽出回路、59・・・受信伝送路、60
・・・データ挿入回路、61・・・送信伝送路、62・
・・クロック伝送路、63・・・同期回路、64・・・
インタフェース回路、65・・・系切替回路、66・・
・フリップフロップ、67・・・AND回路、68・・
・OR回路、69・・・クロック断検出回路、80・・
・系選択信号、81・・・装置指定信号、82・・・ス
トローブ信号、151・・・マイクロコンピュータ、1
52・・・読出し専用メモリ、153・・・ランダムア
クセスメモリ、154・・・デコーダ、156・・・相
作成回路、157・・・(2−1)選択回路、158・
・・データ抽出回路、159・・・受信伝送路、160
・・・データ挿入回路、161・・・送信伝送路、(1
2) 162・・・クロック伝送路、164・・・インタフェ
ース回路、165・・・系切替回路、166.167゜
169・・・フリップフロップ、168・・・タイマ、
170・・・クロック断検出回路。 (13)
Figure 1 is a diagram showing the configuration of a data transmission system between a duplicated parent device and a remote device, Figure 2 is a diagram showing the internal configuration of a conventional remote device using a microcomputer, and Figure 3 is a diagram showing the configuration of a data transmission system between a duplicated parent device and a remote device. FIG. 4 is a diagram showing the system selection signals sent to the device and their timing signals. FIG. 4 is a diagram showing the internal configuration of an implementation of a remote device to which the system switching method according to the present invention is applied. (II) 1...HO8T device, 2...Remote device, 3, 4...
・Transmission line, 5... Reception data line, 6... Transmission data line, 7... Clock line, 8... Selection circuit, 9...
Terminal, 1o... Control circuit, 11... Interface circuit, 51... Microcomputer, 52... Read-only memory, 53... Random access memory,
54... Decoder, 55... Clock generation source, 56
... Phase creation circuit, 57 ... (2-1) Selection circuit, 5
8... Data extraction circuit, 59... Reception transmission line, 60
...Data insertion circuit, 61...Transmission transmission line, 62.
...Clock transmission line, 63...Synchronization circuit, 64...
Interface circuit, 65... System switching circuit, 66...
・Flip-flop, 67...AND circuit, 68...
・OR circuit, 69... Clock disconnection detection circuit, 80...
- System selection signal, 81... Device designation signal, 82... Strobe signal, 151... Microcomputer, 1
52... Read-only memory, 153... Random access memory, 154... Decoder, 156... Phase creation circuit, 157... (2-1) Selection circuit, 158...
...Data extraction circuit, 159...Reception transmission line, 160
...Data insertion circuit, 161...Transmission transmission line, (1
2) 162...Clock transmission line, 164...Interface circuit, 165...System switching circuit, 166.167°169...Flip-flop, 168...Timer,
170... Clock disconnection detection circuit. (13)

Claims (1)

【特許請求の範囲】[Claims] 親装置から供給されるクロックに従属同期して親局との
データ送受信を行うプログラム制御の遠隔装置において
、上記クロックを伝送するクロック線とデータ送受信線
を含む親装置・遠隔装置間の2重化された伝送路の1方
を選択するための系切替を行う際に、上記親装置あるい
は他装置からの系切替信号受信後、伝送路からのクロッ
クに同期して該遠隔装置のプログラム実行を行っている
制御装置の動作を実行中の命令終了後停止させた後伝送
路の切替を実行し、切替後の伝送路からのクロックが安
定した後に、該制御装置を停止させた次の命令から再び
実行させることを特徴とした系切替方式。
In a program-controlled remote device that transmits and receives data to and from the master station in slave synchronization with the clock supplied from the master device, duplication between the master device and the remote device, including the clock line that transmits the clock and the data transmission and reception line. When performing system switching to select one of the transmission paths, after receiving a system switching signal from the parent device or another device, execute the program on the remote device in synchronization with the clock from the transmission path. After stopping the operation of the control device that is being executed after the command that is being executed is completed, switching the transmission path is executed, and after the clock from the transmission path after switching has become stable, the operation of the control device that is being executed is stopped again from the next command that stopped the control device. A system switching method characterized by executing
JP59110721A 1984-06-01 1984-06-01 System switching system Pending JPS60256240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59110721A JPS60256240A (en) 1984-06-01 1984-06-01 System switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59110721A JPS60256240A (en) 1984-06-01 1984-06-01 System switching system

Publications (1)

Publication Number Publication Date
JPS60256240A true JPS60256240A (en) 1985-12-17

Family

ID=14542798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59110721A Pending JPS60256240A (en) 1984-06-01 1984-06-01 System switching system

Country Status (1)

Country Link
JP (1) JPS60256240A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176343A (en) * 1985-12-30 1987-08-03 エイ・ティ・アンド・ティ・コーポレーション Synchronous device and operation of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176343A (en) * 1985-12-30 1987-08-03 エイ・ティ・アンド・ティ・コーポレーション Synchronous device and operation of the same

Similar Documents

Publication Publication Date Title
JP3424901B2 (en) Synchronization method and synchronization method for multiplex system controller
TW200306721A (en) Method and circuit arrangement for the monitoring and management of data traffic in a communication system with several communication nodes
CN109995681B (en) Device and method for realizing double-master-control main-standby switching by single chip
JPH10154991A (en) Control system using plc
EP1380951B1 (en) Fault tolerant information processing apparatus
JPH0652896B2 (en) Start control method
JPS60256240A (en) System switching system
JP2573297B2 (en) Digital controller for power control
JP2679506B2 (en) Clock switching method
JP2730356B2 (en) Standby redundant system
JP4362947B2 (en) Redundant system
JPS6354266B2 (en)
JPS6246028B2 (en)
JPS5827719B2 (en) System switching method for line switching equipment
JPH0398320A (en) Switching control system for active/standby package constituting redundant system
SU1336015A1 (en) Computing system debugging device
JPS634210B2 (en)
JPH0887425A (en) Computer system
JPS5945270B2 (en) signal switching device
JPS58125998A (en) Remote controlling system
JPS5952858B2 (en) Station automatic bypass device
JPS60254846A (en) Circuit switching system of cdt device
JPS6010946A (en) Data transfer system
JPH0263961A (en) Parallel multiple electronic interlock and system rising method thereof
JPS59132052A (en) Multiple operation processing device