JPS60254822A - タイマ−回路 - Google Patents
タイマ−回路Info
- Publication number
- JPS60254822A JPS60254822A JP11126084A JP11126084A JPS60254822A JP S60254822 A JPS60254822 A JP S60254822A JP 11126084 A JP11126084 A JP 11126084A JP 11126084 A JP11126084 A JP 11126084A JP S60254822 A JPS60254822 A JP S60254822A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- time
- turned
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a)産業上の利用分野
本発明は直流の定電圧を発生する電源装置等に併設して
5その出力電圧が規定値に達したことを他に通知するた
めのレディー信号を発生するタイマ回路に関する。
5その出力電圧が規定値に達したことを他に通知するた
めのレディー信号を発生するタイマ回路に関する。
半導体素子によって構成される論理回路等を内蔵する各
種の電子装置では3通常、別に設けられる電源装置から
、たとえば+5ボルトの直流定電圧の供給を受け、これ
を電源電圧として使用している。
種の電子装置では3通常、別に設けられる電源装置から
、たとえば+5ボルトの直流定電圧の供給を受け、これ
を電源電圧として使用している。
ところが、電源装置の出力電圧は、その−次電源を投入
してからある時間を経過した後でなけれ規定の電圧に達
しない。
してからある時間を経過した後でなけれ規定の電圧に達
しない。
一方、この直流電圧を利用する電子装置側は。
この直流電圧が規定値に達した後に、各部の信号状態を
初期値に設定する等の処置をおこなうのであるが2通常
、電源装置は各種の多数の電子装置によって共用されて
おり、かつこれらの電子装置は有機的に結合されて一体
的に動作するものが多く、このような場合には、各々の
電子装置が個々に初期化等の処置をすることは望ましく
ない。
初期値に設定する等の処置をおこなうのであるが2通常
、電源装置は各種の多数の電子装置によって共用されて
おり、かつこれらの電子装置は有機的に結合されて一体
的に動作するものが多く、このような場合には、各々の
電子装置が個々に初期化等の処置をすることは望ましく
ない。
したがって、一般に電源装置には、その出力電圧が規定
値に達したことを知らせる手段としてタイマー回路が併
設されており、このタイマー回路が発生するレディー信
号を基準信号として用い。
値に達したことを知らせる手段としてタイマー回路が併
設されており、このタイマー回路が発生するレディー信
号を基準信号として用い。
所定のシーケスによって各々の電子装置の初期化をおこ
なうようにしている。
なうようにしている。
ところで、前記のタイマー回路はどのような条件の場合
、たとえば−次電源が瞬間的に停電したあと再投入する
ような場合にも、確実にレディー信号を発生するもので
なければならない。
、たとえば−次電源が瞬間的に停電したあと再投入する
ような場合にも、確実にレディー信号を発生するもので
なければならない。
(b)従来の技術
第2図は前記電源回路に併設されるタイマー回路の従来
例である。
例である。
図において、1は+5ボルトの直流定電圧を発生ずる電
源装置、2ば抵抗、3はコンデンサ、また4はNPN形
のトランジスタである。
源装置、2ば抵抗、3はコンデンサ、また4はNPN形
のトランジスタである。
そして抵抗2とコンデンサ3は電源回路1に対して直列
に接続され、これらによって分圧された電圧がトランジ
スタ4のベースに供給されている。
に接続され、これらによって分圧された電圧がトランジ
スタ4のベースに供給されている。
第3図は、電源装置1の一次電源の投入と遮断に伴う出
力電圧へと、トランジスタ4のベースに入力される電圧
Bと、トランジスタ4のコレクタ電流Cの変化を示す図
である。
力電圧へと、トランジスタ4のベースに入力される電圧
Bと、トランジスタ4のコレクタ電流Cの変化を示す図
である。
時刻toで電源装置1の一次電源が投入され、このあと
T1時間を経過すると電圧Aは定電圧に達しく時刻L1
)、一方、電圧Bは前記−次電源投入後12時間を経過
するとトランジスタ4のベースーエミソタ間電圧Vbe
に達しく時刻L2)、このときトランジスタ4が導通状
態になってコレクタ電流Cが流れ始める。
T1時間を経過すると電圧Aは定電圧に達しく時刻L1
)、一方、電圧Bは前記−次電源投入後12時間を経過
するとトランジスタ4のベースーエミソタ間電圧Vbe
に達しく時刻L2)、このときトランジスタ4が導通状
態になってコレクタ電流Cが流れ始める。
本従来例は、コレクタ電流Cの立上がりを検出し、これ
をレディー信号として利用するようにしたものであり、
T2の値は抵抗2の抵抗値とコンデンサ3の容量とト
ランジスタ4のベースーエミソタ間電圧Vbe&こよっ
て、 T2>TIとなるように選ばれる。
をレディー信号として利用するようにしたものであり、
T2の値は抵抗2の抵抗値とコンデンサ3の容量とト
ランジスタ4のベースーエミソタ間電圧Vbe&こよっ
て、 T2>TIとなるように選ばれる。
(C)発明が解決しようとする問題点
前記従来例において、電源装置1の一次電源が遮断され
(時刻L3)、電圧Bがベースーエミ・ツタ間電圧Vb
eより低下するとコレクタ電流Cが止まり(時刻L4)
、このあと電圧Bは抵抗2およびコンデンサ3等によっ
て定まる時定数にしたがって徐々に低下する。
(時刻L3)、電圧Bがベースーエミ・ツタ間電圧Vb
eより低下するとコレクタ電流Cが止まり(時刻L4)
、このあと電圧Bは抵抗2およびコンデンサ3等によっ
て定まる時定数にしたがって徐々に低下する。
このあと再び電源装置1の一次電源が投入される・と、
同様にしてコレクタ電流Cか流れ始めレディー信号が得
られる。
同様にしてコレクタ電流Cか流れ始めレディー信号が得
られる。
ところが、電圧Bが十分に低下する前(時刻t5)に電
源装置lの一次電源が再投入されると、そのあとコレク
タ電流Cが流れ始める(時刻t6)までの時間T3は前
記一定時間T2より短かくなり、その結果、電圧Aか定
電圧に達する時刻t7より前(時刻L6)にレディー信
号が発ゼられる場合が生ずる恐れがあり、したがって、
−次電源の再投入は遮断後十分な時間が経過した後でな
りればならないという問題点があった。
源装置lの一次電源が再投入されると、そのあとコレク
タ電流Cが流れ始める(時刻t6)までの時間T3は前
記一定時間T2より短かくなり、その結果、電圧Aか定
電圧に達する時刻t7より前(時刻L6)にレディー信
号が発ゼられる場合が生ずる恐れがあり、したがって、
−次電源の再投入は遮断後十分な時間が経過した後でな
りればならないという問題点があった。
(cl)問題点を解決するための手段
本発明は、前記問題点を解消するために提案するもので
あり、直流電圧に対して直列に接続される抵抗とコンデ
ンサと、前記抵抗とコンデンサとによって分圧された電
圧によってスイッチング動作をおこなうトランジスタと
を備えるタイマL回路において、前記抵抗に並列に接続
されるダイオードを設けたものである。
あり、直流電圧に対して直列に接続される抵抗とコンデ
ンサと、前記抵抗とコンデンサとによって分圧された電
圧によってスイッチング動作をおこなうトランジスタと
を備えるタイマL回路において、前記抵抗に並列に接続
されるダイオードを設けたものである。
(e)作用
すなわち3本発明においては、抵抗に対してグイオート
を並列に設けることによって、直流電圧の発生が停止さ
れたあと、抵抗とコンデンサとによって分圧された電圧
を急速に低下させるようにしたものである。
を並列に設けることによって、直流電圧の発生が停止さ
れたあと、抵抗とコンデンサとによって分圧された電圧
を急速に低下させるようにしたものである。
(f)実施例
次に本発明の要旨を第1図に示す実施例によって具体的
に説明する。
に説明する。
第1図は本発明一実施例の回路図であり、第2図従来例
の回路図と共通する符号は同一の対象物を指す。
の回路図と共通する符号は同一の対象物を指す。
また5は抵抗2に対して並列、かつ抵抗2とコンデンサ
3との接続部から直流電源装置1に対し順方向に接続さ
れるダイオードである。また6は抵抗2とコンデンサ3
との接続部からトランジスタ4のベースに対し順方向に
接続されるダイオードであり、ダイオード5を設げたこ
とによって生ずるトランジスタ4の入力電圧(電圧B)
のシフトを補償するために設けたものである。
3との接続部から直流電源装置1に対し順方向に接続さ
れるダイオードである。また6は抵抗2とコンデンサ3
との接続部からトランジスタ4のベースに対し順方向に
接続されるダイオードであり、ダイオード5を設げたこ
とによって生ずるトランジスタ4の入力電圧(電圧B)
のシフトを補償するために設けたものである。
以上のような構成によって、電源回路1の一次電源を遮
断したとき、コンデンサ3の電荷はダイオード5を通し
て放電されるので、電圧Bを従来例におけるよりも十分
に早くセロ電位まで低下させることができる。し、たが
って、電源装置の−次電源が遮断されたとき、短時間後
にこれを再投入することができる。
断したとき、コンデンサ3の電荷はダイオード5を通し
て放電されるので、電圧Bを従来例におけるよりも十分
に早くセロ電位まで低下させることができる。し、たが
って、電源装置の−次電源が遮断されたとき、短時間後
にこれを再投入することができる。
(g)発明の詳細
な説明したように1本発明によれば電源回路の一次電源
を遮断したあと、再投入するまでの時間を大幅に短縮す
ることができる。
を遮断したあと、再投入するまでの時間を大幅に短縮す
ることができる。
第1図は本発明−実施例の回路図。
第2図はタイマー回路の従来例の回路図。
第3図は従来例の問題点の説明図である。
図中。
1は電源装置 2は抵抗
3はコンデンサ 4はトランジスタ
5はダイオード
である。
茎2図
Claims (1)
- 【特許請求の範囲】 直流電圧に対して直列に接続される抵抗とコンデンサと
、前記抵抗とコンデンサとによって分圧された電圧によ
ってスイッチング動作をおこなうトランジスタとを備え
るタイマー回路において。 前記抵抗に並列に接続されるダイオードを設けたことを
特徴とするタイマー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11126084A JPS60254822A (ja) | 1984-05-31 | 1984-05-31 | タイマ−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11126084A JPS60254822A (ja) | 1984-05-31 | 1984-05-31 | タイマ−回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60254822A true JPS60254822A (ja) | 1985-12-16 |
Family
ID=14556684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11126084A Pending JPS60254822A (ja) | 1984-05-31 | 1984-05-31 | タイマ−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60254822A (ja) |
-
1984
- 1984-05-31 JP JP11126084A patent/JPS60254822A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4473759A (en) | Power sensing circuit and method | |
US5440254A (en) | Accurate low voltage detect circuit | |
KR910006471B1 (ko) | 리세트 신호 발생회로 | |
US6181173B1 (en) | Power-on reset circuit | |
JPH03235517A (ja) | スイッチ回路 | |
KR0161308B1 (ko) | 전원 접속 회로 및 전원선용 스위치 집적 회로 | |
EP0665648A1 (en) | Circuit for recovering initial condictions when starting-up an integrated circuit device | |
US5327072A (en) | Regulating circuit for a substrate bias voltage generator | |
US5278798A (en) | Semiconductor memory device | |
JP3647474B2 (ja) | 制御型スルーレート出力バッファ | |
GB2179220A (en) | Power-on reset circuit arrangements | |
WO1993020617A1 (en) | Digital clock selection and changeover apparatus | |
JPS61222318A (ja) | パワ−オンリセツト回路 | |
US4085358A (en) | Regulated DC to DC power supply with automatic recharging capability | |
EP1109317A1 (en) | A controller oscillator system and method | |
EP0471390A2 (en) | A frequency divider circuit | |
JPS60254822A (ja) | タイマ−回路 | |
EP0272924B1 (en) | Pulse generator | |
US4503344A (en) | Power up reset pulse generator | |
US5760628A (en) | Circuit and method for generating pulses in response to the edges of an input signal | |
US5319251A (en) | Circuit arrangement for generating a switching pulse from a square-wave signal | |
JPH0686458A (ja) | 電源選択回路 | |
KR100452176B1 (ko) | 전류원-숏회로 | |
US4916332A (en) | Timing and supply bias circuit using one capacitor | |
US4303838A (en) | Master-slave flip-flop circuits |