JPS60247389A - Color liquid crystal display device - Google Patents

Color liquid crystal display device

Info

Publication number
JPS60247389A
JPS60247389A JP10382384A JP10382384A JPS60247389A JP S60247389 A JPS60247389 A JP S60247389A JP 10382384 A JP10382384 A JP 10382384A JP 10382384 A JP10382384 A JP 10382384A JP S60247389 A JPS60247389 A JP S60247389A
Authority
JP
Japan
Prior art keywords
signals
circuit
primary color
circuits
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10382384A
Other languages
Japanese (ja)
Inventor
Fumio Shida
志田 文夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP10382384A priority Critical patent/JPS60247389A/en
Publication of JPS60247389A publication Critical patent/JPS60247389A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To interpolate scanning lines dropped out by interlaced scanning to raise the resolving power of a display device by providing a memory circuit, where a digital signal obtained from an A/D converting circuit is held for a certain period, and a D/A converting circuit which converts the digital signal outputted from this memory circuit to an analog signal. CONSTITUTION:Three primay color signals converted to digital signals are stored temporarily in memory circuits 607, 608, and 609 respectively. Three primary color signals stored in memory circuits are transferred to D/A converting circuits 610, 611, and 612 at proper timings and are converted to analog signals. Three primary color signals converted to analog signals are circulated in every horizontal scanning period by a 3X3 matrix circuit 613 and are transmitted to succeeding stages. Signals having the same phases as signals obtained by inverting three primary color signals in inverting circuits 614, 615, and 616 are generated and become AC inverted signals in 2-1 multiplex circuits 617, 618, and 619 and are outputted to video signal output terminals 620, 621, and 622.

Description

【発明の詳細な説明】 〔技術分野〕 この%明は、液晶カラー・アクティブ・マトリクス・パ
ネルに画像情報を表示させるカラー液晶表示装汝に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] This invention relates to a color liquid crystal display device that displays image information on a liquid crystal color active matrix panel.

〔従来技術〕[Prior art]

近年、液晶パネルケ用いたテレビジョン受像機が実用化
されつつある。この液晶パネルは、アクティブ・マトリ
クスとバラシン・マトリクスに別けられるが、画像品質
が格段に良いという理由でカラー・テレビジョン用とし
てはアクティブ・マトリクス方式が有能である。
In recent years, television receivers using liquid crystal panels are being put into practical use. There are two types of liquid crystal panels: active matrix and baracin matrix, but the active matrix type is suitable for color television because it has much better image quality.

現任の状況では、製造上の諸事情から、その画面サイズ
は、対角線で1.5〜2インチ程度が現実的な大きさで
あり、実際に実用化されているものは1.9インチであ
る。
In the current situation, due to manufacturing circumstances, the realistic screen size is about 1.5 to 2 inches diagonally, and the screen size that is actually in practical use is 1.9 inches. .

画面サイズが2.0インチ程度のアクティブマトリクス
・パネルにおいて、その生産性と解像力の整合ケ検討し
てみると、垂直方向で200本程鹿の有効走査か数か心
構と考える。
When considering the consistency between productivity and resolution for an active matrix panel with a screen size of about 2.0 inches, I think it would be effective to scan about 200 deer in the vertical direction.

現行のN78073式の放送規格では、1フイールド当
たり262.5本の走査線か有り、そのうち、有効走査
姻叔は240本程本程あるから、垂直方間200本捏度
の走f線’?Mつアクティブマトリクス・パネルにて表
示する賓1台は、第1フィールドと第2フイールドの隣
接する走査線をアクティブ・マトリクス・パネル上の同
一定食線上に屯ねて表示する方法が一般にとられている
In the current N78073 broadcasting standard, there are 262.5 scanning lines per field, of which there are about 240 effective scanning lines, so 200 scanning lines in the vertical direction? For a single guest to be displayed on M active matrix panels, a method is generally adopted in which adjacent scanning lines of the first field and the second field are displayed on the same eclipse line on the active matrix panel. There is.

この方法の利点は、仲合ビデオ信号から復調された3 
)JA色信号を実時間でアクティブ・マトリクス・パネ
ルに表示させれば良いので、3原色信号yal−特定期
間保持てる記憶回路及びその周辺回路が不安で、ハード
ウェアがMI単になることである。
The advantage of this method is that the demodulated 3
) Since it is sufficient to display the JA color signal on the active matrix panel in real time, the storage circuit that holds the three primary color signals yal for a specific period and its peripheral circuits are insecure, and the hardware becomes only MI.

第1図に、アクティブ・マトリクス・パネルの構成図を
示で。シフトレジスタ(103)は、水平期間の初期に
Xデータパルス入力端子(102)から、Xデータパル
スを取り込み、X転送りロック端子(101)に印加さ
れるX転送りロックによって、Xデータパルスを順次、
次のビットに転送する。
Figure 1 shows the configuration of the active matrix panel. The shift register (103) takes in the X data pulse from the X data pulse input terminal (102) at the beginning of the horizontal period, and controls the X data pulse by the X transfer lock applied to the X transfer lock terminal (101). Sequentially,
Transfer to next bit.

このシフトレジスタ(106)の出力によって谷ビデオ
ライン<113)に設けられたアナログスイッチ(ii
o)y、=開閉し、ビデオ入力端子(104)〜(10
(5)に印加された3原色情号ケビデオライン(115
)に供給する。
The output of this shift register (106) causes an analog switch (ii
o) y, = open/close, video input terminals (104) to (10
(5) Three primary color information signal video lines (115
).

一方、シフトレジスタ(1o9)は、垂直期゛間の初期
にXデータパルス入力端子(107)から、Yデータパ
ルスを取り込み、X転送りロック端子(10B)に印加
されろX転送りロックによる又、Yデータパルスケ順仄
、次のビットに転送する。
On the other hand, the shift register (1o9) takes in the Y data pulse from the X data pulse input terminal (107) at the beginning of the vertical period, and applies it to the X transfer lock terminal (10B). , Y data pulse sequence, transfer to the next bit.

このシフトレジスタ(109)の出力によって各ゲート
ライン(114)に接続された、画素トランジスター(
111)g、−水平ラインごとに導逍させ、画系谷量(
112)に、ビデオライン(113)に供給されている
3原色信号ン1禾持させる。
The output of this shift register (109) connects the pixel transistor (
111) g, - Introduce each horizontal line, and set the image valley amount (
112) to hold the three primary color signals supplied to the video line (113).

第2図は、カラー・アクディプ・マトリクス・パネルの
3 JjA色の配色例である。
FIG. 2 is an example of a color arrangement of 3 JjA colors of a color acquisition matrix panel.

第2図のようなカラーフィルター乞用いる場合各ビデオ
ラインV、、V2.V3に供給する原色信号は、母ライ
ン盾環させろことか必要となる。そのため、第3図に示
すようなマトリクス回路にて、RGBの6原色信号ケビ
デオラインV、−V3に対し、第4凶のタイミング図に
示す様に供給せしめる。
When using a color filter as shown in FIG. 2, each video line V, , V2 . The primary color signal supplied to V3 must be connected to the main line. Therefore, a matrix circuit as shown in FIG. 3 supplies RGB six primary color signals to the video lines V and -V3 as shown in the fourth timing diagram.

即ち、1ライン目では、V、 、 V、、 vaにそれ
ぞれR,G、 Bを1前絖し、2ライン目ではG、 B
、 Rン、6ライン目では、’B、 R,Gをそれぞれ
接続する。
That is, on the first line, R, G, and B are placed on V, , V, and va, respectively, and on the second line, G and B are placed on
, R, and the 6th line, connect 'B, R, and G, respectively.

第6図において、反転11路(304)〜(306)及
び、2−1マルチプレックス回路(307)〜(309
)は、成品パネルに印加する信号ケ交流反転するための
手段である。
In FIG. 6, 11 inverting circuits (304) to (306) and 2-1 multiplex circuits (307) to (309)
) is a means for inverting the AC signal applied to the finished product panel.

さて、上述のカラーアクティブ・マトリクス・パネルに
NTSO方式の信号より復調した5原色48号を供給す
る場合、前述の様に、走ii−,脚数200本捏度のパ
ネルでは隣接するフィールドの隣接する走置−ン、パイ
・ルの同−走飛一に惧信fる。
Now, when supplying the 5 primary colors No. 48 demodulated from the NTSO system signal to the color active matrix panel mentioned above, as mentioned above, in a panel with 200 legs and 200 legs, adjacent fields are Sora is worried about Pai Lu's same Sora Hiichi.

第5凶は、愕準の定食方式(525本)乞ポてか、1夕
11えは、1と264.2と265査目の走査線ケバネ
ル上の1Wj−走食報に簀き込むのである。
The 5th problem is the standard set meal method (525 bottles), and on the 1st evening and 11th day, it is included in the 1Wj-scanning report on the 1st, 264.2nd, and 265th scanning line Kebanel. be.

この走査方式を採用でる場合は、有効走査線数が、24
0本程層上り多(なると順次走査が不可h6となる。な
せなら、什準方式では1フイールド当たり240本程層
上か句°効走査@数力輸W保されていないためである。
When this scanning method is adopted, the number of effective scanning lines is 24.
If there are about 0 layers, sequential scanning becomes impossible. This is because, in the standard method, there are about 240 layers per field, or phrase effective scanning @numerical power transfer is not maintained.

OR’lで休出されている様な、飛越走肯乞採用すると
、−走食課に対し原色ぼ邦が書き込まれる頻度が1フレ
ームに1回とh−6ので、交流反転の周ル(は2フレー
トとなり、これは周波数にして約15H2に相当てる。
If you adopt the jump running test that is suspended in OR'l, the frequency of primary color bokuni written to the running food section is once per frame, which is h-6, so the frequency of alternating current reversal ( is 2 frets, which corresponds to about 15H2 in frequency.

人間の目かII!11面のちらつき(フリッカ−)乞感
じろ限界は約50 Hz程度なので、この15H2とい
うI直は、フリッカ−の点で問題となる。
Human eyes? Since the limit for flickering on the 11th screen is about 50 Hz, this I-direction of 15H2 poses a problem in terms of flicker.

また、パネル上の14接する2走食勝に同時に、同じ原
色信号?供、耐イる方法も考えられるが、この方式では
、14接fろ2足食、冑は同一のカラーフィルターの1
1己タリでなく−Cはブ:Cr4)ないことになり、折
角、パネルの走倉鞭数?増別しても、実質的な垂1α方
向の解I(力は同上しない。
Also, is it the same primary color signal at the same time as the 14 adjacent two-shot wins on the panel? There is also a method that can be used to protect the wear and tear, but in this method, two pairs of 14 contact lenses are used, and the helmet is one of the same color filters.
1 Self Tari is not -C is bu: Cr4) It turns out that there is no one, so I took the opportunity to find out how many panels there are. Even if it is increased, the actual solution I in the vertical 1α direction (the force is not the same as above).

今後、l仮晶パネルの製造技術が同上し、より大面積の
液晶パネルか安にに侍られろことは確実であるが、それ
らの液晶パネルは、画素サイズが現在と同等であるとす
れば、必然的に走査線数が増加′fることになる。
It is certain that in the future, as the manufacturing technology for pseudocrystalline panels improves, we will be able to use larger-area LCD panels at a cheaper price. , the number of scanning lines will inevitably increase.

従来02インチ程度の液晶パネルについても、m塚力の
同上は焚釆されているので、画系サイズは小さくなる方
間である。このことも、走査線数の増加ン意味している
Conventional liquid crystal panels of approximately 0.02 inch size have also been developed, so the picture size is likely to become smaller. This also means an increase in the number of scanning lines.

液晶パイ・ルの走査線数が現状の200本ケ大きく上回
ると、現在の聞易的な走置方式では、液晶パネルの表示
性能ケ発挿させろことは不能であることは前に述べたと
おりである。
As mentioned earlier, if the number of scanning lines on the liquid crystal panel greatly exceeds the current 200, it will be impossible to improve the display performance of the liquid crystal panel using the current easy-to-understand scanning method. It is.

NTsO方式の標準方式では、M幼走査線数か480本
程本捏るので、詠晶バ坏ルの岩斥性能の向上7目ざして
走* +thId 40 Q本捏度以上のものが開発さ
れている。
In the standard method of the NTsO method, the number of M scan lines is approximately 480, so it is difficult to improve the rock-scanning performance of the crystal ball. There is.

この商鱗像力2刹てる成品パネルには、従来とは異なる
専用の駆動方式が小町欠である。
This commercial scale image power 2 panel is equipped with a special drive system that is different from conventional ones.

〔目的〕〔the purpose〕

この発明は上述の問題を解決するべ(提案されたもので
あり、テレビジョン放送の標準方式における1フィール
ド分の有効走査線数7超えろ走査aXV*する液晶カラ
ー串アクティブ・マトリクス・パネルの駆動方式を提供
すること?目的とし又いる。
This invention has been proposed to solve the above-mentioned problem, and is a driving method for a liquid crystal color skewer active matrix panel that performs scanning aXV*, which exceeds the number of effective scanning lines for one field in the standard television broadcasting system, which is 7. Our purpose is to provide the following.

〔JRt袈〕[JRt robe]

本発明によれは、lI!l!I像データン走ll*森単
位で生成し、飛越走査によって欠除した走査線ン補間す
ることができるので、1フィールド期間に含まれる送出
走査線数を超える走f線ケ有する液昂カラー華アクティ
ブ・マトリクス・パネルを駆動することができる。
According to the present invention, lI! l! Since the I image data can be generated in units of scans and interpolated by interlaced scans, it is possible to interpolate the scan lines that are missing by interlacing scans. - Can drive matrix panels.

〔実施例〕〔Example〕

以下に本発明の実施例について図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第6肉は本発明の装置のブロック図である。The sixth figure is a block diagram of the apparatus of the present invention.

原色信号入力端子(601)、(j02)、(603)
 。
Primary color signal input terminals (601), (j02), (603)
.

にXlそれぞれ3原色信号のR,G、 B信号が印加さ
れる。
Three primary color signals R, G, and B are applied to each of Xl.

3原色信号は、それぞれA / D変換回路(604)
(605)、(606)にて実時間でディジタル信号に
変換される。
The three primary color signals are each sent to an A/D conversion circuit (604).
It is converted into a digital signal in real time at (605) and (606).

ディジタル信号に変換された3原色信号はそれぞれメモ
リー回路(607)、(60B)、(609)に一時@
稍される。
The three primary color signals converted to digital signals are temporarily stored in memory circuits (607), (60B), and (609), respectively.
It seems strange.

メモリー1回路に格納された3原色信号は、後述する様
に適当なタイミングで、D/A変1奥回路(610)、
(611)、(612)に転送されアナログ信号に変戻
される。
The three primary color signals stored in the memory 1 circuit are sent to the D/A converter 1 rear circuit (610), at an appropriate timing as described later.
It is transferred to (611) and (612) and converted back into an analog signal.

アナログ信号に変換された3原色地刊は3×6マトリツ
クス回路(61,5)にて毎水平走査期間に盾環させ、
次段へ伝送される。
The three primary colors converted into analog signals are looped in a 3×6 matrix circuit (61, 5) during each horizontal scanning period.
Transmitted to the next stage.

この3原色信号から反転回路(614)、(615)、
(61(S)にて反転された信号と、同相の信号が生成
され、2−1マルチプレツクス1川路(617)、(6
18)、(619)において父流反転信芳となり、ビデ
オ信号出刃端子(620)、(621)、(622)に
出力される。
Inversion circuits (614), (615),
(61 (S), the inverted signal and the in-phase signal are generated, and the 2-1 multiplex 1 river path (617), (6
18) and (619), the father's flow is reversed to Nobuyoshi, and the video signal is output to the Deba terminals (620), (621), and (622).

3×6マトリツクス回路(613) は呻ノプロセスは
、従来のカラー・アクティブ・マトリクス・パイ・ル(
第2凶に示す配色のカラーフィルタ〜による。)の駆動
方式と同様である。
The 3x6 matrix circuit (613) is a conventional color active matrix circuit (613).
Based on the color filter with the color scheme shown in the second example. ) is the same as the drive system.

同期信号入力端子(623)ICblJ/J[+される
同期信号を基に制御信号元年回路(624)から各回路
に必壷な制御匍号乞供給する。
Based on the synchronization signal input to the synchronization signal input terminal (623) ICblJ/J[+, the control signal circuit (624) supplies the necessary control signals to each circuit.

なお、3×6マトリツクス回路(613)と、2−1マ
ルチプレックス回路(617)〜(619)の車圧は従
来例と同様の構成も0T11ヒである。
Note that the vehicle pressure of the 3×6 matrix circuit (613) and the 2-1 multiplex circuits (617) to (619) is 0T11 in the same configuration as the conventional example.

次に、メモリー回路の構成について説明する。Next, the configuration of the memory circuit will be explained.

第7凶は、飛越走査された一走食線おきの1H号乞用い
て、欠除している走査耐ケ禰聞てる場合のメモリー回路
の構成をボす。
The seventh problem is to use the 1H number every other scanning line that has been interlaced scanned to eliminate the structure of the memory circuit in the case where the missing scanning resistance is detected.

原色信号入力端子Rj:(701)、Gi(702)、
B1(703)にそれぞれ原色信号のR,G、 B信号
が日j加されろ。
Primary color signal input terminal Rj: (701), Gi (702),
Add the R, G, and B primary color signals to B1 (703).

3原色づき躬は、それぞれA/D震挨回路(704)2
、(705)、(706月(て友時間でディジタル信号
に変換される。
Each of the three primary colors is an A/D shock circuit (704) 2
, (705), (706) are converted into digital signals at the same time.

ディジタル信号に変換された3原色信号は、それぞれ、
ラインメモリーFC3」路(707)〜(712)に一
時格納される。
The three primary color signals converted to digital signals are each
It is temporarily stored in line memory FC3' paths (707) to (712).

第7凶に示すR,G、 B 3系列のメモリー回路はい
ずれも同様の動作を同時に行うので、R信号の系列につ
いて説明する。
Since the three R, G, and B series memory circuits shown in the seventh example simultaneously perform similar operations, the R signal series will be explained.

ラインメモリー回路(707)、(708)はそれそれ
、−水平定食線分の画1丼データを格納てろdψを持つ
。1列えば゛液晶パネルの一スヒ査線か480画素であ
り、A/D変換−陣、1(704)の母子化線か4ビツ
トであると、480X4−1920ビツト(ただし4ビ
ツト構1)にか必髪。)の容部−か1ライン当たりに必
費である。
Each of the line memory circuits (707) and (708) has a data dψ for storing data for one horizontal set meal line. If one line is 480 pixels per scanning line of the liquid crystal panel, and 4 bits per A/D conversion line and 1 (704) matrix line, then 480 x 4 - 1920 bits (however, 4 bit structure 1) Must have hair. ) is required per line.

この2系列のラインメモリー1h11噂R1(801)
、R2(8,02)は化8図のタイミング図に示イ椋に
動作する。
These two series of line memory 1h11 rumors R1 (801)
, R2(8,02) operate as shown in the timing diagram of FIG.

1水平定食期間(1H)にR1か原色1g+5ン畜き込
んでいる時(W)、R2ば1水十走食期間前の1水平足
畳5層分の悟号ケ1/2水平走査ド助…(ン2H)で2
翅査線連続して抗み出f(R)。次の1水平走置期間V
cR2が原色信号ケ書ぎ込んでいろ時(W)、R1は目
IIの水平足査期1…(1H)に書き込んだ信号を1/
2水平走黄抽間(1/2H)で2走査巌連続して読み出
−f (R)。
When R1 or primary color 1g + 5 n is stored in 1 horizontal set meal period (1H) (W), R2 is 1/2 horizontal scanning dome for 5 layers of 1 horizontal foot tatami before the 1 water jusho meal period Help...(N2H) and 2
The wing scanning line continuously protrudes f(R). Next one horizontal movement period V
When cR2 writes the primary color signal (W), R1 writes the signal written in horizontal footing period 1...(1H) of eye II to 1/
Two consecutive scans are read out with two horizontal yellow extraction intervals (1/2H) -f (R).

上記の動作乞R1とR2で交互に反伏して何5ことによ
り、A / D俊侠された原色信号を2借の走置、腺4
父に変p蔓てることかでざる。
By repeating the above operation R1 and R2 alternately, the primary color signal that has been A/D is transferred to 2, and the output is 4.
It's not like my father has a strange personality.

このとき、液晶パネル上に表示される画像の隣接する2
走査勝は、同一の走査面(から作られることになるわけ
である。
At this time, two adjacent images displayed on the liquid crystal panel
The scan points are made from the same scan surface.

第9図に示す様に、例えば(n−1)番目の走査線Ln
−1(901)と次のLn(902)及び(n+1)裔
目の走査線Ln+1(905)と次のLn+ 2 (9
o4)はそれぞれLn−1及びLn+1の原色信号より
生成される。
As shown in FIG. 9, for example, the (n-1)th scanning line Ln
-1 (901) and the next Ln (902) and (n+1) scan line Ln+1 (905) and the next Ln+ 2 (9
o4) are generated from the Ln-1 and Ln+1 primary color signals, respectively.

ラインメモリー回路(707)〜(712)から読み出
されたディジタル16号は、2−1マルチプレックス回
路(713)〜(715)を経て、D / A変換回路
(716)〜(7j8)で、アナログ信号に変換すれ、
次段の5×3マトリックス回路(第6図の(615)に
相当する。)に送られる。
Digital No. 16 read from the line memory circuits (707) to (712) passes through 2-1 multiplex circuits (713) to (715), and then to D/A conversion circuits (716) to (7j8). Convert to analog signal,
The signal is sent to the next stage 5×3 matrix circuit (corresponding to (615) in FIG. 6).

2−1マルチプレックス回B16は、その前段になる2
系列のラインメモリー回路からの2系列の信号を毎水平
走査紳ごとに交互に一方を選択する動作ヶしている。
2-1 multiplex episode B16 is the previous stage 2
Two series of signals from a series of line memory circuits are alternately selected for each horizontal scan.

本発明の装置6.の動作を簡単に言えば、3原色信号の
時間軸変換装置であるといえる。
Device of the invention6. To put it simply, it can be said that it is a time axis conversion device for three primary color signals.

つまり、1水平走置期間(二63μs)要して入力され
る3原色信号−の時間伺1をその1/2(ご32μs)
に変換することによって、見掛上、1本の疋査吻ケ2本
の走査線に拡大しているのである。
In other words, it takes one horizontal movement period (263 μs) to input the three primary color signals, which takes 1/2 of that (32 μs).
By converting to , one scanning line is apparently expanded to two scanning lines.

〔効果〕〔effect〕

以上述べた様に本姑明の構成によれば、人力される画1
家信号の走査線数ケ2倍に拡大することにより、1フィ
ールド分の有効走査線数の2倍程度までの走査仇を有す
る液晶カラーアクティブ・マトリクス・パネル欠躯勤用
能にしているので、液晶画像ティスプレィの高浄白等カ
化史には、画悸品伸の向上に効果がある。
As mentioned above, according to Honguaki's composition, the human-powered drawing 1
By doubling the number of scanning lines of the home signal, we have made the liquid crystal color active matrix panel capable of scanning up to twice the number of effective scanning lines for one field, making it possible to use absenteeism. The history of high purity and high power of liquid crystal image display has the effect of improving the quality of images.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はアクティブ・マトリクスΦパネルの構成図、第
2図はカラー・アクティブ・マトリクス・パネルの6原
色の配色例、第3図は3原色信号のマトリクス回路、第
4凶は!r原色信号のマ) IJクスのタイミング図、
第5図は標準の走査方式(525本)、第6図は本発明
の装置のブロック図、第7図(at〜(clメモリー回
路σ)構成1タリ、第8図はメモリー回路のタイミング
1図、鞍、9図は故晶バ坏ル上の走査線の配列を示す。 (101)X転送りロック端子、(’102)メデータ
パルス入力端子、(103)(109)シフトレジスタ
ー、(104)〜(106)ビデオ人力端子、(1・0
7)Yデータパルス入力端子、(108)Y転送りロッ
ク端子、(110)アナログスイッチ、(111)画素
トランジスター、(112)画素容量、(11,3)ビ
デオライン、(114)ゲートライン(201)〜(2
03)ビデオライン (5o1)〜(305)3原色信号入力端子、(304
)〜(j06)反転回路、(307)〜(309)2−
1マルチプレックス回路、(510)3X5マトリック
ス回路、(311)〜(313)ビデオ信号出力端子 (601)〜(603)原色信号入力端子、(604)
〜(6o6)A/D&換回路、(607)〜(609)
メモリー回路、(610)〜(612)D/A俊懐回路
、(613)3X3マトリクス回路、(614)〜(6
1反転回路、(’(517)〜(619)2−1マルチ
プレクス回路、(620)〜(622)ビデオ信号出力
端2(625)同期信号入力端子、(+524)制御信
号デ生回路。 (701)〜(705)原色信号入力端子、(704ン
〜(706)A/D変換回路、(707)〜(712)
ラインメモリー回路、(715)〜(715)2−1マ
ルチプレックス回(71’6)〜(718ンD / A
変換回路、(719)〜(721)原色信号出力端子(
aoi)〜(8’06)ラインメモリー回路R,,RG
、、G、、B監 、B2 、 (901)〜(904)液晶パネル上の水平走査線以上 出願人 株式会社諏訪精工舎 代理人弁蜘士 最 上 務 6) ツ 八 路、 や ノ13 第1図 第2図 りB7 第3図 IL 2L 北 4L 号し ILL I7L −−−
−。 第4図 第5図
Figure 1 is a configuration diagram of an active matrix Φ panel, Figure 2 is an example of a six primary color scheme for a color active matrix panel, Figure 3 is a matrix circuit for three primary color signals, and the fourth one is! rPrimary color signal) IJ box timing diagram,
Figure 5 shows the standard scanning method (525 lines), Figure 6 is a block diagram of the device of the present invention, Figure 7 (at~(cl memory circuit σ) configuration 1 tarry, Figure 8 shows the timing 1 of the memory circuit). Figures 9 and 9 show the arrangement of scanning lines on the crystal bar. (101) X transfer lock terminal, ('102) meta data pulse input terminal, (103) (109) shift register, ( 104) - (106) Video manual terminal, (1.0
7) Y data pulse input terminal, (108) Y transfer lock terminal, (110) analog switch, (111) pixel transistor, (112) pixel capacitor, (11,3) video line, (114) gate line (201) )~(2
03) Video line (5o1) to (305) 3 primary color signal input terminals, (304
) ~ (j06) Inversion circuit, (307) ~ (309) 2-
1 multiplex circuit, (510) 3X5 matrix circuit, (311) to (313) video signal output terminals (601) to (603) primary color signal input terminals, (604)
~ (6o6) A/D & switching circuit, (607) ~ (609)
Memory circuit, (610) to (612) D/A circuit, (613) 3X3 matrix circuit, (614) to (6
1 inversion circuit, ('(517) to (619) 2-1 multiplex circuit, (620) to (622) video signal output terminal 2 (625) synchronization signal input terminal, (+524) control signal generation circuit. 701) to (705) Primary color signal input terminals, (704 to (706) A/D conversion circuit, (707) to (712)
Line memory circuit, (715) ~ (715) 2-1 multiplex times (71'6) ~ (718 n D/A
Conversion circuit, (719) to (721) primary color signal output terminals (
aoi) ~ (8'06) Line memory circuit R,,RG
,,G,, Superintendent B, B2, (901) - (904) Above the horizontal scanning line on the liquid crystal panel Applicant Suwa Seikosha Co., Ltd. Agent Bengumon Tsutomu Mogami 6) Tsuyoshi Yano 13 No. 1 Figure 2 Diagram B7 Figure 3 IL 2L North 4L ILL I7L ---
−. Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] カラー・アクティブ−マトリクス・バイ・ルを駆動する
カラー液晶表示装添:において、3原色信号ビデイジタ
ル信号に変換するA/Di侠回路と、該A / D変換
回路より侍られるテイジタル信号を一定期間保持するメ
モリー回路と、該メモリー回路から出力されるディジタ
ル48号をアナログ信号に変換てるD / A変換回路
とを備えるカラー液晶表示装置。
In the color liquid crystal display device that drives the color active matrix display, there is an A/D converter circuit that converts the three primary color signals into digital signals, and a digital signal that is served by the A/D converter circuit and is held for a certain period of time. A color liquid crystal display device comprising a memory circuit for converting digital signals into analog signals, and a D/A conversion circuit for converting digital signals outputted from the memory circuit into analog signals.
JP10382384A 1984-05-23 1984-05-23 Color liquid crystal display device Pending JPS60247389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10382384A JPS60247389A (en) 1984-05-23 1984-05-23 Color liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10382384A JPS60247389A (en) 1984-05-23 1984-05-23 Color liquid crystal display device

Publications (1)

Publication Number Publication Date
JPS60247389A true JPS60247389A (en) 1985-12-07

Family

ID=14364130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10382384A Pending JPS60247389A (en) 1984-05-23 1984-05-23 Color liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS60247389A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636597A (en) * 1986-06-27 1988-01-12 セイコーインスツルメンツ株式会社 Color liquid crystal display unit
JPS6382291U (en) * 1986-11-19 1988-05-30
JPH0255282U (en) * 1988-10-17 1990-04-20

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680081A (en) * 1979-12-04 1981-07-01 Mitsubishi Electric Corp Color display with large screen
JPS57111176A (en) * 1980-12-26 1982-07-10 Sony Corp Television picture receiver
JPS58101583A (en) * 1981-12-14 1983-06-16 Hitachi Ltd Highly fining signal conversion circuit for color television

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680081A (en) * 1979-12-04 1981-07-01 Mitsubishi Electric Corp Color display with large screen
JPS57111176A (en) * 1980-12-26 1982-07-10 Sony Corp Television picture receiver
JPS58101583A (en) * 1981-12-14 1983-06-16 Hitachi Ltd Highly fining signal conversion circuit for color television

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636597A (en) * 1986-06-27 1988-01-12 セイコーインスツルメンツ株式会社 Color liquid crystal display unit
JPS6382291U (en) * 1986-11-19 1988-05-30
JPH0255282U (en) * 1988-10-17 1990-04-20

Similar Documents

Publication Publication Date Title
JPS61112188A (en) Image display unit
JPH0344178A (en) Display device
US5422658A (en) Driving method and a driving device for a display device
JPS6271932A (en) Driving method for liquid crystal display device
JPH01188181A (en) Liquid crystal display device
JPH0335219A (en) Display device
JPS60247389A (en) Color liquid crystal display device
JP2000206492A (en) Liquid crystal display
JPH1032772A (en) Liquid crystal display device and its driving method
JPS59230378A (en) Liquid crystal video display device
JP2605261B2 (en) LCD matrix panel drive circuit
JP2664780B2 (en) Liquid crystal display
JP2003208133A (en) Liquid crystal display device and its driving method
JPH08234702A (en) Display device
JP2524112B2 (en) Liquid crystal display
JPS61114669A (en) Liquid crystal display device
JPH03172085A (en) Liquid crystal display device
JPH02211784A (en) Liquid crystal display device
JPH0573001A (en) Driving method for liquid crystal display device
JPH08171370A (en) Liquid crystal display driving method
JPH07121098B2 (en) Liquid crystal matrix panel driving method
JP2515559B2 (en) Liquid crystal display panel driving method
JPH05158437A (en) Display method for matrix liquid crystal panel
JPS62248385A (en) Driving method for liquid crystal display device
JPH0616223B2 (en) Double speed line sequential scanning circuit