JPS6024712A - Voltage-current convertor - Google Patents

Voltage-current convertor

Info

Publication number
JPS6024712A
JPS6024712A JP58132620A JP13262083A JPS6024712A JP S6024712 A JPS6024712 A JP S6024712A JP 58132620 A JP58132620 A JP 58132620A JP 13262083 A JP13262083 A JP 13262083A JP S6024712 A JPS6024712 A JP S6024712A
Authority
JP
Japan
Prior art keywords
transistor
current
voltage
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58132620A
Other languages
Japanese (ja)
Inventor
Takashi Makino
牧野 敬
Masato Tanabe
正人 田辺
Juichi Hitomi
寿一 人見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58132620A priority Critical patent/JPS6024712A/en
Publication of JPS6024712A publication Critical patent/JPS6024712A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To prevent influences of temperature change on output current by making a reference voltage generating section and a current supply transistor of a comparator circuit in current-mirror relation. CONSTITUTION:Input voltage Vin is given to the base of a transistor (TR) Q20, and reference voltage Vref is given to the base of a TRQ21. A TRQ26 forms a current-mirror circuit together with a TRQ27 and the collector of TRQ27 is connected to a next step circuit 23. By making R22=R24, R25=R26=R23, output current Iout becomes (R27/2R25.R28)Vin, current that flows in the current supply transistor becomes irrelevant to output current, and output current is not influenced by change of temperature.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電圧電流変換器に関するものである。[Detailed description of the invention] [Technical field of invention] This invention relates to a voltage-current converter.

〔発明の技術的背景〕[Technical background of the invention]

第1図は従来の電圧電流変換器であシ、集積回路に組み
込まれるものである。この変換器は、トランジスタQ1
〜Q4、定電流源11.12゜13、抵抗R1,R2、
R3、R3により構成されている。
FIG. 1 shows a conventional voltage-to-current converter, which is incorporated into an integrated circuit. This converter consists of transistor Q1
~Q4, constant current source 11.12°13, resistors R1, R2,
It is composed of R3 and R3.

トランジスタQ1のベースには、入力電圧Vinが力え
られる。トランジスタQ2のベースには基準電圧Vre
fが与えられる。電流源11゜12.13にはそれぞれ
電流+1.il+i2が流れるように設定されている。
An input voltage Vin is applied to the base of the transistor Q1. A reference voltage Vre is applied to the base of the transistor Q2.
f is given. Current sources 11, 12, and 13 each have a current of +1. il+i2 is set to flow.

この回路において、トランジスタQl 、Q2は常にオ
ン状態であるから、トランジスタQ3゜Q4のベース電
位はそれぞれVin−Vj 、 Vref−Vjとなる
。入力電圧Vinは、電流に変換されるのであるが、そ
の変換電流は、トランジスタQ3のコレクタにあられれ
、この電流(Iout )を必要とする次段回路14に
入力される。
In this circuit, since the transistors Ql and Q2 are always on, the base potentials of the transistors Q3 and Q4 become Vin-Vj and Vref-Vj, respectively. The input voltage Vin is converted into a current, and the converted current is applied to the collector of the transistor Q3 and input to the next stage circuit 14 which requires this current (Iout).

ここで、電流Ioutは、次のような条件のとき、それ
ぞれ異ったr直となる。
Here, the current Iout has different r values under the following conditions.

(1) Vin≦Vref −2R3X i2のときI
out=O・・・■ (2) Vref−2R3Xi2(Vin(Vref+
2R3Xi2のとき、 (,3) Vref + 2R3X i2≦vinのと
き Iout == 2 X i2 ・・・■上記の結
果ヲマとめて特性図にしたものが第2図であり、入力電
圧Vinに対する出力電流Ioutを示している。
(1) When Vin≦Vref −2R3X i2, I
out=O...■ (2) Vref-2R3Xi2(Vin(Vref+
When 2R3Xi2, (,3) Vref + 2R3X When i2≦vin, Iout == 2 It shows Iout.

第1図の回路において、出力電流Ioutを必要とする
次段回路14は、トランジスタQ3のコレクタに接続さ
れる。このだめ、次段回路14としそは、低電圧化回路
全使用できない。
In the circuit of FIG. 1, the next stage circuit 14 which requires an output current Iout is connected to the collector of transistor Q3. Unfortunately, the next-stage circuit 14 and its lower voltage circuits cannot all be used.

そこで、低電圧化するために、第3図に示すように、ト
ランジスタQ5 、Q6 、Q7 、Q8、抵抗R4〜
R7で構成されるカレントミラー回路を付加すると、低
電圧化が可能である。しかしこの場合の電流は、第2図
で示した特性を得るのであるから、トランジスタQ3の
コレクタの電流が伝達されることになる。しかし、■(
R3は抵抗匝ヲもあられすものとする)で決定される感
度(第2図の特性線の傾き)が小さい時、入力電圧Vi
nff:大きくしていくと、トランジスタQ3のベース
電圧も大きくなる。−1,だトランジスタQ3のコレク
タ電流も大きくなるためトランジスタQ5のベース電圧
は低くなる。
Therefore, in order to lower the voltage, transistors Q5, Q6, Q7, Q8 and resistors R4 to
By adding a current mirror circuit composed of R7, it is possible to lower the voltage. However, since the current in this case has the characteristics shown in FIG. 2, the current at the collector of transistor Q3 is transmitted. However, ■(
When the sensitivity (slope of the characteristic line in Fig. 2) determined by R3 is small, the input voltage Vi
As nff: increases, the base voltage of transistor Q3 also increases. -1, the collector current of transistor Q3 also increases, so the base voltage of transistor Q5 decreases.

そのため、トランジスタQ3のベース電圧とトランジス
タQ5のベース電圧との差が小さくなシ、低電圧化する
と、ダイナミックレンジを広くとれないという欠点が生
じる。
Therefore, if the difference between the base voltage of the transistor Q3 and the base voltage of the transistor Q5 is small and the voltage is lowered, a drawback arises in that a wide dynamic range cannot be achieved.

そこで、低電圧化してもダイナミックレンジを広くとれ
る電圧電流変換器として第4図に示すものが考えられる
。第4図の変換器は、比較回路部にpnp トランジス
タQ9 、QI O’に用いている。第1図、第3図の
回路に対応する部2分には、同一符号を付して説明は省
略する。この変換器の場合、出力電流は、トランジスタ
QIOのコレクタにあられれ、トランジスタQll。
Therefore, a voltage-current converter shown in FIG. 4 can be considered as a voltage-current converter that can widen the dynamic range even when the voltage is lowered. The converter shown in FIG. 4 uses pnp transistors Q9 and QIO' in the comparator circuit section. Two portions corresponding to the circuits in FIGS. 1 and 3 are given the same reference numerals and their explanations will be omitted. For this converter, the output current is applied to the collector of transistor QIO and to the collector of transistor Qll.

QI2、抵抗R11、R12によるカレントミラー回路
を介して次段回路14に流れ込む。この回路は、トラン
ジスタQIOのベース電位が一定に保持されるため、入
力電圧Vin’に大きくしていっても、トランジスタQ
IOのベース電圧と、トランジスタQllのベース電圧
の差、すなわちダイナミックレンジを広くとることがで
きる。ここで出力電流Iout f計算すると、■式か
らとなる。電流源12がVcc−nVjに依存している
と、■式より出力電流IoutもVcc −nVjに依
存する。このため、この回路によると、温度が変化する
と安定した出力電流Ioutが得られないという問題が
ある。
The current flows into the next stage circuit 14 via a current mirror circuit including QI2 and resistors R11 and R12. In this circuit, the base potential of transistor QIO is held constant, so even if the input voltage Vin' is increased,
The difference between the base voltage of IO and the base voltage of transistor Qll, that is, the dynamic range can be widened. Here, when the output current Iout f is calculated, it is obtained from equation (2). If the current source 12 depends on Vcc-nVj, the output current Iout also depends on Vcc-nVj from equation (2). Therefore, this circuit has a problem in that a stable output current Iout cannot be obtained when the temperature changes.

〔発明の目的〕[Purpose of the invention]

この発明は上記の事情に鑑みてなされたもので、低電圧
化に良好であシ、広いダイナミックレンジを有しかつ温
度変化に対しても安定した出力電流を得る電圧電流変換
器を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a voltage-current converter that is suitable for reducing voltage, has a wide dynamic range, and obtains a stable output current even with temperature changes. With the goal.

〔発明の概要〕[Summary of the invention]

この発明では、上記目的を達成するだめに、第1、第2
のトランジスタによシ差動増幅器を形成し、この差動増
幅器に電流を供給するだめの第3のトランジスタが第4
のトランジスタとともにカレントミラー回路を構成する
ようにし、第4のトランジスタのコレクタ側の電位と一
定の関係にある電位が前記第2のトラン・ゾスタのペー
スに基準電圧として与えられ、前記第1のトランジスタ
のペースに入力電圧を与えるものである。
In this invention, in order to achieve the above object, first and second
A third transistor is used to supply current to the differential amplifier, and a fourth transistor is used to supply current to the differential amplifier.
A current mirror circuit is configured together with the transistor, and a potential having a constant relationship with the potential on the collector side of the fourth transistor is applied as a reference voltage to the pace of the second transistor; It gives input voltage to the pace of.

〔発明の実施例〕[Embodiments of the invention]

以下この発明の実施例を図面を参照して敗明する。 Embodiments of the present invention will be explained below with reference to the drawings.

第5図において、トランジスタQ20 、Q2]は対称
的に構成され、各々のコレクタは電源端子21に接続さ
れ、エミッタはそれぞれ抵抗・R20、R21’Th介
して接地端子22に接続される。トランジスタQ20の
ペースには入力電圧Vinカ4見られ、トランジスタQ
21のベースニは基準電圧Vrefが与えられる。
In FIG. 5, transistors Q20, Q2] are constructed symmetrically, each having a collector connected to a power supply terminal 21, and an emitter connected to a ground terminal 22 via resistors R20 and R21'Th, respectively. The input voltage Vin 4 is seen in the pace of transistor Q20, and the transistor Q
The reference voltage Vref is applied to the base 2 of 21.

トランジスタQ20 、Q21のエミッタには、それ。That is the emitter of transistors Q20 and Q21.

それpnp トランジスタQ22 、Q23のぺ一ヌが
接続される。このトランジスタQ22.Q23のエミッ
タは、それぞれ抵抗R25’、R26を介してトランジ
スタQ24のコレクタに接続される。
The pnp transistors Q22 and Q23 are connected to each other. This transistor Q22. The emitter of Q23 is connected to the collector of transistor Q24 via resistors R25' and R26, respectively.

このトランジスタQ24のエミッタは、抵抗R24を介
して電源端子2ノに接続され、ベースは、このトランジ
スタQ24とカレントミラー構成をなすトランジスタQ
25のベース及びコレクタに接続される。
The emitter of this transistor Q24 is connected to the power supply terminal 2 via a resistor R24, and the base is connected to the transistor Q24 which forms a current mirror configuration with this transistor Q24.
25 base and collector.

トランジスタQ25のエミッタは、抵抗R22を介して
電源端子2ノに接続され、コレクタは、トランジスタQ
21のペースに接続されるとともに、抵抗R2,J−介
して接地端子22に接続される。
The emitter of transistor Q25 is connected to power supply terminal 2 through resistor R22, and the collector is connected to power supply terminal 2 through resistor R22.
21 and to the ground terminal 22 via resistors R2 and J-.

次に、トランジスタQ23のコレクタには、トランジス
タQ26のコレクタが接続される。このトランジスタQ
26は、トランジスタQ27とともにカレントミラー回
路音形成している。即ち、トランジスタQ26のコレク
タペース間は短絡され、エミッタは抵抗R27′f:介
して接地端子22に接続される。そしてトランジスタQ
26のベースにトランジスタQ27のペースが接続され
る。
Next, the collector of transistor Q26 is connected to the collector of transistor Q23. This transistor Q
26 forms a current mirror circuit together with a transistor Q27. That is, the collector and paste of the transistor Q26 are short-circuited, and the emitter is connected to the ground terminal 22 via the resistor R27'f. and transistor Q
The base of transistor Q27 is connected to the base of transistor Q27.

このトランジスタQ27のエミッタは、抵抗R28を介
して接地端子22に接続され、コレクタは、次段回路2
3に接続される。
The emitter of this transistor Q27 is connected to the ground terminal 22 via a resistor R28, and the collector is connected to the next stage circuit 2.
Connected to 3.

この発明の一実施例は上記の如く構成される。One embodiment of the present invention is constructed as described above.

ここで抵抗R20、R21は電流源であっても良い。Here, the resistors R20 and R21 may be current sources.

トランジスタQ25のコレクタ電流125f求。Find collector current 125f of transistor Q25.

めると、 となる。When you put it on, becomes.

ここで抵抗R22、R24の(fWk等しくすると、ト
ランジスタQ24のコレクタ電流t24は、i24−1
25 ・・・■ となシ、抵抗R25、R26を等しくすると、トランジ
スタQ26のコレクタ電流i26は、となる。また、基
準電圧Vrefは、 Vref =i25 ・R23’・・■であるから、出
力電流Ioutは、 ・・・■ となる。
Here, if the resistors R22 and R24 (fWk) are equal, the collector current t24 of the transistor Q24 is i24-1
25...■ If the resistors R25 and R26 are made equal, then the collector current i26 of the transistor Q26 is as follows. Further, since the reference voltage Vref is Vref = i25 .R23'...■, the output current Iout is as follows.

よって、R23=R25とすることによシ、出力電流I
outは1 とf(’f) 、’Vcc−Vjという項を含まなくな
る。したがって、温度が変化しても出力電流Ioutは
安定でちる。
Therefore, by setting R23=R25, the output current I
out no longer includes the terms 1, f('f), and 'Vcc-Vj. Therefore, even if the temperature changes, the output current Iout remains stable.

第6図はこの発明の他の実施例である。第5図の構成に
対応する部分は、同一符号を付して説明は省略するが、
この回路では、トランジスタQ25のベースコレクタに
トラン・クヌタQ31のエミッタベースを接続し、トラ
ンジスタQ24Q25 、Q31によってカレントミラ
ー回路”fc #41成している。トランジスタQ25
のコレクタは、抵抗R31e介してトランジスタQ21
のペースに接続される。このように構成することによっ
て、トランジスタQ24 、Q25のベース電流力よ更
に安定になるように補償される。他の動作は、第5図に
示した回路と同じである。
FIG. 6 shows another embodiment of the invention. Parts corresponding to the configuration in FIG. 5 are given the same reference numerals and explanations are omitted, but
In this circuit, the emitter base of a transistor Q31 is connected to the base collector of a transistor Q25, and a current mirror circuit "fc #41" is formed by transistors Q24Q25 and Q31.Transistor Q25
The collector of is connected to the transistor Q21 via the resistor R31e.
Connected to the pace of. With this configuration, the base currents of transistors Q24 and Q25 are compensated to be more stable. Other operations are the same as the circuit shown in FIG.

第7図はこの発明の更に他の実施例である。FIG. 7 shows yet another embodiment of the invention.

この実施例の場合、トランジスタQ22 、Q23の各
エミッタにそれぞれトラン・ゾスタQ32.Q33のコ
レクタを接続し、かつこの間を抵抗R34によって接続
している。トランジスタQ32 、 Q33のエミッタ
は、それぞれ抵抗R32P、R33を介〜して電源端子
21に接続される。またトランジスタQ32.Q33.
Q25のペースは共通接続される。その他の構成は、第
6図に示した回路と同じであるから同一符号を付して説
明は省略する。
In this embodiment, transistors Q32 . The collector of Q33 is connected, and the resistor R34 is connected between them. The emitters of transistors Q32 and Q33 are connected to power supply terminal 21 via resistors R32P and R33, respectively. Also, transistor Q32. Q33.
Q25 paces are commonly connected. The rest of the configuration is the same as the circuit shown in FIG. 6, so the same reference numerals are given and the explanation will be omitted.

この回路の場合、抵抗R22,R32,R33の値を等
しく (R22=R32=R33)すると、出方電流I
outは、 トする。但し、125はトランジスタ。25のコレクタ
電流であシ、抵抗R27とR28は等しいものとする。
In this circuit, if the values of resistors R22, R32, and R33 are made equal (R22=R32=R33), the output current I
out is to. However, 125 is a transistor. It is assumed that the collector current is 25 and the resistors R27 and R28 are equal.

よって、抵抗R23とR34′f:等しくすると、出力
電流は温度依存性を持たない。
Therefore, when the resistors R23 and R34'f are made equal, the output current has no temperature dependence.

この発明は上記実施例に限定されるものではない。差動
増幅器を構成するトランジスタの極性は、上記実施例と
は逆極性のものでもよい。
This invention is not limited to the above embodiments. The polarity of the transistors constituting the differential amplifier may be opposite to that of the above embodiment.

即ち、第8図に示すように、トランジスタ。35゜Q3
6はnpn )ラッジスタであシ、エミッタ抵抗R35
、R,36を有する。トランジスタQ37は、トランジ
スタQ35 、Q36で構成される差動増幅器に電流を
供給するものである。そして、このトランジスタQ37
は、トランジスタQ38とともにカレントミラー回路を
形成している。トランジスタQ37 、Q38のエミッ
タは、それぞれ抵抗R37、R38’e介して接地端子
22に接続される。
That is, as shown in FIG. 8, a transistor. 35°Q3
6 is npn) radial resistor, emitter resistor R35
, R,36. Transistor Q37 supplies current to a differential amplifier composed of transistors Q35 and Q36. And this transistor Q37
forms a current mirror circuit together with transistor Q38. The emitters of transistors Q37 and Q38 are connected to ground terminal 22 via resistors R37 and R38'e, respectively.

〔発明の効果〕〔Effect of the invention〕

上記したようにこの発明によると、低電圧化に向き、広
いダイナミックレンジを有し、とくに温度変化に対して
も、基準電圧発生部と、比較回路(差動増幅器)の電流
供給トランジスタとがカレントミラー関係となることに
よって出力電流に対して電流供給トランジスタに流れる
電流が関係しなくなシ、出力電流が温度変化に影響され
ないようにした電圧電流変換器を提供できる。
As described above, according to the present invention, it is suitable for lower voltages, has a wide dynamic range, and is particularly resistant to temperature changes because the reference voltage generator and the current supply transistor of the comparator circuit (differential amplifier) Due to the mirror relationship, the current flowing through the current supply transistor is independent of the output current, and it is possible to provide a voltage-current converter in which the output current is not affected by temperature changes.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の電圧電流変換器を示す回路図、第2図は
電圧電流変換特性を示す図、第3図、第4図はそれぞれ
従来考えられる電圧電流変換器を示す回路図、第5図は
この発明の一実施例を示す回路図、第6図、第7図、第
8図はそれぞれ他の実施例を示す回路図である。 Q、20〜Q2.8 、Q31 、 Q3.2 、 Q
33・・・トランジスタ、R20〜R28・・・抵抗、
23・・・次段回路。
Figure 1 is a circuit diagram showing a conventional voltage-current converter, Figure 2 is a diagram showing voltage-current conversion characteristics, Figures 3 and 4 are circuit diagrams showing conventional voltage-current converters, and Figure 5 is a circuit diagram showing a conventional voltage-current converter. The figure is a circuit diagram showing one embodiment of the present invention, and FIGS. 6, 7, and 8 are circuit diagrams showing other embodiments, respectively. Q, 20~Q2.8, Q31, Q3.2, Q
33...Transistor, R20-R28...Resistor,
23...Next stage circuit.

Claims (1)

【特許請求の範囲】[Claims] それぞれエミッタ抵抗を備えた第1、第2のトランジス
タで形成される差動増幅器と、この差動増幅器に電流を
供給する第3のトランジスタと、この第3のトランジス
タとともにカレントミラー回路を形成する第4のトラン
ジスタと、前記第1のトランジスタのベースに入力端子
を与える手段と、前記第2のトランジスタのベースに前
記第4のトランジスタのコレクタ電位と一定の電位差を
もって基準電圧を与える手段とを具備し、前記第1若し
くは第2のトランジスタのコレクタから電流をとシだす
ようにしたこと全特徴とする電圧電流変換器。
A differential amplifier formed by first and second transistors each having an emitter resistor, a third transistor that supplies current to this differential amplifier, and a third transistor that forms a current mirror circuit together with this third transistor. 4 transistor, means for applying an input terminal to the base of the first transistor, and means for applying a reference voltage to the base of the second transistor with a constant potential difference from the collector potential of the fourth transistor. A voltage-current converter, characterized in that a current is drawn out from the collector of the first or second transistor.
JP58132620A 1983-07-20 1983-07-20 Voltage-current convertor Pending JPS6024712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58132620A JPS6024712A (en) 1983-07-20 1983-07-20 Voltage-current convertor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58132620A JPS6024712A (en) 1983-07-20 1983-07-20 Voltage-current convertor

Publications (1)

Publication Number Publication Date
JPS6024712A true JPS6024712A (en) 1985-02-07

Family

ID=15085581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58132620A Pending JPS6024712A (en) 1983-07-20 1983-07-20 Voltage-current convertor

Country Status (1)

Country Link
JP (1) JPS6024712A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448583A (en) * 1989-08-28 1995-09-05 Fujitsu Limited Apparatus and method using analog viterbi decoding techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448583A (en) * 1989-08-28 1995-09-05 Fujitsu Limited Apparatus and method using analog viterbi decoding techniques

Similar Documents

Publication Publication Date Title
US5081378A (en) Logarithmic amplifier
US4445054A (en) Full-wave rectifying circuit
US6054897A (en) Differential amplifier constituted of bipolar transistors
JP3157746B2 (en) Constant current circuit
JP2753422B2 (en) Full-wave rectifier circuit
JPS6024712A (en) Voltage-current convertor
US5155429A (en) Threshold voltage generating circuit
US4370608A (en) Integrable conversion circuit for converting input voltage to output current or voltage
JP3643389B2 (en) Constant voltage circuit
JP2665840B2 (en) Voltage-current converter
JP4077242B2 (en) Constant voltage constant current control circuit
JPS6252486B2 (en)
JP3421430B2 (en) Voltage stabilization circuit
US5014019A (en) Amplifier circuit operable at low power source voltage
JP3226105B2 (en) Arithmetic rectifier circuit
JP3052819B2 (en) Voltage-current converter
JP2853485B2 (en) Voltage-current converter
JPH06112737A (en) Through rate increasing circuit
SU987796A2 (en) Differential amplifier
JPH0326435B2 (en)
JP2000261260A (en) Voltage/current conversion circuit
JPH0151207B2 (en)
JP3161929B2 (en) Voltage conversion circuit
JPH07336161A (en) Differential amplifier
JPS5986318A (en) Signal amplifier circuit