JPS6024592A - Sound source selection circuit and use thereof - Google Patents

Sound source selection circuit and use thereof

Info

Publication number
JPS6024592A
JPS6024592A JP58133347A JP13334783A JPS6024592A JP S6024592 A JPS6024592 A JP S6024592A JP 58133347 A JP58133347 A JP 58133347A JP 13334783 A JP13334783 A JP 13334783A JP S6024592 A JPS6024592 A JP S6024592A
Authority
JP
Japan
Prior art keywords
sound source
cell
transistor
source signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58133347A
Other languages
Japanese (ja)
Inventor
内田 隆政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP58133347A priority Critical patent/JPS6024592A/en
Publication of JPS6024592A publication Critical patent/JPS6024592A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、電子オルガンシステム等罠使用される音源番
号選択回路とその使用方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a tone source number selection circuit used in electronic organ systems and the like, and a method of using the same.

〔従来技術〕[Prior art]

従来、電子オルガンシステム等においては、MOSト:
7ンジスタを3個用いてセルを構成し、このセルを複数
個並列に接続して構成される音源!選択回路が用いられ
る。
Conventionally, in electronic organ systems, etc., MOS:
A sound source that consists of a cell using three 7-channel transistors, and multiple cells connected in parallel! A selection circuit is used.

第1図は従来の音源n選択回路の一つのセルの一例の回
路図である。
FIG. 1 is a circuit diagram of one example of a cell of a conventional sound source n selection circuit.

このセルは、第1.第2.第3のトランジスタT、e 
Ta + Tsのを用い、第1トランジスタTtのソー
スは接地されドレインには第2及び第3トラン ゛ジス
タ’l、Tsのソースが接続され、第2トランジスタT
2のドレインは第1の出力線1に、第3トランジスタT
sのドレインは第2の出力線2に接続されて構成される
。このセルは、第1トランジスタT1のグー、トに制御
信号SCを入力し、第2及び第3トランジスタT2. 
T、のゲートにはそれぞれ第1゜第2の音源信号S、 
、 S、を入力して使用する。電子オルガン等に使用す
るときは第1の音源信号S!と第2の音源信号S2の周
波数の差が完全五度あるいは長三度及び短三度となるよ
うな音源信号を入力する。
This cell is the first cell. Second. Third transistor T, e
Using Ta + Ts, the source of the first transistor Tt is grounded, the drain is connected to the sources of the second and third transistors Ts, and the second transistor Tt is grounded.
2 is connected to the first output line 1, and the drain of the third transistor T
The drain of s is connected to the second output line 2. This cell inputs a control signal SC to the gates of the first transistor T1, and the control signal SC to the gates of the second and third transistors T2.
At the gates of T, the first and second sound source signals S,
, S, and use it. When using an electronic organ etc., the first sound source signal S! A sound source signal is input in which the frequency difference between the first sound source signal S2 and the second sound source signal S2 is a perfect fifth, or a major third and a minor third.

音源n選択回路は、1オクターブ、即ち12音を選択す
るため、上記のセルを12セル並列に接続し、第1及び
第2の出力線1.2の各々に負荷抵抗をつけて出力端と
する。
In order to select one octave, that is, 12 tones, the sound source n selection circuit connects 12 of the above cells in parallel, attaches a load resistor to each of the first and second output lines 1.2, and connects them to the output end. do.

このように構成されている音源イ考週択回路の12のセ
ル内の一つのセルの制御入力を選択すると、出力として
はそのセルの42トランジスタのゲートに加わる音源信
号が各々ノーマル系出力、クイント系出力として、それ
ぞれ出力線1,2に現われる。仮に、1つのセルの第2
トランジスタT!のゲートに入力される音源信号S、を
G音、第3トランジスタT、のゲートに入力される音源
信号S、をG音とすると、出力としてG音、G音が得ら
れる。
When the control input of one of the 12 cells of the sound source selection circuit configured in this way is selected, the sound source signal applied to the gates of the 42 transistors of that cell is output as a normal system output and a quint, respectively. They appear on output lines 1 and 2 as system outputs, respectively. If the second cell of one cell
Transistor T! When the sound source signal S input to the gate of the third transistor T is a G sound, and the sound source signal S input to the gate of the third transistor T is a G sound, a G sound and a G sound are obtained as outputs.

このように、従来の音源n選択回路は12のセルを用い
て、各セルの第2.第3トランジスタのゲートにそれぞ
れ音源信号を入れていたから、音源信号入力線として2
4本必要となシ、入力線のために半導体チップの所要面
積が大きくなるという欠点があった。
Thus, the conventional sound source n selection circuit uses 12 cells, with the second . Since the sound source signal was input to the gate of the third transistor, the second transistor was used as the sound source signal input line.
Four input lines are required, and the required area of the semiconductor chip increases due to the input lines.

〔発明の目的〕[Purpose of the invention]

本発明は上記欠点を除去し、音源信号入力線数を減らし
、半導体チップに組込んだとき半導体チップの所要面積
を小さくできる音源選択回路とその使用方法ft提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a sound source selection circuit and a method of using the same that can eliminate the above-mentioned drawbacks, reduce the number of sound source signal input lines, and reduce the required area of a semiconductor chip when incorporated into a semiconductor chip.

〔発明の構成〕[Structure of the invention]

本発明の音源イキ選択回路は、ソースが接地されゲート
に制御信号が入力される第1トランジスタと、ソースか
前記第1トランジスタのドレインに接続されドレインが
第1の出力線に接続される第2トランジスタと、ソース
が前記第1トランジスタのドレインに接続されドレイン
が第2の出力線に接続される第3トランジスタとを一つ
のセルとし、前記第1.ELび第2の出力線をそれぞれ
共通にして複数個の前記セルを並列にマルチ接続し、前
記各々のセルの第2トランジスタのゲートとその隣のセ
ルの第3トランジスタのゲートが共通接続されて音源信
号が入力され、前記第1の出力線に第1の抵抗の一端を
接続し前記第2の出力線に第2の抵抗の一端を接続し、
111J記第1及び第2の抵抗のそれぞれの他端を共通
接続して一方の出力端とし、前記第1及び第2の出力線
をそれぞれ他方の出力端とすることにより構成される。
The sound source live selection circuit of the present invention includes a first transistor whose source is grounded and whose gate receives a control signal, and a second transistor whose source is connected to the drain of the first transistor and whose drain is connected to a first output line. A transistor and a third transistor whose source is connected to the drain of the first transistor and whose drain is connected to the second output line are one cell, and the first... A plurality of the cells are multi-connected in parallel with each of the EL and second output lines in common, and the gate of the second transistor of each of the cells and the gate of the third transistor of the adjacent cell are commonly connected. A sound source signal is input, one end of a first resistor is connected to the first output line, and one end of a second resistor is connected to the second output line,
111J The other ends of the first and second resistors are commonly connected to serve as one output terminal, and the first and second output lines are respectively used as the other output terminal.

本発明の音源キキ選択回路の使用方法は、ソースが接地
されゲートに制御信号が入力される第1トランジスタと
、ソースが011記第1トランジスタのドレインに接続
されドレイン第1の出力線に接続される第2トランジス
タと、ソースが前記第1トランジスタのドレインに接続
されドイレンが第2の出力線に接続される第3トランジ
スタと欠一つのセルとし、前記第1及びv、’2の出力
線をそれぞれ共通にして複数個の前記セルを並列にマル
チ接続し、前記各々のセルの第2トランジスタのゲート
とその隣のセルの第3トランジスタのゲートが共通接続
されて音源信号が入力され、前記第1の出力線に第1の
抵抗の一端を接続し前記第2の出力線に第2の抵抗の一
端を接続し、前記第1及び第2の抵抗のそれぞれの他端
を共通接続して一方の出力端とし、前記第1及び第2の
出力線をそれぞれ他方の出力端として構成される音源群
選択信号回路の前記セルの任意のセルに入力される音源
信号とそのセルの隣のセルに入力される音源信号との間
の周波数の差が任意値ではあるが一足の音程差となるよ
うに前記一つのセルとその隣のセルにそれぞれ音源信号
を入力することにより構成される。
A method of using the sound source selection circuit of the present invention includes a first transistor whose source is grounded and a control signal is input to the gate, and a source which is connected to the drain of the first transistor 011 and whose drain is connected to the first output line. a third transistor whose source is connected to the drain of the first transistor and whose drain is connected to the second output line; A plurality of the cells are connected in parallel in common, and the gate of the second transistor of each cell and the gate of the third transistor of the adjacent cell are commonly connected to input a sound source signal, and One end of a first resistor is connected to the first output line, one end of a second resistor is connected to the second output line, and the other ends of each of the first and second resistors are commonly connected. A sound source signal input to any cell of the cells of the sound source group selection signal circuit configured as an output terminal, and the first and second output lines as the other output ends, and a sound source signal input to a cell adjacent to that cell. It is constructed by inputting the sound source signal to the one cell and the cell next to it, respectively, such that the frequency difference between the input sound source signal and the input sound source signal is an arbitrary value, but there is a pitch difference of one foot.

前記音源選択回路を電子オルカンシヌテム勢に使用する
ときは、任意のセルに入力される音源信号とそのセルの
隣のセルに入力される音源信号との間の音程差を完全互
変とするか、あるいは長三度及び短三度とする。
When the sound source selection circuit is used in an electronic orcanine system, the pitch difference between the sound source signal input to any cell and the sound source signal input to the cell next to that cell is made completely tautomorphic; Or a major third and a minor third.

〔実施例の説明〕[Explanation of Examples]

次に、本発明の実施例について図面を用いて説明する。 Next, embodiments of the present invention will be described using the drawings.

第2図は本発明の音源選択回路の第1の実施例の回路図
である。
FIG. 2 is a circuit diagram of a first embodiment of the sound source selection circuit of the present invention.

この実施例は、ノースが接地されゲートに制御信号が入
力される第1トランジスタT1と、ソースが第1トラン
ジスタTIのドレインに接続されドレインに接続されド
レインが第1の出力f111に接続される第2トランジ
スタ1r、と、ソースが第1トシンジスタ′l“、のド
レインに接続されドレインが第2の出力線2の出力I!
i!2に接続される第3トランジスタTsとを一つのセ
ルどし、第1及び第2の出力線1.2をそれぞれ共通に
して12個のセルを並列にマルチ接続し、一つのセルの
第2トランジスタ1°、のゲートと七の隣のセルの第3
トシンジスタT、のゲートが共通接続されて音源信号S
■〜822が入力され、第1の出力#j!1に第1の抵
抗R1の一端をl枕し前記第2の出力線2に第2の抵抗
島の一端を接続し、第1及び第2の抵抗R,、R,のそ
れぞれの他端を共1出嫉続して一方の出力外とし、第1
及び第2の出力線1.2をそれぞれ他方の出力端とし″
c構成される。
This embodiment includes a first transistor T1 whose north end is grounded and a control signal input to its gate, and a first transistor T1 whose source is connected to the drain of the first transistor TI and whose drain is connected to the first output f111. 2 transistor 1r, the source of which is connected to the drain of the first transistor 'l'', and the drain of which is connected to the output I! of the second output line 2;
i! The third transistor Ts connected to the second The gate of transistor 1° and the third of the cell next to seven
The gates of the synchronizers T, are connected in common and the sound source signal S
■~822 is input, and the first output #j! 1, one end of the first resistor R1 is connected to the second output line 2, one end of the second resistor island is connected to the second output line 2, and the other ends of the first and second resistors R, , R, are connected. Both outputs are continuous and one output is outside, and the first
and the second output line 1.2 respectively as the other output end.
c consists of.

次に、この実施例の使用方法について説明する。Next, how to use this embodiment will be explained.

説明の例とし一仁第2図の左端のセルとその隣のセルを
取上ける。
As an example of explanation, let's take the leftmost cell and the cell next to it in Figure 2, Kazuhito.

第1トランジスタ″f、のゲートに制御信号8c を入
力してセルを選択する。このセルの第3トランジスタT
3に第2の音源信号として音源信号SStを入力する。
A control signal 8c is input to the gate of the first transistor "f" to select a cell.The third transistor T of this cell
3, the sound source signal SSt is input as the second sound source signal.

信号11311に対応する出力はIS2抵抗R1の両端
に現われる。このセルの第2トランジスタT!のゲート
と町のセルの第3トランジスタTsのゲー1−とは共通
接続され℃おシ、とのゲートは(4t、 iの音源信号
として音源信号812 ′に人力する。1η−号Stt
に対応する出力は第1の抵抗R8の両端に現われる。音
源イム号SttとSlの周波数の逆は任意値であるが一
定の値であるようにする。すると、二つの出力線1と2
に現われる二つの出力は一足の音程差を有する。
An output corresponding to signal 11311 appears across IS2 resistor R1. The second transistor T! of this cell! The gate of and the gate 1- of the third transistor Ts of the town cell are connected in common, and the gate of (4t, i) is connected to the sound source signal 812' as the sound source signal of (4t, i).
An output corresponding to R8 appears across the first resistor R8. The opposite frequencies of the sound source im signals Stt and Sl are arbitrary values, but are set to constant values. Then, the two output lines 1 and 2
The two outputs that appear have a pitch difference of one foot.

電子オルガンシステムに1吏用する場合、例えば音源信
号Soとし−cC音、音源信号8ttとしてG音を入力
すると、出力線1にはG音、出力線2にはG音が現われ
る。G音とG音とは完全五肛の音程差となる。電子オル
ガンに使用する場合、音源信号を例えば第1表に示すよ
うに選択すると、1オクタ一ブ分が得られる。
When used in an electronic organ system, for example, if the sound source signal So is a -cC sound and the sound source signal 8tt is a G sound, a G sound will appear on the output line 1 and a G sound will appear on the output line 2. There is a perfect pitch difference between the G note and the G note. When used in an electronic organ, if the sound source signal is selected, for example, as shown in Table 1, one octave and one whole can be obtained.

第2図及び第1表に示すように隣合うセルの音程差を完
全互変となるように配置することにより、音源信号81
1〜Bamを入力するための配線数1113本で析むこ
とになる。
As shown in FIG. 2 and Table 1, the sound source signal 81
The analysis will be performed using 1113 wires for inputting 1 to Bam.

第1表 従来は24本必要であつ7℃から配線数を半分近くに減
らす仁とができ、その分だけ半導体チップを小さくする
ことがで龜る。
Table 1 Conventionally, 24 wires were required, but from 7° C. the number of wires can be reduced to nearly half, making it easier to make the semiconductor chip smaller.

第3図は本発明の音源選択回路の第2の実施例の回路図
である。
FIG. 3 is a circuit diagram of a second embodiment of the sound source selection circuit of the present invention.

第1の実施例が隣合うhル間の音程晟が完全五ぎεとす
るのIl’1合が良いよ、うに接続されて1/1だのに
対し、第2の実施例は隣合うセル間の音程差力(長三度
及び短三匿とするのに都合が良V1ように接続したもの
である。従って三つのセルを一組として一つのセルの第
2トランジスタT、のゲートと隣のセルの第3トランジ
スタTtのゲートとを共通接続して同じ音源信号を入力
している。このようにすると、音源信号so I si
s t sts l shoの入力用に各2本の配線を
必要とするから音源信号8t+〜S□を入力するに委す
る配線数は16本となる。
In the first embodiment, the interval between adjacent HLs is 1/1, and the interval between adjacent HLs is 1/1, so that the interval between adjacent HLs is 1/1. They are connected in such a way that it is convenient to create a pitch difference force (major third and minor third) between the cells.Therefore, three cells are considered as a set, and the gate of the second transistor T of one cell and The gate of the third transistor Tt of the adjacent cell is commonly connected to input the same sound source signal.In this way, the sound source signal so I si
Since two wires are required for each input of s t sts l sho, the number of wires used to input the sound source signals 8t+ to S□ is 16.

この数は第1の実施例v13本と比べて3本増すが、従
来024本に比較するとV3でめシ、−←はシ配線数が
大幅に低減でき、半導体グツズを小姑くすることができ
る。しか11!l隣合うセル間のπ程差を長三度及び短
三度にすることができるという効果が得られる。第2の
実施例の動作は第1の実施例と同じである。
This number is 3 more than the 13 wires in the first embodiment, but compared to the conventional 024 wires, the number of wires can be significantly reduced in V3, and the semiconductor goods can be made smaller. . Only 11! An effect can be obtained in that the difference in π degrees between adjacent cells can be made a major third and a minor third. The operation of the second embodiment is the same as the first embodiment.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明によれば、音源信号
入力線数を減らし0、半導体チップに組込んだとき半導
体チップの所要面積を小さくできる音源選択回路とその
筐用方法が得られるのでその効果は大きい。
As described in detail above, according to the present invention, it is possible to obtain a sound source selection circuit and its housing method that can reduce the number of sound source signal input lines and reduce the required area of the semiconductor chip when incorporated into a semiconductor chip. The effect is great.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の音源選択回路の一つのセルの一例の回路
図、第2図は本発明の第、1の実施tlIの回路図、f
Jh3図は本発明の第2の実施例の回路図である。 1.2・・・・・・出力線、3・旧・・共通側、l(1
# iq、・・・・・・抵抗、Sl * 8! # 8
H〜8t!−,”音fAKM、sc・・・・・・制御信
号、T、、TS、T、、’x“t、1° 、T−・・・
・・・トランジスタ。 第1区
FIG. 1 is a circuit diagram of an example of one cell of a conventional sound source selection circuit, and FIG. 2 is a circuit diagram of the first embodiment tlI of the present invention.
Figure Jh3 is a circuit diagram of a second embodiment of the present invention. 1.2...Output line, 3.Old...Common side, l(1
# iq,...Resistance, Sl * 8! #8
H~8t! -,"sound fAKM,sc...control signal,T,,TS,T,,'x"t,1°,T-...
...Transistor. Ward 1

Claims (1)

【特許請求の範囲】 (1) ソースが接地されゲートに制御信号が入力され
る第1トランジスタと、ソースが前記第1トランジスタ
のドレインに接続されドレインが第1の出力線に接続さ
れる第2トランジスタと、ソースが前記第1トランジス
タのドレインに接続されドレインが第2の出力線に接続
される第3トランジスタとを一つのセルとし、前記第1
及び第2の出力線をそれぞれ共通にして複数個の前記セ
ルを並列にマルチ接続し、前記各々のセルの第2トラン
ジスタのゲートとその隣のセルの第3トランジスタのゲ
ートが共通接続されて音源信号が入力され、前記第1の
出力線に第1の抵抗の一端を接続し前記第2の出力線に
第2の抵抗の一端を接続し、前記第1及び第2の抵抗の
それぞれの他端を共通接続して一方の出力端とし、前記
第゛1及び第2の出力線をそれぞれ他方の出力端とする
ことを!f#徴とする音源lf選択回路。 ′(2) ソースが接地されゲートに制御信号が入力さ
れる第1トランジスタと、ソースが前記第1トランジス
タのドレインに接続されドレインが第1の出力線に接続
される第2トランジスタと、ソースが前記第1トランジ
スタのドレインに接続されドレインが第2の出力線に禰
続される第3トランジスタとを一つのセルとし、前記第
1及び第2の出力線をそれぞれ共通にして複数個の前記
セルを並列にマルチ接続し、前記各々のセルの第2トラ
ンジスタのゲートとその隣のセルの第3トランジスタの
ゲートが共通接続されて音源信号が入力され、前記第1
の出力線に第1の抵抗の一端を接続し前記第2の出力線
に第2の抵抗の一端を接続し、前記第1及び第2の抵抗
のそれぞれの他端を共通接続して一方の出力端とし、前
記第1及び第2の出力線をそれぞれ他方の出力端として
構成される音源n選択回路の前記セルの任意のセルに入
力される音源信号とそのセルの隣のセルに入力される音
源信号との間の周波数の差が任意値であるが一定の音程
差となるように前記一つのセルとその隣のセルにそれぞ
れ音源信号を入力することを特徴とする音源聯号1択回
路の使用方法。 (3)任意のセルに入力される音源信号とそのセルの隣
のセルに入力される音源信号との間の音程差が完全五度
である特許請求の範囲第(2)項記載の音源選択回路の
使用方法。 (4)任意のセルに入力される音源信号とその仁ルの隣
のセルに入力される音源信号との間の音程差が長三度と
短三度である特許請求の範囲第(2)項記載の音源選択
回路の使用方法。
[Claims] (1) A first transistor whose source is grounded and whose gate receives a control signal; and a second transistor whose source is connected to the drain of the first transistor and whose drain is connected to the first output line. A transistor and a third transistor whose source is connected to the drain of the first transistor and whose drain is connected to the second output line are one cell, and the first
A plurality of the cells are multi-connected in parallel with the second output line in common, and the gate of the second transistor of each cell and the gate of the third transistor of the adjacent cell are commonly connected to produce a sound source. A signal is input, one end of a first resistor is connected to the first output line, one end of a second resistor is connected to the second output line, and the other end of each of the first and second resistors is connected. The ends are commonly connected to form one output end, and the first and second output lines are respectively used as the other output end! Sound source lf selection circuit with f# characteristic. '(2) A first transistor whose source is grounded and a control signal is input to its gate; a second transistor whose source is connected to the drain of the first transistor and whose drain is connected to the first output line; a third transistor connected to the drain of the first transistor and whose drain is connected to a second output line as one cell, and a plurality of the cells with each of the first and second output lines in common; are connected in parallel, the gate of the second transistor of each of the cells and the gate of the third transistor of the adjacent cell are commonly connected to input the sound source signal, and the first
One end of a first resistor is connected to the output line of the first resistor, one end of a second resistor is connected to the second output line, and the other ends of each of the first and second resistors are connected in common. A sound source signal input to an arbitrary cell of the cells of the sound source n selection circuit configured as an output terminal and the first and second output lines as the other output terminal, and a sound source signal input to a cell adjacent to that cell. The sound source signal is input to each of the cell and the adjacent cell so that the frequency difference between the sound source signal and the sound source signal is an arbitrary value but a constant pitch difference is inputted to the one cell and the adjacent cell. How to use the circuit. (3) Sound source selection according to claim (2), in which the pitch difference between the sound source signal input to any cell and the sound source signal input to the cell adjacent to that cell is a perfect fifth. How to use the circuit. (4) Claim (2) in which the pitch difference between the sound source signal input to any cell and the sound source signal input to the cell next to that cell is a major third and a minor third. How to use the sound source selection circuit described in section.
JP58133347A 1983-07-21 1983-07-21 Sound source selection circuit and use thereof Pending JPS6024592A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58133347A JPS6024592A (en) 1983-07-21 1983-07-21 Sound source selection circuit and use thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58133347A JPS6024592A (en) 1983-07-21 1983-07-21 Sound source selection circuit and use thereof

Publications (1)

Publication Number Publication Date
JPS6024592A true JPS6024592A (en) 1985-02-07

Family

ID=15102593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58133347A Pending JPS6024592A (en) 1983-07-21 1983-07-21 Sound source selection circuit and use thereof

Country Status (1)

Country Link
JP (1) JPS6024592A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02149712A (en) * 1988-11-30 1990-06-08 Tsuchiya Mfg Co Ltd Control method of exhaust particulate processing device
US8209967B2 (en) 2003-11-25 2012-07-03 Emcon Technologies Llc Internal combustion engine exhaust system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02149712A (en) * 1988-11-30 1990-06-08 Tsuchiya Mfg Co Ltd Control method of exhaust particulate processing device
US8209967B2 (en) 2003-11-25 2012-07-03 Emcon Technologies Llc Internal combustion engine exhaust system

Similar Documents

Publication Publication Date Title
JPH0613857A (en) Delay control circuit
JPH04165805A (en) Logarithmic amplifier circuit
JPS6024592A (en) Sound source selection circuit and use thereof
US5926398A (en) Semiconductor device layout method capable of arranging functional cells with data signal lines and control signal lines having a proper length and configuration
DE69616883T2 (en) Arrangement of buffers and transmission lines for supplying logic gates with clock signals
NL8420202A (en) DIGITAL / ANALOGUE INVERTER ARRAY.
JPH09258840A (en) Clock distributing circuit
GB2047057A (en) Artificial reverberation apparatus
US5467030A (en) Circuit for calculating a maximum value
JP2808754B2 (en) Gate array type integrated circuit
JPH01295518A (en) Semiconductor integrated delay circuit
JPS5850356B2 (en) Tatsuchi envelope circuit
JPH06310957A (en) Digital mixer
JP3128661B2 (en) High resolution timing adjustment circuit
JPS6331786B2 (en)
JPH0568021A (en) Parity comparator circuit
JP2911915B2 (en) Wiring design method for integrated circuits
JP3028574B2 (en) Delay analysis device
JPS6031269A (en) Memory module
JPS61258520A (en) Variable delay circuit
JPH026683Y2 (en)
GB1406691A (en) Semiconductor storage device
EP0048821A1 (en) Binary MOS-ripple-carry full adder
JPH07162305A (en) Analog signal delay circuit and acoustic device using the circuit
JPH03209694A (en) Semiconductor memory device