JPS60245030A - Disk controller - Google Patents

Disk controller

Info

Publication number
JPS60245030A
JPS60245030A JP10066584A JP10066584A JPS60245030A JP S60245030 A JPS60245030 A JP S60245030A JP 10066584 A JP10066584 A JP 10066584A JP 10066584 A JP10066584 A JP 10066584A JP S60245030 A JPS60245030 A JP S60245030A
Authority
JP
Japan
Prior art keywords
disk
control
processor
circuit
control processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10066584A
Other languages
Japanese (ja)
Inventor
Kazunari Kobayashi
一成 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10066584A priority Critical patent/JPS60245030A/en
Publication of JPS60245030A publication Critical patent/JPS60245030A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the frequency of interruption of a control processor accompanying read/write control to half and to improve the performance of the device by providing a timer circuit when plural disk devices are controlled by one control processor. CONSTITUTION:The control processor 3 starts the seeking operation of a disk device 6 through a seek starting circuit 4 and a disk interface circuit 5 with a data read or write instruction sent from a host processor 2 to the disk device 6. Then, the processor 3 calculates a rotation wait time from the calculation result of the rotation position when the device 6 finishes the seeking operation, and sets the sum of the seek end time of the device 6 in the timer circuit 12. The circuit 12 outputs a signal to the processor 3 through an interruption control circuit 9 the set time later so as to initiate an interruption, and the processor 3 starts the device 6. Consequently, the frequency of interruption to the control processor accompanying read/write control is reduced to half and the device performance is improved.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、電子計算機用の周辺装置として用いられる
ディスク装置を制御するディスク制御装置に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a disk control device that controls a disk device used as a peripheral device for an electronic computer.

〔従来技術〕[Prior art]

従来、この種のディスク制御装置としては、第1図に示
されるような構成のものがあった。この第7図において
、(1)はディスク制御装置、(コ)はディスク制御装
置(1)へ読み出し又は書き込みの命令を与えるホスト
プロセッサ、(3)はホストプロセッサ(コ)から命令
を受け取りディスク制御装置(1)内の各種の回路へ指
令を与える制御プロセッサ、(りはディスクインターフ
ェース回路(よ)を通してディスク装置(6)にシーク
起動を与えるシーク起動回路、(7)はディスク装置(
6)のシーク完了をディスクインターフェース回路(j
)を通して検知するシーク終了検知回路、CI)は制御
プ四セッサ(3)から与えられたセクタ情報とディスク
装置(6)からディスクインターフェース回路(5)を
通して得られたセクタ情報とが一致すると信号を発生す
る目的セクタ一致検出回路、C9)はシーク終了検知回
路(り)と目的セクタ一致検出回路し)とから発生する
それぞれの信号を制御プ四セッサ(、?)に対する割込
入力信号として出力する割込制御回路、そして、(10
)はディスク装置(6)へのデータの書き込みまたは読
み出しのためのリード/ライト制御回路である。
Conventionally, this type of disk control device has had a configuration as shown in FIG. In FIG. 7, (1) is a disk control device, (co) is a host processor that gives read or write commands to the disk control device (1), and (3) is a disk controller that receives instructions from the host processor (co). A control processor that issues commands to various circuits in the device (1), a seek startup circuit that gives seek startup to the disk device (6) through the disk interface circuit (7),
6) The disk interface circuit (j
), the seek end detection circuit (CI) detects when the sector information given from the control processor (3) matches the sector information obtained from the disk device (6) through the disk interface circuit (5). The generated target sector coincidence detection circuit (C9) outputs the respective signals generated from the seek end detection circuit (ri) and the target sector coincidence detection circuit (C9) as interrupt input signals to the control processor (,?). an interrupt control circuit, and (10
) is a read/write control circuit for writing or reading data to or from the disk device (6).

次に、この第1図に示されている従来装置の動作につい
て説明する。まず、ホストプロセッサ(コ)は、例えば
4Mディスク装置(6)へのデータの読み出し又は書き
込み命令を制御プロセッサ(3)に与よる。制御プロセ
ッサ(3)は、これを受けて、シーク起動回路(りおよ
びディスク・インターフェース回路(3)を通して、4
Mディスク装置(6)に対してシーク起動をかける。そ
の後、制御プロセッサ(3)は、前記/j6Mディスク
装置以外のディスク装置(6)に対する処理受付可能状
態になる。このA6Mディスク装置(6)は、シーク処
理が終了すると終了信号を出す。この信号はディスク・
インター 7 :I−4ス回路(j)を通してシーク終
了検知回路・(り)によって検知され、割込制御回路(
9)を通して制御プロセッサ(3)に割込(終了割込)
がかかる。その結果、制御プロセッサ(3)は目的セク
タ一致検出回路<g>に対して目的セクタを与え、厘M
ディスク装置(6)の回転位置が当該セクタに到達する
と割込(一致割込)が発生する様に起動をかける。この
一致割込が発生するまで、制御プロセッサ(3ンは、前
記4Mディスク装置以外のディスク装置(6)に対する
処理受付可能状態になる。
Next, the operation of the conventional device shown in FIG. 1 will be explained. First, the host processor (2) issues a command to read or write data to, for example, the 4M disk device (6) to the control processor (3). In response to this, the control processor (3) sends the 4
A seek start is performed on the M disk device (6). Thereafter, the control processor (3) becomes ready to accept processing for disk devices (6) other than the /j6M disk device. This A6M disk device (6) issues an end signal when the seek process is completed. This signal is
Inter 7: Detected by the seek completion detection circuit (ri) through the I-4 bus circuit (j), and the interrupt control circuit (
9) to the control processor (3) (end interrupt)
It takes. As a result, the control processor (3) provides the target sector to the target sector coincidence detection circuit <g>, and
When the rotational position of the disk device (6) reaches the relevant sector, activation is performed so that an interrupt (coincidence interrupt) occurs. Until this coincidence interrupt occurs, the control processor (3) is in a state where it can accept processing for disk devices (6) other than the 4M disk device.

この一致割込は、目的セクタ一致検出回路(ff)から
割込制御回路(テンを通して制御プロセッサ(3)に対
してかけられ、その結果、制御プロセッサ(3)はり−
ド/ライト制御回路(lO)を通して4Mディスク装置
(6)に対して書き込み又は読み出し起動をかけること
になる。
This coincidence interrupt is applied from the target sector coincidence detection circuit (ff) to the control processor (3) through the interrupt control circuit (Ten), and as a result, the control processor (3)
A write or read start is applied to the 4M disk device (6) through the read/write control circuit (lO).

従来のディスク制御装置は上記のような構成・動作のも
とであるために、制御プロセッサは1回の読み書き制御
のために種類が異なる一回の割込を処理することが必要
となり、その処理系統が複雑化するとともに、割込処理
に必要な時間が長くなるものである。このため、制御プ
ロセッサにとっては、現在処理中のものとは別異のディ
スク装置に対する処理受付時間が短かくされることにな
り、結果的にディスク制御装置の性能が低下するとい5
欠点があった。
Since conventional disk control devices have the above-mentioned configuration and operation, the control processor is required to process one interrupt of different types for one read/write control. This increases the complexity of the system and the time required for interrupt processing. Therefore, for the control processor, the processing acceptance time for a disk device other than the one currently being processed is shortened, resulting in a decrease in the performance of the disk control device.
There were drawbacks.

〔発明の概要〕[Summary of the invention]

この発明は、上記のような従来のものの欠点を除去する
ためになされたものであって、その目的は、タイマ助路
を備えることにより、読み書き制御に伴なう制御プロセ
ッサへの割込回数が半減し、性能の改良されたディスク
制御装置を提供することにある。
This invention was made to eliminate the drawbacks of the conventional ones as described above, and its purpose is to reduce the number of interrupts to the control processor due to read/write control by providing a timer assist path. The object of the present invention is to provide a disk control device whose performance has been reduced by half and whose performance has been improved.

〔発明の実施例〕[Embodiments of the invention]

第2図は、この発明の実施例であるディスク制御装置を
示すブロック構成図であって、第1図に示されている従
来装置と同一部分には同一符号を用いて表示してあり、
その詳細な説明は省略する。
FIG. 2 is a block diagram showing a disk control device according to an embodiment of the present invention, in which the same parts as those of the conventional device shown in FIG. 1 are designated by the same reference numerals.
A detailed explanation thereof will be omitted.

この第1図において、(//)はセクタカウンタ回路で
あって、現在処理中のディスク装置の回転位置をセクタ
の値で示すもの、そして、(lλ)はタイマ回路であっ
て、制御プロセッサ(3)で指定した時間が経過すると
信号を出力するものである。
In FIG. 1, (//) is a sector counter circuit, which indicates the rotational position of the disk device currently being processed by a sector value, and (lλ) is a timer circuit, which is a control processor ( A signal is output when the time specified in 3) has elapsed.

次に、この第2図に示されている実施例の動作について
説明する。まず、ホストプロセッサ(コ)は、制御プロ
セッサ(3)に対して/16Mディスク装置(6)への
データの読み出し又は書き込み命令を与える。制御プロ
セッサ(3)は、これを受けて、シーク起動回路(りお
よびディスク・インターフェース回路(3)を通して4
Mディスク装置(6)に対してシーク起動をかける。そ
の後、制御プロセッサ(3)は、セクタカウンタ回路(
l/)から、4Mディスク装置(6)の現在の回転位置
を読み取り、この/16Mディスク装置(6)がシーク
動作を完了した時の回転位置を算出し、そして、この回
転位置から回転待時間を出し、前記4Mディスク装置t
(4)のシーク完了時間との和の時間をタイマ回路(7
,2)に設定する。そして、このタイマ回路(/コ)は
前記設定された時間が経過すると、割込制御回路(9)
を通して、制御プロセッサ(3)に対して割込をかける
ようにされる。この時点で、前記4Mディスク装置(6
)は読み出し又は書き込み可能な状態にあるため、制御
プ〒セッサ(3)はり一ド/ライト制御回路(io)を
通して/i6Mディスク装置(A) K対して書き込み
または読み出しのための起動をかける。また、制御プロ
セッサ(3)は、タイマ回路(/コ)に対して所定の時
間設定をした後は、割込が発生するまで、現在処理中の
ものとは別異のディスク装置に対する処理受付が可能な
状態になる。
Next, the operation of the embodiment shown in FIG. 2 will be explained. First, the host processor (co) gives a command to the control processor (3) to read or write data to the /16M disk device (6). In response to this, the control processor (3) sends the
A seek start is performed on the M disk device (6). Thereafter, the control processor (3) controls the sector counter circuit (
1/), reads the current rotational position of the 4M disk device (6), calculates the rotational position when this /16M disk device (6) completes the seek operation, and calculates the rotational waiting time from this rotational position. and the 4M disk device t
The sum of the seek completion time in (4) and the timer circuit (7)
, 2). Then, when the set time has elapsed, this timer circuit (/) activates the interrupt control circuit (9).
through which the control processor (3) is interrupted. At this point, the 4M disk device (6
) is in a readable or writable state, the control processor (3) activates the /i6M disk device (A) K for writing or reading through the read/write control circuit (io). In addition, after setting a predetermined time to the timer circuit (/), the control processor (3) does not accept processing for a disk device other than the one currently being processed until an interrupt occurs. become possible.

〔発明の効果〕〔Effect of the invention〕

以上説明された様に、この発明のディスク制御装置によ
れば、複数台のディスク装置を1台の制御プロセッサで
制御する場合に、読み出し又は書き込み制御に伴なう割
込み回数を半減することのできるタイマ回路を備えた構
成としたので、前記制御プロセッサによる処理が簡単に
なり、また、割込による処理時間が短くなるため、ディ
スク制御装置全体としての性能が向上するものである。
As explained above, according to the disk control device of the present invention, when controlling multiple disk devices with one control processor, the number of interrupts associated with read or write control can be halved. Since the configuration includes a timer circuit, the processing by the control processor is simplified, and the processing time due to interrupts is shortened, so that the performance of the disk control device as a whole is improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のディスク制御装置を示すブロック構成
図、第2図は、この発明の実施例を示すブロック構成図
である。 図において、/・・ディスク制御装置、3・・制御プロ
セッサ、り・・割込制御回路、l/・・セクタカウンタ
回路、/コ・・タイマ回路である。 なお、図中、同一符号は、同−又は相当部分を示す。
FIG. 1 is a block diagram showing a conventional disk control device, and FIG. 2 is a block diagram showing an embodiment of the present invention. In the figure, /...disk control device, 3...control processor, ri...interrupt control circuit, l/...sector counter circuit, /co...timer circuit. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 複数のディスク装置に対する各種制御を処理するディス
ク制御装置において、少なくとも制御プロセッサ、セク
タカウンタ回路、タイマ回路を含み、前記セクタカウン
タ回路は指定されたディスク装置の現在の回転位置を読
み取って前記制御プロセッサに送り、前記制御プロセッ
サは前記回転位置に関する情報を基づいて所要の時間を
算出して、この時間を前記タイマ回路に設定し、前記タ
イマ回路は前記設定時間が経過した時に前記制御プロセ
ッサに対して割込みをかけるようにされているディスク
制御装置。
A disk control device that processes various controls for a plurality of disk devices includes at least a control processor, a sector counter circuit, and a timer circuit, and the sector counter circuit reads the current rotational position of a designated disk device and transmits the information to the control processor. the control processor calculates the required time based on the information regarding the rotational position and sets this time in the timer circuit, and the timer circuit interrupts the control processor when the set time elapses. A disk controller that is designed to operate.
JP10066584A 1984-05-21 1984-05-21 Disk controller Pending JPS60245030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10066584A JPS60245030A (en) 1984-05-21 1984-05-21 Disk controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10066584A JPS60245030A (en) 1984-05-21 1984-05-21 Disk controller

Publications (1)

Publication Number Publication Date
JPS60245030A true JPS60245030A (en) 1985-12-04

Family

ID=14280080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10066584A Pending JPS60245030A (en) 1984-05-21 1984-05-21 Disk controller

Country Status (1)

Country Link
JP (1) JPS60245030A (en)

Similar Documents

Publication Publication Date Title
JPS60245030A (en) Disk controller
US5606673A (en) Small computer system interface (SCSI) controller
JP3283928B2 (en) Disk controller
JPH0793056A (en) Method and device for detecting reset signal
JPH02214075A (en) Disk controller
JPS60189053A (en) Data transfer controller
JP2861777B2 (en) Disk device and disk control microcomputer
JPH02304660A (en) Controller
JP3153429B2 (en) Control method for magnetic disk drive
JPH05298200A (en) Input/output control device
JPH0236971B2 (en)
JPH06103212A (en) Information processor
JPS61121127A (en) Interruption control system
JP2555580B2 (en) Storage device control system
JPS61198325A (en) Disc driving device
JPH0670768B2 (en) Power-on control method
JPH03156659A (en) Direct memory access controller
JPH02156472A (en) External memory controller
JPH0226246B2 (en)
JPH01314362A (en) Error processing system
JPH02190922A (en) Input/output controller
JPS60181956A (en) Interface controlling system
JPS62117054A (en) Confirmation system for state of input and output device
JPS61265623A (en) Magnetic disk controller
JPH0312866A (en) Controlling system for start of write/read action