JPS60181956A - Interface controlling system - Google Patents

Interface controlling system

Info

Publication number
JPS60181956A
JPS60181956A JP3787384A JP3787384A JPS60181956A JP S60181956 A JPS60181956 A JP S60181956A JP 3787384 A JP3787384 A JP 3787384A JP 3787384 A JP3787384 A JP 3787384A JP S60181956 A JPS60181956 A JP S60181956A
Authority
JP
Japan
Prior art keywords
signal
level
level device
rank device
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3787384A
Other languages
Japanese (ja)
Inventor
Shuhei Moriyoshi
森吉 修平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3787384A priority Critical patent/JPS60181956A/en
Publication of JPS60181956A publication Critical patent/JPS60181956A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To process preferentially an interruption from a lower rank device by reporting a busy status to a start signal sent from other high rank device until a response is received from a high rank device designated by the interruption concerned. CONSTITUTION:When interrupting information is outputted to a higher rank device 11 from a lower rank device 31, a reception obstructing state is formed against a start signal from other higher rank devices 12, 13 than the higher rank devices concerned. At the same time, an interrupting signal is outputted to the higher rank device 11 concerned for a prescribed time, and in case when a response signal is not received within the prescribed time concerned, said obstructing state is released. Thereafter, a busy status is reported to the optional higher rank device 12 or 13 which has outputted the start signal, and on the other hand, the interruption signal is outputted again for a prescribed time to the higher rank device concerned 11. Accordingly, the interruption from the lower rank device can be executed preferentially against the start from the higher rank device.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、複数の上位装置と下位装置との間に設けられ
、上位装置から下位装置に対づる起動及び下位装置から
上位装置に対する割り込みの制御を行なう制御装置にお
けるインタフェース制御方式に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention is provided between a plurality of higher-level devices and lower-level devices, and is capable of controlling activation from the higher-level device to the lower-level device and control of interrupts from the lower-level device to the higher-level device. This invention relates to an interface control method in a control device that performs.

[技術の背景] 例えば、第1図に示すように、複数の上位装置11.1
2.13と、これら上位装置によってサービスを受1プ
る上位族@31.32.33と、これら上位装置と下位
装置との間のインタフェースを行なうフントロールユニ
ット20(制御装置)とで構成されるシステムにおいて
、上位族[,11(又は12.13)から下位装置31
(又は32.33)に対づる起動及び下位装置31(又
は32.33)から−E位装置11(又は12.13)
に対りる割り込みに関したコントロールユニット20の
インタフェースについては、そのシステム毎に種々の要
求がなされる。
[Technical Background] For example, as shown in FIG.
2.13, a higher-level group @31.32.33 that receives services from these higher-level devices, and a control unit 20 (control device) that provides an interface between these higher-level devices and lower-level devices. In a system where the upper group [, 11 (or 12.13)
(or 32.33) and lower-level device 31 (or 32.33) to -E device 11 (or 12.13)
Regarding the interface of the control unit 20 regarding interrupts, various requirements are made for each system.

「従来技術と問題点」 従来、この種のインタフェース制御方式にあっては、例
えば、下位装置31から上位装置11を指定した割り込
み情報の出力があった場合、コントロールユニット20
は、上位装置11に対して割り込み信号を出力し、当該
上位装置11からの応答を持つ。そして、この上位装置
11からの応答があると、ニー1ントl〕−ルユニット
2()が上位装置11と下位装置31の接続状態を保持
し、下位装置11と下4I7装置31との間で゛ジョブ
が実行される。
"Prior Art and Problems" Conventionally, in this type of interface control system, for example, when the lower-level device 31 outputs interrupt information specifying the higher-level device 11, the control unit 20
outputs an interrupt signal to the host device 11 and receives a response from the host device 11. When there is a response from the higher-level device 11, the knee unit 2() maintains the connection state between the higher-level device 11 and the lower-level device 31, and connects the lower-level device 11 and the lower-level device 31.゛The job is executed.

ここで、下位装置11から上記応答がない場合で、他の
上(r/装盾、例えば上位装置12から下位装置32を
指定して起動信号が出力されると、:1ントロールコニ
ット20は、上位装置11に対する割り込み信号を落し
、下位装置31に刻して割り込み情報を保持りるように
指令した後(下位装置31からの割り込みを中断)に新
たな下位装置32に起動信りを出力し、上位装置12と
下位装置32との接続状態を保持づるようにしている。
Here, if there is no response from the lower device 11 and a start signal is output specifying the lower device 32 from another upper (r/shield), for example, the upper device 12, the control unit 20 will: After dropping the interrupt signal to the higher-level device 11 and instructing the lower-level device 31 to engrave and hold the interrupt information (interrupting the interrupt from the lower-level device 31), a start signal is output to the new lower-level device 32. , the connection state between the higher-level device 12 and the lower-level device 32 is maintained.

即ち、=1ントロールユニット20は、上位装置から下
位装置にに苅りる起動と下位装置から上位装]行に対す
る割り込みについて上記起動を優先したインタフェース
処121t行なっている。
That is, the =1 control unit 20 performs an interface process 121t that gives priority to the above-mentioned activation regarding the activation from the higher-level device to the lower-level device and the interrupt from the lower-level device to the higher-level device.

ところで1上位装置によって下位装置となる、例えば磁
気ディスク装置を制御Jる場合、当該磁気ディスク装置
の起動からリード、ライl−等の各処理を連続して実行
したいという要望がある。ところが、磁気ディスク装買
では、ヘッドが指定位置まで移動Jる(シーク作動)の
に時間がかかるため、一般に、上位装置から磁気ディス
ク装置にシーク命令がなされ/C後は上位装置と磁気デ
ィスク装置との間の接続状fぷが解除され、当該シーク
作動が完了した時点で磁気ディスク装置から当該上位装
置に対して割り込みがかけられるようになっている。そ
の結果、このような磁気ディスク装置を含むシステムに
従来のインタフェース制御方式を適用すると、磁気ディ
スク装置から割り込み情報が出ツノされている間に、他
の上位装置から下位装置に対して起動がかけられると、
当該起動に対する処理が優先され、上記のJ:うな磁気
ディスク装置の処理作動に対づる敷望を満足し得なかっ
た。
By the way, when a first higher-level device controls a lower-level device, such as a magnetic disk device, there is a desire to continuously execute various processes such as read and write operations from startup of the magnetic disk device. However, when installing a magnetic disk, it takes time for the head to move to a specified position (seek operation), so generally a seek command is issued from the host device to the magnetic disk device, and after that, the host device and the magnetic disk device When the connection state between the magnetic disk drive and the host device is released and the seek operation is completed, the magnetic disk device issues an interrupt to the host device. As a result, if the conventional interface control method is applied to a system that includes such a magnetic disk device, it is possible for another higher-level device to start up a lower-level device while the magnetic disk device is outputting interrupt information. When you are
Priority was given to the processing for the start-up, and the above-mentioned expectations regarding the processing operation of the magnetic disk drive could not be satisfied.

[発明のI」的] 本発明は、」上記に鑑みてなされたものであり、複数の
上位装置と下位装置装置どの間に設けられ、上位装置か
ら下位装置に対する起動及び上位装置から上位装置に対
する割り込みの制御を行なうコントロールユニットにお
いて、下位装置から上位装置に対づる割り込み処理を優
先するようなインタフェース制御′j1を方式を提供J
ることを目的としている。
[Objective of the Invention] The present invention has been made in view of the above, and is provided between a plurality of higher-level devices and lower-level devices, and is capable of starting up from a higher-level device to a lower-level device and from a higher-level device to a higher-level device. In a control unit that controls interrupts, provide an interface control method that prioritizes interrupt processing from lower-level devices to higher-level devices.
The purpose is to

し発明の構成] 上記目的を達成するため、本発1!IJは、任意のタイ
ミングで下位装置への起動信号を出力する複数の上位装
置と当該上位装置との間に設けられ、上位装置からの起
動および下位装置からの上位装置に対りる割り込みの制
御を行なう制御装置におりるインタフェース制御方式で
あって、上位装置からある下位装置に対J−る割り込み
情報の出力があった時に、当該上位装U以外の上位装置
からの起動信号に対しτ受(jlり阻止状態に覆ると共
に当該上位装置に対し−(割り込み信号を一定時間出力
し、当該一定時間内に応答信号がない場合に上記阻止状
態を解除してその後起動信号を出力した任意の上位装置
に対してビジースデイタスを報告する一方、当該上位装
置に対して再度一定時間の割り込み信号を出〕iJるよ
うにしたものである。
Structure of the Invention] In order to achieve the above object, the present invention 1! An IJ is provided between a plurality of higher-level devices that output a startup signal to a lower-level device at an arbitrary timing, and controls the startup from the higher-level device and interrupts from the lower-level device to the higher-level device. This is an interface control method for a control device that performs (Any higher-level device that outputs an interrupt signal for a certain period of time, releases the above-mentioned blocking state if there is no response signal within the certain period of time, and then outputs a start signal. While reporting the busy status to the device, it also issues an interrupt signal for a fixed period of time to the host device.

[発明の実施例] 以下、本発明の実施例を図面に基づいて説明する。[Embodiments of the invention] Embodiments of the present invention will be described below based on the drawings.

第2図は本発明に係るインタフェース制御方式を適用し
たシステムの一例を承りブロック図である。同図におい
て、11.12.13は上位装置、31.32.33は
各上位装置11.12.13によってザービスを受【プ
る下位装置、20は上位装置と下位層との間に接続され
、これら上位装置と下位装置との間のインタフェースを
行なう=1ン]〜ロールユニット(制御装置)である。
FIG. 2 is a block diagram of an example of a system to which the interface control method according to the present invention is applied. In the figure, 11.12.13 is a higher-level device, 31.32.33 is a lower-level device that receives services from each higher-level device 11.12.13, and 20 is a device connected between the higher-level device and the lower layer. , a roll unit (control device) that provides an interface between these higher-level devices and lower-level devices.

ここで、コントロールユニツ1−2(+はマイクロブL
1グラム制御を行なう制御部21を有しており、この制
御部21は、下位装置31.32.33から割り込み情
報が出力され/、一時に、指定された上位装置以外の上
位袋[αに対してブロック信号を出力り°るど共に当該
指定された上位装置に対して割り込み信号を出力するよ
うになっており、このブロック信号は、上位装置11に
対してブロック信号■、上位装置12に対してブロック
信号■、上位装置13に対してブロック化り■がそれぞ
れ割り付りられている。そして、各ブロック信号■、■
、■(反転信号)はそれぞれアントゲ−1−G 4、 
G5、G6を制御するようになって、これらのノlンド
ゲートG4 、G5 、G6を介した各上位装置11.
12.13からの起動信号(選択信号)が更にオアゲー
トG7を介して制御部21に入力するようになっている
。また、制御部21は割り込み信号を出力してから一定
時間経過内に上記起動信号の入力が無い場合に、ビジー
信号(Control LJnit Busy )を出
力するようになっており、このビジー信号は、各上位装
置11.12.13からの起動信号によって制御される
アンドグー1〜G1 、(32、G3を介して並列的に
各ビジー報告回路22a 、 22b 、 22cに入
力するようになっている。更に、各ビジー報告回路22
a 122b 、 22cは上記制御部21からのビジ
ー信号に基づいて各上位装置11.12.13に対して
ビジースティタスを報告すると共に、ビジースティタス
の報告完了信号を出力し、この報告完了信号はオアゲー
トG8を介して制御部21に入力するようになって、制
御部21においてビジースティタスの完了を認識できる
ようになつ−Cいる。
Here, control unit 1-2 (+ is microb L
It has a control unit 21 that performs 1-gram control, and this control unit 21 outputs interrupt information from lower-level devices 31, 32, and 33, and simultaneously outputs interrupt information from lower-level devices 31, 32, and 33 to upper-level bags [α When a block signal is output to the host device, an interrupt signal is also output to the designated host device. A block signal (2) is assigned to the host device 13, and a block (2) is assigned to the host device 13, respectively. And each block signal ■,■
, ■ (inverted signal) are Antogame-1-G4, respectively.
G5 and G6, and each host device 11.
The activation signal (selection signal) from 12.13 is further input to the control section 21 via the OR gate G7. In addition, the control unit 21 is configured to output a busy signal (Control LJnit Busy) if the activation signal is not input within a certain period of time after outputting the interrupt signal. It is designed to be input to each busy report circuit 22a, 22b, 22c in parallel via ANDG1 to G1 (32, G3) controlled by a start signal from the host device 11.12.13.Furthermore, Each busy report circuit 22
a 122b and 22c report the busy status to each host device 11, 12, 13 based on the busy signal from the control unit 21, and output a busy status report completion signal, and this report completion signal is sent to the OR gate. Since the signal is input to the control unit 21 via G8, the control unit 21 can recognize the completion of the busy status.

次に、第3図に示す7日−チト−トに従って作動を説明
づる。
Next, the operation will be explained according to the 7-day test shown in FIG.

例えば、下位装置31から上位装置11を指定して割り
込み情報が出力されると、制御部21からブロック信号
■、■が出力され、アントゲ−I−G5及びG6が禁止
状態になる。即ち、この状態で上位装置12及び13か
らの起動信号に対して受付(〕阻止状態となる。そして
、制御部21の内部タイン(カウンタ)が′0″にレツ
1〜されると共に上位装置11に対して割り込み信号が
出力され、起動信号(選択信号)の人力を確認しながら
当該タイマが順次インクリメン1〜していく。
For example, when the lower-level device 31 specifies the higher-level device 11 and outputs interrupt information, the control section 21 outputs the block signals ``■'' and ``■'', and the anime games I-G5 and G6 become inhibited. That is, in this state, the activation signals from the host devices 12 and 13 are accepted (blocked). Then, the internal counter of the control unit 21 is reset to '0'' and the host device 11 An interrupt signal is output to the timer, and the timer sequentially increments from 1 while checking the activation signal (selection signal).

この時、制御部21に選択信号が入力Jると、アンドグ
ー1−G5、G6がブロック信号■、■によっ−(禁止
状態となっていることから、制御部21は当該選択信号
を割り込み信号に対]る上位装置11からの応答と判別
し、−L位装置11と下位装置31が接続状態となって
、」二位装置11におい−(割り込み処理が行なわれる
At this time, when the selection signal is input to the control unit 21, the AND GO 1-G5 and G6 are disabled by the block signals The L-level device 11 and the lower-level device 31 are connected, and the second-level device 11 performs interrupt processing.

一方、上記タイマが所定1「目1を超えると、制nil
 1ill 21は上位装置11に対りる割り込み信号
をリセッI−づると杖に、ブ[コック信号■、■をリヒ
ッ1−りる。この時、制御部21に選択11号が入力し
な(プれば、今までの作動が繰り返され、もし、例えば
下位装置12かう起動信号が発ぼられると、この起動信
号がアンドゲートG5及びAアゲ−[・G7を介して制
御部21に入力し、この起動信号を認識した制御部21
からビジー信号が出力される。そして、このビジー信号
は上記起fIJ信号ににつて許容状態となるアンドゲー
トG2を介しCビジー報告回路22I)に入力し、この
ビジー報告回路22bから上位装置12に対し゛Cビジ
ースティタス報告がなされると共に、当該ビジースティ
タスの報告完了信号が出力され、この報告完了信号がオ
アゲートG8を介しτ制011部21に入力される。
On the other hand, when the timer exceeds the predetermined value 1, the control
1ill 21 resets the interrupt signal to the host device 11, and then outputs the block signals (1) and (2). At this time, if selection No. 11 is input to the control unit 21, the previous operation will be repeated, and if, for example, such an activation signal is issued to the lower device 12, this activation signal will be applied to the AND gate G5 and A game-[・Input to the control unit 21 via G7, and the control unit 21 recognizing this activation signal
A busy signal is output from Then, this busy signal is inputted to the C busy reporting circuit 22I) via the AND gate G2, which enters the allowable state in response to the above-mentioned fIJ signal, and the busy reporting circuit 22b issues a "C busy status report" to the host device 12. At the same time, a report completion signal of the busy status is output, and this report completion signal is input to the τ system 011 section 21 via the OR gate G8.

そして更に、上記のような一連の作動が割り込み指定さ
れた上位装置11からの応答(3!を択信号の出力)が
あるまで継続される。
Further, the series of operations as described above continues until there is a response (output of a 3! selection signal) from the host device 11 designated as an interrupt.

上記のように本実施例によれば、下位装置から割り込み
があった場合、当該割り込みによって指定された」−位
装置から応答があるまで、他の上位装置からの起動信号
に対してビジースティタスが報告されるようになだめ、
当、該割り込みが優先的に処理されるようになり、他の
上位装置は当該ビジースティタスを認識して他のジョブ
を効率的に実行できるようになる。
As described above, according to this embodiment, when there is an interrupt from a lower-level device, the busy status is maintained in response to activation signals from other higher-level devices until a response is received from the device specified by the interrupt. Soothing as reported;
In this case, the interrupt will be processed with priority, and other higher-level devices will be able to recognize the busy status and efficiently execute other jobs.

[発明の効果] 以上、説明しくぎたように、本発明によれは、十位装置
/〕日らある上位装置t−7に対づる割り込み情報の出
ツノがあった時に、当該上位装置以外の下位装置からの
起動信号に対して受イ1()阻止状態にりるど共に当該
−り位装置に対しで割り込み信号を一定時間出力し、当
該一定時間内に応答信号がない場合に上記阻止状態を解
除してその後起動信号を出力した任意の上位装置に対し
てビジースライタスを報告する一方、当該上位装冒に対
しC再度一定時間の割り込み信qを出力するようにした
ため、複数の上位装置とこれらの上位装置によってサー
ビスを受ける下位装置との間で、下位装置からの割り込
みを上位装置からの起動にり=I L、で優先さけるこ
とができるようになる。
[Effects of the Invention] As explained above, according to the present invention, when there is a source of interrupt information for a certain upper-level device t-7, the upper-level device other than the above-mentioned upper-level device In response to a start signal from a lower-level device, the receiver 1 () enters the blocking state and outputs an interrupt signal to the lower-level device for a certain period of time, and if there is no response signal within the specified period of time, the above Busy write is reported to any higher-level device that released the blocking state and then outputted the activation signal, and at the same time outputs the interrupt signal q for a certain period of time again to the higher-level device, so multiple Interrupts from lower-level devices can be prioritized between higher-level devices and lower-level devices that are serviced by these higher-level devices based on activation from the higher-level device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は上位装置、下位!ji置、フントロールユニツ
1〜から成るシステムの基本構成を示ずブロック図、第
2図は本発明に係るインタフェース制御方式を適用した
システムの一例を示すブロック図、第3図は第2図にお
りる制御部の作動を示1フ[J−ヂ(・−1へである。 11.12.13・・・上位装置 20・・・」ントロールユニツ]− 21・・・制御部 22a 、 221) 、22c・・・ヒジー報告回路
31.32.33・・・下位装置 特許出願人 富士通株式会礼
Figure 1 shows the upper level device and the lower level! FIG. 2 is a block diagram showing an example of a system to which the interface control method according to the present invention is applied, and FIG. 11.12.13...Host device 20...' control unit]-21...Control unit 22a, 221 ), 22c...Hygie report circuit 31.32.33...Lower device patent applicant Fujitsu Limited

Claims (1)

【特許請求の範囲】 任意のタイミングで下位装置への起動信号を出力覆る複
数の上位装置と当該下位装置との間に設りられ、上位装
置からの起動および下位装置からの上位S!置に対する
割り込みの制御を行なう制御装置にお1プるインタフェ
ース制御方式であって、下位装置からある上位装置に対
Jる割り込み情報の出力があつ/j時に、当該上位装置
以外の上位装置からの起動信号に対して受イ」iプ阻【
し状態にすると共に当該上位装置に苅して割り込み信号
を一定時間出力し、当該一定時間内に応答信号がない場
合に上記阻止状態を解除してその後起動信号を出力した
任意の上位装置に対してビジースデイタスを報告する一
方、当該上位装置に対して再度一定時間の割り込み信号
を出力り−るようにしたことを特徴とするインタフェー
ス制御方式。
[Claims] The device is installed between a plurality of higher-level devices and the lower-level device to output a startup signal to the lower-level device at an arbitrary timing, and is capable of receiving startup from the higher-level device and a higher-level S! from the lower-level device. This is an interface control method that is connected to a control device that controls interrupts for a certain device, and when a lower device outputs interrupt information to a higher device, an In response to the activation signal
state and outputs an interrupt signal to the host device for a certain period of time, and if there is no response signal within the certain period of time, cancels the blocking state and then outputs a start signal to the arbitrary host device. 1. An interface control method characterized in that, while reporting a busy status, an interrupt signal is outputted again for a certain period of time to the host device.
JP3787384A 1984-02-29 1984-02-29 Interface controlling system Pending JPS60181956A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3787384A JPS60181956A (en) 1984-02-29 1984-02-29 Interface controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3787384A JPS60181956A (en) 1984-02-29 1984-02-29 Interface controlling system

Publications (1)

Publication Number Publication Date
JPS60181956A true JPS60181956A (en) 1985-09-17

Family

ID=12509649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3787384A Pending JPS60181956A (en) 1984-02-29 1984-02-29 Interface controlling system

Country Status (1)

Country Link
JP (1) JPS60181956A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0424850A (en) * 1990-05-20 1992-01-28 Fujitsu Ltd Start control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0424850A (en) * 1990-05-20 1992-01-28 Fujitsu Ltd Start control system

Similar Documents

Publication Publication Date Title
US5542076A (en) Method and apparatus for adaptive interrupt servicing in data processing system
JPS5826573B2 (en) computer system
US6591350B1 (en) System and method for dynamically controlling memory access prioritization
JPH03174632A (en) Method and apparatus for operating computer system in real time
JPS60181956A (en) Interface controlling system
JP2000010910A (en) Unit and method for data transfer control and recording medium
JP4620880B2 (en) Semiconductor device and data transfer method
JPH0236971B2 (en)
JPH0660017A (en) Collision circuit
JPS595332A (en) Interruption priority system in magnetic disk subsystem
JPS597971B2 (en) I/O device control method
JPH01217614A (en) System reset control system
JPH0452746A (en) Input/output command issuing system for information processing system
JPS6225318A (en) Automatic bus blocking system
JPS59177633A (en) Data chaining control system
JPS60245030A (en) Disk controller
JPH02173983A (en) Alternative processing method for disk controller
JPH07319756A (en) Memory access controller
JPS622349B2 (en)
JPH0612365A (en) Dma control system
JPS62208483A (en) Magnetic recording device
JPS6016655B2 (en) I/O device access control method
JPH0784941A (en) Bus use request adjusting device
JPH01193957A (en) Input/output processor for microprogram controlling
JPS61121127A (en) Interruption control system