JPS6024095A - Method of producing glass ceramic multilayer circuit board - Google Patents

Method of producing glass ceramic multilayer circuit board

Info

Publication number
JPS6024095A
JPS6024095A JP58130827A JP13082783A JPS6024095A JP S6024095 A JPS6024095 A JP S6024095A JP 58130827 A JP58130827 A JP 58130827A JP 13082783 A JP13082783 A JP 13082783A JP S6024095 A JPS6024095 A JP S6024095A
Authority
JP
Japan
Prior art keywords
glass
conductor
paste
ceramic
shrinkage rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58130827A
Other languages
Japanese (ja)
Inventor
野呂 孝信
戸崎 博己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58130827A priority Critical patent/JPS6024095A/en
Publication of JPS6024095A publication Critical patent/JPS6024095A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はガラスセラミックス多層配線基板の製造方法に
係り、特にそれを製造する焼結工程において、当該基板
の反υによる変形、配線導体の断線などによる不良品の
発生を防止するに好適なガラスセラミックス多層配線基
板の製法に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for manufacturing a glass-ceramic multilayer wiring board, and in particular, in the sintering process for manufacturing the same, deformation of the board due to recoil, disconnection of wiring conductors, etc. The present invention relates to a method for manufacturing a glass-ceramic multilayer wiring board suitable for preventing the occurrence of defective products.

〔発明の背景〕[Background of the invention]

低融点ガラスにSiCなどの結晶質物質を添加したいわ
ゆるガラスセラミックを基板材料と1、。
The substrate material is a so-called glass ceramic made by adding a crystalline substance such as SiC to low melting point glass.

これにAg 、 Au 、 Cuなどの低融点金属導体
を施し、これを多層に積層したガラスセラミックス多層
配線基板は将来の6次元ハイブリッド技術あるいは電子
計算機用LSI素子の実装技術として注目されつつある
。その理由は従来及び現在開発中の技術、ことにアルミ
ナ(A、I、0fi)系セラミックスを基板材料にWや
Moを導体として使用した多層配線基板に較べ、次のよ
うなずれた特徴があるためである。
A glass-ceramic multilayer wiring board in which a low melting point metal conductor such as Ag, Au, or Cu is applied and laminated in multiple layers is attracting attention as a future six-dimensional hybrid technology or a mounting technology for LSI elements for electronic computers. The reason for this is that compared to conventional and currently under development technologies, especially multilayer wiring boards that use alumina (A, I, Ofi) ceramics as the substrate material and W or Mo as the conductors, the following characteristics are different. It's for a reason.

1、 AI、α−WまたはMo系に較べ800〜900
’Gの低1温(A1.α−W系は1600’C)で焼結
できること。
1. 800-900 compared to AI, α-W or Mo system
Can be sintered at a low temperature of 'G (1600'C for A1.α-W system).

2、 焼成雰囲気として空気中(AI、0.−WはN!
中)で焼結できること。
2. In air as the firing atmosphere (AI, 0.-W is N!
(medium) can be sintered.

5、Ag 、 Au 、 Cuなどの高導電性の金属を
使用するため配線抵抗値が小さいこと。
5. Low wiring resistance due to the use of highly conductive metals such as Ag, Au, and Cu.

4、 ガラスセラミックスはAI、0.系セラミックス
に比し、低誘電体であるため、配線導体との界面での電
気的寄生容量が少なく、電気信号の伝播速度の低下が少
ないこと。
4. Glass ceramics are AI, 0. Compared to ceramics, it has a lower dielectric constant, so there is less electrical parasitic capacitance at the interface with wiring conductors, and there is less reduction in the propagation speed of electrical signals.

これらのことから、たとえば電子計算機用としてLSI
などの素子を実装するための配線回路群(以下モジュー
ルと呼ぶ)を組立てるに本技術を応用すると、低価格の
かつ゛高密度実装で高速演算回路の製作が可能である。
For these reasons, for example, LSI for electronic computers
If this technology is applied to assemble a group of wiring circuits (hereinafter referred to as a module) for mounting elements such as, it is possible to manufacture high-speed arithmetic circuits at low cost and with high-density packaging.

しかし、従来はtのガラスセラミックスの製造工程中、
ことに焼成工程で製造中の多層基板が反りるなどの変形
を起したり、配線済の導体が断線して、当該基板の製造
不良品の発生が多い。この理由は、焼成工程でのガラス
セラミックス基板材料と配線導体、たとえば額との焼結
に伴う収縮率の差が大きいためである。
However, conventionally, during the manufacturing process of t glass ceramics,
In particular, during the firing process, the multilayer board being manufactured may be warped or otherwise deformed, or wired conductors may be disconnected, resulting in many defective boards. The reason for this is that there is a large difference in shrinkage rate during the sintering process between the glass ceramic substrate material and the wiring conductor, such as the frame.

これらのことについて、より詳細に一説明するため、従
来のガラスセラミックス多層配線基板の製造工程を含め
て以下にのべる。
In order to explain these matters in more detail, the manufacturing process of a conventional glass-ceramic multilayer wiring board will be described below.

第1図はガラスセラミックス多層配線基板の主な製造工
程である。また第2図はガラスキラミックス多層配線基
板の部分拡大概念図である。
FIG. 1 shows the main manufacturing process of a glass-ceramic multilayer wiring board. Moreover, FIG. 2 is a partially enlarged conceptual diagram of the glass chiramix multilayer wiring board.

この第2図で1はLSIなどの搭さいすべき素子を示し
、2はこれを接続しているハンダを示し、また3はこの
ハンダを受けるパッドである。
In FIG. 2, 1 indicates an element to be mounted, such as an LSI, 2 indicates solder connecting this, and 3 indicates a pad for receiving this solder.

6はスルホール孔を埋めたな、 Au 、 Cuなどに
よる垂直方向に埋めこまれたスルホール充填導体であシ
、5は同様に水平方向に布線した配線導体の断面を示す
6 is a vertically filled through-hole conductor made of Au, Cu, etc., which filled the through-hole holes, and 5 is a cross section of a wiring conductor similarly laid in the horizontal direction.

4はこれら導体をささえるガラスセラミックス基板材で
あシ、本図では5層のみしか示していないが、実際のモ
ジュールでは20〜30層にも及ぶ。
Reference numeral 4 denotes a glass ceramic substrate material that supports these conductors, and although only 5 layers are shown in this figure, in an actual module, there will be as many as 20 to 30 layers.

8はスルホール充填導体からの信号をモジュールの外部
に伝えるためのピンを示し、7はこノビンを接続するた
めのバッドを示す。
8 indicates a pin for transmitting the signal from the through-hole filled conductor to the outside of the module, and 7 indicates a pad for connecting this knob.

このように本多層配線基板は厚膜技術を応用し、無数に
配線印刷した一枚づつのシートを多数に重ね合せて接着
し、これの上下間をスルホール導体で連結して構成され
ている。
In this way, this multilayer wiring board is constructed by applying thick film technology and stacking and bonding a large number of single sheets with countless printed wirings, and connecting the top and bottom of these sheets with through-hole conductors.

この構成は一枚づつのグリーンシートに必要な配線を施
し、これを一括して圧着しのち、第1図の(8)で示し
た焼成工程で導体ペーストとガラスセラミックス材料を
同時に焼結して作る。
This configuration involves applying the necessary wiring to each green sheet, crimping them all together, and then simultaneously sintering the conductor paste and glass-ceramic material in the firing process shown in (8) in Figure 1. make.

このため、導体材料の々、 Au 、 Cuなどとガラ
スセラミックス材料とは同時に同じ温度で焼結を進行さ
せざるを得ない。
For this reason, it is necessary to sinter the conductive materials such as Au, Cu, etc. and the glass ceramic material at the same temperature at the same time.

しかし、ここで非常に不都合であったことは〜、Au 
、 Cu fz トのペーストの焼結による収縮率とガ
ラスセラミックスの収縮率が各温度、さらには最終最高
温度を通し、大きく異っていることである。たとえば、
これまで通常に用いれでていたガラスセラミックス組成
すなわち、低融点ガラス(組成= Sin、 、 B、
α、 BaO、A1*α、Pb0)に50wt0%の石
英ガラス(Sin、)を添加したものではその収縮率は
約10〜15%である。これに反し、たとえばMペース
トの導体は約20〜25%も収縮する。このため、たと
えば細導体布線ペーストの収縮によって基板のガラスセ
ラミックスが引張られる。その結果、焼結中のガラスセ
ラミックス基板はAgペーストの印刷されている側に凹
型に反りの変形を生じる。
However, what was very inconvenient here was ~, Au
The contraction rate due to sintering of the Cu fz paste and the contraction rate of the glass ceramics are significantly different at each temperature and even at the final maximum temperature. for example,
The glass-ceramic compositions that have been commonly used so far are low melting point glasses (composition = Sin, , B,
α, BaO, A1*α, Pb0) with 50 wt 0% silica glass (Sin, ) added has a shrinkage rate of about 10 to 15%. In contrast, conductors of, for example, M paste shrink by about 20-25%. For this reason, for example, shrinkage of the fine conductor wiring paste causes the glass ceramic of the substrate to be stretched. As a result, the glass ceramic substrate being sintered is warped in a concave manner on the side where the Ag paste is printed.

また、第2図に示した導体の垂直方向と水平方向との接
続個所において断線することがある。
Further, a disconnection may occur at the connection point between the vertical direction and the horizontal direction of the conductor shown in FIG.

この理由は水平方向の導体は大きく収縮するのに対し、
垂直方向の導体はガラスセラミックスの壁にはばまれて
水平方向の導体と一緒に移動できにくいためである。
The reason for this is that while horizontal conductors contract significantly,
This is because the vertical conductor is blocked by the glass-ceramic wall and is difficult to move together with the horizontal conductor.

さらに、スルホール(孔)を埋めた導体とのあいだに空
洞を生じることもある。この理由はたとえば〜ペースト
のスルホール充填導体は大きく収縮するのに対し、ガラ
スセラミックスのそれは小さいためにスルホール(孔)
の径がAg導体と同じように収縮せず、間隙が生じたた
めである。
Furthermore, a cavity may be created between the conductor and the through hole. The reason for this is, for example, that paste through-hole-filled conductors shrink significantly, whereas glass-ceramic conductors have small through-holes.
This is because the diameter of the conductor did not shrink in the same way as the Ag conductor, and a gap was created.

〔発明の目的〕 本発明の目的は前述したような欠点を除き、基板の反り
による変形、配線導体の断線などによる不良品発生を防
止できるガラスセラミックス多層配線基板の製造方法及
び使用材料組成などの技術を提供することにある。
[Object of the Invention] The object of the present invention is to provide a method for manufacturing a glass-ceramic multilayer wiring board and a composition of materials used, which can eliminate the above-mentioned drawbacks and prevent the occurrence of defective products due to deformation due to board warpage, disconnection of wiring conductors, etc. The goal is to provide technology.

〔発明の概要〕[Summary of the invention]

本発明の原理はガラスセラミックス基板材料と導体材料
の収縮率をできるだけ一致させることにある。これによ
って焼結工程での収縮率の差をなくシ、基板の反め、断
線、スルホール導体に沿った周辺の空洞などの欠陥をな
くすことにある。
The principle of the present invention is to match the shrinkage rates of the glass-ceramic substrate material and the conductor material as much as possible. This eliminates the difference in shrinkage rate during the sintering process and eliminates defects such as warping of the substrate, disconnection, and cavities around the through-hole conductor.

この収縮率の差をなくす具体策としては主に2つの方法
がある。1つにはガラスセラミックス材料の組成比ある
いは、導体材料たとえば々ペーストにガラスセラミック
基板材料の粉末などを約%以下(Wt、%)を添加する
などして収縮率を一致させることである。ただし、この
方法では収縮率を一致させることを重視するあまシ、本
来の特性、たとえば、〜のすぐれた導電性をそこない、
また、ガラスセラミックスの焼結最適温度(800〜9
00°)を変えざるをえないこともある。このため、こ
の方法では、これらの弊害を許せる範囲内で改善する必
要がある。
There are two main methods to eliminate this difference in shrinkage rate. One method is to match the shrinkage ratio by adding about % or less (Wt, %) of powder of a glass ceramic substrate material to a conductor material such as a paste. However, in this method, it is important to match the shrinkage rate, and the original properties, such as the excellent conductivity, are lost.
In addition, the optimum sintering temperature for glass ceramics (800 to 9
00°) may have to be changed. Therefore, in this method, it is necessary to improve these disadvantages within an acceptable range.

他の一つの方法は、本来の材料特性を損なわないように
組成を変えず、用いる原料粉末の粒度を変えて、焼結に
伴う収縮率を一致させる方法である。これら方法の原理
についてさらに具体的に以下に説明する〇 第1図はガラスセラミックス基板材料と〜導体ペースト
の焼結に伴う収縮率を示したものである。ここで■は導
体ペースト中の〜粒子を0.5〜3.0μまで変えた場
合の収縮率曲線であシ、■は低融点ガラス(Sin、 
、 B、Os 、 BaO、AI、0. 、 Pb0)
に骨材として添加するSin、の添加量を変えた場合の
収縮率曲線であシ、■は2,0μのAgに■のガラスを
20Wt、%まで添加し、ペースト化したAg導体の収
縮率曲線である。
Another method is to change the particle size of the raw material powder to match the shrinkage rate during sintering without changing the composition so as not to impair the original material properties. The principles of these methods will be explained in more detail below. Figure 1 shows the shrinkage rate accompanying the sintering of the glass-ceramic substrate material and the conductive paste. Here, ■ is the shrinkage rate curve when the ~particles in the conductor paste are changed from 0.5 to 3.0μ, and ■ is the shrinkage rate curve of low melting point glass (Sin,
, B, Os, BaO, AI, 0. , Pb0)
This is the shrinkage rate curve when the amount of Sin added as aggregate is changed.■ is the shrinkage rate of an Ag conductor made into a paste by adding glass (■) to 2.0μ Ag to 20Wt%. It is a curve.

本図を見るようにAg単独の導体ペーストはその用いる
粒子径を05〜30μまで変えてもその収縮率は約26
%〜18%までの変化に対し、ガラスセラミックスのそ
れは通常用いる8jαの添加量(30〜50wt0%)
の範囲で15〜10%である。このため、M単独導体ペ
ーストを用いると最小4%、最大16チの収縮率の差が
生じる。
As shown in this figure, the shrinkage rate of conductive paste made of Ag alone is approximately 26 μm even when the particle size used is varied from 0.5 to 30 μm.
% to 18%, that of glass ceramics is the amount of 8jα added (30 to 50wt0%) that is usually used.
It is in the range of 15 to 10%. For this reason, when M single conductor paste is used, there will be a difference in shrinkage rate of 4% at the minimum and 16 inches at the maximum.

一方、同図中の曲線■すなわち、2.0μのAg粉末に
同時に使用するガラスセラミックスの原料粉末を20w
t0%まで加えると、その収縮率の値が20チから12
%まで減少する。このため、ガラスセラミックス中のS
iα添加量は20〜50%の範囲までその収縮率と一致
させることができる。
On the other hand, the curve ■ in the same figure means that the raw material powder for glass ceramics used at the same time as the 2.0μ Ag powder is 20W.
When adding up to t0%, the value of the shrinkage rate increases from 20 inches to 12 inches.
%. For this reason, S in glass ceramics
The amount of iα added can be matched to the shrinkage rate up to a range of 20-50%.

次に第4図はAg (単独の)粒子径の異る2つの原料
粉末を使用し、その混合比を変えた導体ペーストの焼結
収縮率を示したものである。ここで曲線■は0.5μの
細微粒子に6.0μの粗粒子のMを混合した場合の収縮
率を示し、■は0.1μのさらに微粒子のAgに3.0
のM粗粒子を混合した場合の収縮率を示したものである
Next, FIG. 4 shows the sintering shrinkage rates of conductor pastes using two raw material powders with different Ag (individual) particle sizes and varying the mixing ratio. Here, the curve ■ shows the shrinkage rate when 0.5μ fine particles are mixed with 6.0μ coarse particles of M, and the curve ■ is 0.1μ fine particles of M mixed with 3.0μ fine particles.
The figure shows the shrinkage rate when M coarse particles are mixed.

このように粒子径の異る2つの導体粉末を混合すること
によってその導体ペーストの焼結収縮率を大きく変える
ことができる。
By mixing two conductor powders having different particle sizes in this way, the sintering shrinkage rate of the conductor paste can be greatly changed.

すなわち、第4図の曲線■はその収縮率が約10チ〜2
8%までとることがでる。これは第3図のガラスセラミ
ックスのSiα使用するSiα混合比のほぼ全域にわた
っての収縮率と一致するものである。
In other words, the shrinkage rate of the curve (■) in Figure 4 is approximately 10 cm to 2 cm.
You can get up to 8%. This coincides with the shrinkage rate over almost the entire Siα mixing ratio of Siα used in the glass ceramics shown in FIG.

なお、この2つの異る粒子径の導体粉末を使用すると、
なぜその焼結収縮率が変化するかについて調べた。その
結果、粒子径の異った粉*を混合使用することによって
、ペースト中の導体粒子の充てん密度が向上し、焼結で
の体積変できることが判った。
Furthermore, when these two conductor powders with different particle sizes are used,
We investigated why the sintering shrinkage rate changes. As a result, it was found that by mixing and using powders* with different particle sizes, the packing density of conductor particles in the paste was improved and the volume could be changed during sintering.

以上述べたように本発明は、ガラスセラミックス中のS
iαの添加組成比あるいは、Agなどの導体中に同時に
使用するガラスを混合し、または、Mなどの導体の原料
粉末の粒子径の異る2つ以上の混合粉末の導体ペースト
を用いて、ガラスセラミックス基板材料とそれに配線す
る導体ペーストの焼結に伴う収縮率をできるだけ一致さ
せる。これによってその焼成工程において、反りによる
変形、導体部の断線、スルホール周辺の空洞などの欠陥
のないガラスセラミックス多層配線基板の製造方法であ
る。
As described above, the present invention provides S in glass ceramics.
Addition composition ratio of iα, or by mixing glass to be used at the same time in a conductor such as Ag, or by using a conductor paste of two or more mixed powders with different particle sizes of conductor raw material powders such as M. The shrinkage rates due to sintering of the ceramic substrate material and the conductive paste used for wiring thereon are made to match as much as possible. This provides a method for manufacturing a glass-ceramic multilayer wiring board that is free from defects such as deformation due to warping, disconnection of conductor parts, and cavities around through holes during the firing process.

〔発明の実施例〕[Embodiments of the invention]

以下に本発明の実施例を述べる0 実施例 1゜ (1) グリーンシートの用意 低融点ガ;yx(Siα44.52 、 Btα33.
03 、 BaO11,55。
Examples of the present invention will be described below.0 Example 1゜(1) Preparation of green sheet Low melting point film; yx (Siα44.52, Btα33.
03, BaO11,55.

AItos 10.84 、 KtO+Na!o O,
06wt、%)の粉末にSiα(結晶質)をそれぞれ1
0 、20 、30 、40’; 5Dwt、%づつ加
えて約8hボールミル混合した原料粉末を5種類を用意
する。
AItos 10.84, KtO+Na! O O,
Siα (crystalline) was added to each powder of 0.06wt, %).
0, 20, 30, 40'; 5 types of raw material powders were prepared by adding 5 Dwt% each and mixing in a ball mill for about 8 hours.

この原料粉末5種のそれぞれを50OIづつ別個にとシ
その各々に有機バインダとしてポリビニルブチラール(
固形状)を38.15,9’加えて乾式ボールミルにて
3μ混合する。
Each of these five types of raw material powders was separately prepared at 50 OI, and each was coated with polyvinyl butyral (
Add 38.15,9' of solid form) and mix by 3μ in a dry ball mill.

次に上記有機バインダーの溶剤、およびシートの可撓剤
として、トリクロルエチレン149.97J。
Next, 149.97 J of trichlorethylene was used as a solvent for the organic binder and as a flexible agent for the sheet.

テトラクロルエチレン42.4m1l 、ノルマルブチ
ルアルコール56.6ml、さらにブチルフタリルブチ
ルグリコート11.75gを同時に追加し、湿式ボール
ミルで4μ混合する。
42.4 ml of tetrachlorethylene, 56.6 ml of n-butyl alcohol, and 11.75 g of butylphthalyl butyl glycoate were added at the same time, and mixed by 4 μm using a wet ball mill.

このようにして混合された試料はスリップと呼ばれる粘
性流動物が得られる。
The sample mixed in this way produces a viscous fluid called slip.

次にこの5種類のスリップを通常のグリーンシートの作
製法、すなわち、ドクターブレード法によるキャスティ
ングマシンによってシート状に成形した。このときの作
製条件は、乾燥温度120℃、キャスティングのベルト
スピードは約1 ocmAIuILであシ、出来上シの
グリーンシートのサイズは幅が約20cIIL1厚さが
約0.5朋から成る長尺である。
Next, these five types of slips were formed into sheets using a casting machine using a conventional green sheet manufacturing method, that is, a doctor blade method. The manufacturing conditions at this time were a drying temperature of 120°C, a casting belt speed of approximately 1 ocm AI, and a long green sheet with a width of approximately 20 cm and a thickness of approximately 0.5 cm. be.

これらの長尺シート5種類はそれぞれ別個に巻きとシ、
保管し、必要時に必要なサイズに切断し、使用した。
These five types of long sheets are rolled and cut separately.
I stored it, cut it to the required size, and used it when I needed it.

(2)導体ペーストの作製 粒子径01μの〜粉末に2.0μの々粗粉末を5%。(2) Preparation of conductor paste 5% of coarse powder with a particle size of 01μ to 2.0μ.

10%、 20% 、 50%、40%(wt、)とそ
れぞれ混合し、これらを用いて通常の厚膜印刷用ペース
トを作る方法で、M導体ペーストを作製した。すなわち
、上記混合粉末にエチルセルローズとα−テルピネオー
ルを乳鉢で混合し、これをさらに6本ロールを用いよく
混練した。
An M conductor paste was prepared by mixing 10%, 20%, 50%, and 40% (wt), respectively, and using these to make a normal thick film printing paste. That is, ethyl cellulose and α-terpineol were mixed with the above mixed powder in a mortar, and this was further kneaded well using six rolls.

以上のようにして、得た斜材の種類を整理すると第1表
のようになる。
Table 1 shows the types of diagonal members obtained as described above.

第1表 作試したグリーンシー)、Ag導体ペースト第
2表 作成した基板の状態結果 第1表に示した材料を用い、まず、基板の反シ具合を見
るため、第2表に示した材料の組合せで単層のシート(
一枚だけのシート)で〜導体を印刷し、焼成した。
Table 1 Tested Green Sea), Ag conductor paste Table 2 Result of the condition of the prepared board Using the materials shown in Table 1, first, to check the warping condition of the board, we used the materials shown in Table 2. A single layer sheet (
The conductor was printed on a single sheet (only one sheet) and fired.

印刷および焼成条件は次の通りである。The printing and firing conditions are as follows.

基板サイズ−70朋X70朋角 配線印刷=50μ線幅70μピッチ 配線パターンー一方向単線、60朋長 焼成温度=850℃、空気中 結果は第2表に示1−た通電である。すなわちガシスセ
ラミックス材料と〜ペースト導体との収縮率のほぼ=致
する組合せでは反りがなく、シートA65とAg導体ペ
ーストAI、況2.腐60組合せでは反シが生じた。
Substrate size: 70 mm x 70 mm Wiring printing = 50 μm Line width: 70 μm pitch Wiring pattern: Single wire in one direction, 60 mm length Firing temperature = 850° C., in air The results are shown in Table 2 under 1-1 current conduction. In other words, there is no warpage in combinations where the shrinkage rates of the Gasis ceramic material and the paste conductor are almost the same, and the sheet A65 and the Ag conductor paste AI, situation 2. In the combination of 60 and 60, oxidation occurred.

実施例 2゜ 実施例1.で用意したグリーンシート/I63と/I6
4の2種を用い、これにそれぞれ々導体ベース/I66
と/164を適用し、第2図に示したようなスルホール
充填と配線を施した20層からなるモジュールを2種と
参考比較品としてシー1−A5とペースト/162とを
組合せたモジュール3種を作製した。
Example 2゜Example 1. Green sheets prepared by /I63 and /I6
4 are used, and each conductor base/I66 is used.
Two types of 20-layer modules with through-hole filling and wiring as shown in Fig. 2 are applied and /164 is applied, and three types of modules are combined with Sea 1-A5 and Paste /162 as reference comparison products. was created.

基板サイズ−100關X100n角 印刷パターンに50μ線幅 150μピツチスルホール
充填=200孔に充填 水平方向配線と接続 層 数=シート単位で20層 積 層 法=125℃×15分圧着 焼成温度−850℃ 結果は以下通りであった。
Substrate size - 100mm x 100n square printed pattern with 50μ line width 150μ pitch Through hole filling = 200 holes filled Horizontal wiring and connection layer Number = 20 layers stacked per sheet Layering method = 125℃ x 15 minutes Pressure bonding firing temperature - 850℃ The results were as follows.

本実施例2の前記2種ともに基板の反り、スルホール充
填導体と水平方向の配線に断線が見られなかった。
In both of the above-mentioned types of Example 2, no warping of the substrate and no disconnection in the through-hole filling conductor and horizontal wiring were observed.

しかし参考比較品として作製した1種については断線と
見られる不通電個所が約38ケ所あった0 実施例 3 25μのM粉末に実施例1で使用したガラスセラミック
ス原料粉末(A2)を20Wt0%混合し、実施例1の
方法で導体ペーストを作製した。
However, for the type 1 manufactured as a reference comparison product, there were approximately 38 electrically disconnected locations that appeared to be disconnected.Example 3 20Wt0% of the glass ceramic raw material powder (A2) used in Example 1 was mixed with 25μ M powder. Then, a conductive paste was produced by the method of Example 1.

これに実施例1で用意したグリーンシニト/162を用
いて実施2の方法によって20層からなるモジュールを
作製した。
Using Green Shinito/162 prepared in Example 1, a module consisting of 20 layers was produced by the method of Example 2.

その結果、焼結されたガラスセラミックス多層基板には
反シ、通電試験によって断線のないことが確認できた。
As a result, it was confirmed that there was no disconnection in the sintered glass-ceramic multilayer substrate through a conduction test.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はガラスセラミックス多層配線基板の製造工程図
、第2図はガラスセラミックス多層配線基板の部分拡大
概念図、第3図はガラスセラミックス基板材料及びAg
導体ペーストの焼結収縮率線図、第4図は本発明による
M導体ペースト材料の焼結収縮線図である。 1・・LSI、2−ハンダ、 6・・パッド、 4・・基板材。 第1醜 躬20 (%)+廣γA ci>赤syh事鵞 −452=
Fig. 1 is a manufacturing process diagram of a glass-ceramic multilayer wiring board, Fig. 2 is a partially enlarged conceptual diagram of a glass-ceramic multilayer wiring board, and Fig. 3 is a glass-ceramic board material and Ag.
FIG. 4 is a sintering shrinkage diagram of the M conductor paste material according to the present invention. 1... LSI, 2-Solder, 6... Pad, 4... Board material. 1st ugliness 20 (%) + Hiro γA ci > red syh thing - 452 =

Claims (1)

【特許請求の範囲】[Claims] ガラスセラミックス基板材料とそれに配線する金属導体
との間において、その両者の焼結に伴う収縮率の差が小
さい材料を用いることを特徴とするガラスセラミックス
多層配線基板の製造法。
A method for manufacturing a glass-ceramic multilayer wiring board, characterized in that a material having a small difference in shrinkage rate due to sintering between the glass-ceramic board material and the metal conductor wired thereon is used.
JP58130827A 1983-07-20 1983-07-20 Method of producing glass ceramic multilayer circuit board Pending JPS6024095A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58130827A JPS6024095A (en) 1983-07-20 1983-07-20 Method of producing glass ceramic multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58130827A JPS6024095A (en) 1983-07-20 1983-07-20 Method of producing glass ceramic multilayer circuit board

Publications (1)

Publication Number Publication Date
JPS6024095A true JPS6024095A (en) 1985-02-06

Family

ID=15043629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58130827A Pending JPS6024095A (en) 1983-07-20 1983-07-20 Method of producing glass ceramic multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS6024095A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279938A (en) * 1986-05-29 1987-12-04 富士通株式会社 Glass-ceramic substrate
US5766516A (en) * 1995-03-30 1998-06-16 Sumitomo Metal (Smi) Electronics Devices Inc. Silver-based conductive paste and multilayer ceramic circuit substrate using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279938A (en) * 1986-05-29 1987-12-04 富士通株式会社 Glass-ceramic substrate
US5766516A (en) * 1995-03-30 1998-06-16 Sumitomo Metal (Smi) Electronics Devices Inc. Silver-based conductive paste and multilayer ceramic circuit substrate using the same

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
US4540621A (en) Dielectric substrates comprising cordierite and method of forming the same
US4827083A (en) Wiring substrate
JPS60136294A (en) Ceramic multilayer wiring circuit board
JPS63358A (en) Low permittivity material for manufacture of subminiature electronic device
KR20010043936A (en) Conductive paste, Ceramic multilayer substrate, and Method for manufacturing ceramic multilayer substrate
WO2000021102A1 (en) Capacitance-coupled high dielectric constant embedded capacitors
KR100617436B1 (en) Thick film conductor paste compositions for ltcc tape
US6117367A (en) Pastes for improved substrate dimensional control
JPS62265795A (en) Ceramic board with built-in capacitor
JPS6024095A (en) Method of producing glass ceramic multilayer circuit board
JP4122612B2 (en) Low temperature fired ceramic circuit board
EP0591604B1 (en) Via fill compositions
JPH08125339A (en) Manufacture of multilayer circuit board
JPH0738493B2 (en) Co-fired ceramic circuit board
JPH0714421A (en) Conductive paste for via hole and multi-layer ceramic substrate using same
JPH0530317B2 (en)
EP0269063A2 (en) Mullite ceramic multi-layered substrate and process for producing the same
JP3071514B2 (en) Multilayer circuit board
JPS6131342A (en) Manufacture of glass ceramic substrate
JPH09246722A (en) Glass ceramic multilayer wiring substrate and manufacture thereof
JPH09153681A (en) Built-in resistor paste for manufacture of lowtemperature fired substrate
JPH09172084A (en) Formation of via fill and capture pad and thick film composition
JPH0294595A (en) Manufacture of multilayer ceramic substrate
JPS6226200B2 (en)