JPS60237525A - Keyboard device - Google Patents

Keyboard device

Info

Publication number
JPS60237525A
JPS60237525A JP59092855A JP9285584A JPS60237525A JP S60237525 A JPS60237525 A JP S60237525A JP 59092855 A JP59092855 A JP 59092855A JP 9285584 A JP9285584 A JP 9285584A JP S60237525 A JPS60237525 A JP S60237525A
Authority
JP
Japan
Prior art keywords
keystroke
data
disabled
keyboard
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59092855A
Other languages
Japanese (ja)
Inventor
Nobuo Tsuchiya
土谷 信雄
Naoya Ikeda
尚哉 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP59092855A priority Critical patent/JPS60237525A/en
Publication of JPS60237525A publication Critical patent/JPS60237525A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To display a stand-by state and to prevent an error in input by detecting the stand-by state of a keyboard-side processor at a keyboard side. CONSTITUTION:A processing system body 7 is connected to the keyboard device 1 and a key signal from a key matrix 2 is scanned and detected by a processor 5 to send out key code data from a data line 6. A keying inhibition display control signal line 9, keying inhibition display circuit 10, keying inhibition display control port 11, and keying inhibition period detecting circuit 17 are added to the device. Consequently, a processor 5 scans the key matrix 2 all the time to send out key data and also enters a stand-by state until an ACK signal indicating the reception of the key code data from the main body 7 is detected. This stand-by state is detected by said detecting circuit 17 of the processor 5 to control the display circuit 10 through the port 11 and signal line 9. Then, the keying inhibition period as the stand-by state is detected and displayed.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ処理などに専用プロセッサを用いたキ
ーボードにおいて、前記プロセッサが本体に対してデー
タを送出しているときに、−打鍵処理が行なわれないこ
とを表示するようにした誤入力防止のキーボード装置に
関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention provides a keyboard in which a dedicated processor is used for data processing, etc. When the processor is sending data to the main body, keystroke processing is not performed. This invention relates to a keyboard device that prevents erroneous input by displaying a message indicating that the data has not been entered.

〔発明の背景〕[Background of the invention]

キーボード制御処理回路として専用プロセッサ(以下プ
ロセッサとする)を用いた従来のキーボード装置を第1
図のブロック図、第2図のタイミングチャート、第3図
の流れ図にょシ説明する。第1図において、キーボード
装置1はプロセッサ5及びキーマトリックス2より構成
される。プロセッサ5は、常時キーマトリックス2をキ
ースキャン線3及びキーセンス線4によシ走査しており
、キーボード操作者がキーマトリックス2上のキースイ
ッチを打鍵すると、プロセッサ5は前記打鍵を前記走査
によシ検出し、該キースイッチに対応したキーコードデ
ータを生成する。次に、プロセッサ5は他の処理系(以
下、本体とする)7に対してデータ線6によシ該キーコ
ードデータを送出する(第2図および第5図の(1)参
照)。その送出から時間T経過したのち(第2図か照)
、本体7け前記キーコードデータを受託したことを示す
ACK (ACKnowledge )信号をACK 
@号線8に送出するが(第2図(2)参照)、その間(
時間T)ブロモ。
The first is a conventional keyboard device that uses a dedicated processor (hereinafter referred to as processor) as a keyboard control processing circuit.
The block diagram shown in FIG. 2, the timing chart shown in FIG. 2, and the flow chart shown in FIG. 3 will be explained. In FIG. 1, a keyboard device 1 is comprised of a processor 5 and a key matrix 2. The processor 5 constantly scans the key matrix 2 using the key scan line 3 and the key sense line 4, and when the keyboard operator presses a key switch on the key matrix 2, the processor 5 converts the key press into the scan. The key switch is detected and key code data corresponding to the key switch is generated. Next, the processor 5 sends the key code data to another processing system (hereinafter referred to as main body) 7 through the data line 6 (see (1) in FIGS. 2 and 5). After time T has elapsed since the transmission (see Figure 2)
, ACK (ACKknowledge) signal indicating that the key code data has been accepted.
It is sent to @line 8 (see Figure 2 (2)), but during that time (
Time T) Bromo.

す5は前記ACK信号を検出するまで待機しておシ、他
の打鍵処理等は行なわれない(第3図(2)参照)。
Step 5 waits until the ACK signal is detected, and no other keystroke processing is performed (see FIG. 3 (2)).

第3図はデータ送出後永久にACK信号を待つ流れ図で
あったが、第4図はデータ送出後ある時間以内にACK
信号が検出され々い場合は次の処理を行なう流れ図を示
す。
Figure 3 is a flowchart that waits for an ACK signal forever after sending data, but Figure 4 shows a flowchart that waits for an ACK signal forever after sending data.
A flowchart for performing the next process when a signal is almost detected is shown.

いずれの流れ図においても、キーコードデータを送出し
てからACK信号検出までプロセッサ5が待機している
間は他の打鍵処理等は行なわれず、かつ、この期間の表
示手段を有していなかっfcoそのため、キーボード操
作者は、キーボード装置1が打鍵処理を行なえない期間
であることを認識できず、誤って打鍵してしまう欠点が
あった。
In both flowcharts, while the processor 5 is waiting from sending the key code data to detecting the ACK signal, no other keystroke processing is performed, and there is no display means for this period. However, the keyboard operator cannot recognize that the keyboard device 1 is in a period in which no keystrokes can be performed, resulting in the keyboard operator erroneously hitting a key.

又、この期間の表示手段として、本体7にて本体側プロ
セッサにより処理し、発光体2発音体等を用いて表示す
る方法も考えられるが、前記本体側プロセッサの負担が
大きくなり稼働率が落ちる欠点を持っていた。
In addition, as a means of displaying this period, it is possible to process it in the main unit 7 using a processor on the main unit and display it using a light emitter, two sounding elements, etc. However, this increases the burden on the processor on the main unit and reduces the operating rate. It had its flaws.

この誤打鍵を防止する別の方法として、ACK信号が本
体7から出力するまでの前記第2図の時間1以上の時間
間隔をとって次の打鍵を行なう方式がある。しかし、キ
ーボード装置1がデータを串力してから本体7がAll
信号を出力するまでの時間Tは一定でないにもかかわら
ず、その最長時間付近の間隔で打鍵することになり、打
鍵速度が落ちる欠点を持っていた。
Another method for preventing such erroneous keystrokes is to perform the next keystroke at a time interval greater than the time 1 shown in FIG. 2 before the ACK signal is output from the main body 7. However, after the keyboard device 1 inputs data, the main body 7
Even though the time T until the signal is output is not constant, the keys must be pressed at intervals close to the longest time, which has the disadvantage of slowing down the keying speed.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、打鍵処理が行なわれないことをキーボ
ード側で自動的に表示することによシ、キーボード操作
者に注意を促すキーボード装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a keyboard device that automatically displays on the keyboard side that no keystroke processing will be performed, thereby alerting a keyboard operator.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明においては、まずキ
ーボード装置がキーコードデータを出力したことを検出
し、次に、本体が前記キーコードデータを受託したこと
を示すACK信号を出力したことを検出し、発音体ある
いは発光体を用いて、このキーボード側プロセッサが待
機している期間をキーボード側で表示することを特徴と
している。
In order to achieve the above object, the present invention first detects that the keyboard device has outputted key code data, and then detects that the main body has outputted an ACK signal indicating that the key code data has been accepted. It is characterized by detecting the waiting period of the keyboard-side processor and displaying it on the keyboard side using a sounding body or a light-emitting body.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第5図は本発明によるキーボード装置の一実施例を示す
ものである。1から8は従来例で述べたものと同機能で
ある。9 、10.11.17はそれぞれ本発明の最も
重要な部分である打鍵不可表示制御信号線、打鍵不可表
示回路、打鍵不可表示制御ボート、打鍵不可期間検出回
路である。
FIG. 5 shows an embodiment of a keyboard device according to the present invention. 1 to 8 have the same functions as those described in the conventional example. Reference numerals 9, 10, 11, and 17 are the most important parts of the present invention, such as a keystroke disabled display control signal line, a keystroke disabled display circuit, a keystroke disabled display control board, and a keystroke disabled period detection circuit, respectively.

従来例で述べたようにプロセッサ5は常時キーマトリッ
クス2を走査しておシ、打鍵を検出したとき、本体7に
対しデータ線6によりキーコードデータを送出し、本体
7からのACK信号を検出するまで待機する。本実施例
では、この待機状態をキーボード側プロセッサ5のプロ
グラムで構成した打鍵不可期間検出回路17により検出
し前記プロセッサ5の打鍵不可表示制御ボート、および
打鍵不可表示制御信号線9を通して打鍵不可表示回路1
0を制御する。例えばプロセッサ5に日立の8ビツトシ
ングルチツプマイクロコンピユータユニツトHI)68
05μを使用した場合、入出力ボートとして24ボート
持っており、ソフトウェアにて、1つの命令で1ボート
ずつ5rレベル、QVレベルにすることが可能である。
As described in the conventional example, the processor 5 constantly scans the key matrix 2 and when it detects a keystroke, sends key code data to the main body 7 through the data line 6, and detects an ACK signal from the main body 7. Wait until In this embodiment, this standby state is detected by the keystroke disabled period detection circuit 17 configured by the program of the keyboard side processor 5, and is passed through the keystroke disabled display control port of the processor 5 and the keystroke disabled display control signal line 9 to the keystroke disabled display circuit. 1
Controls 0. For example, the processor 5 is equipped with Hitachi's 8-bit single-chip microcomputer unit HI)68.
When using 05μ, it has 24 input/output ports, and it is possible to set each boat to 5R level and QV level with one command using software.

そこで、この24ポートのうちの1ボートを本発明の打
鍵不可表示制御ボート11に割シ付け、打鍵不可表示制
御信号線9を接続する。第6図に本実施例のプロセッサ
5のデータ送出部の流れ図を示し、以下説明する。プロ
セッサ5は、(1)本体7にキーコードデータを送出し
たのち、(If)あらかじめOrレベルに設定しておい
た打鍵不可表示制御ボート11を5rレベルにして、打
鍵不可表示制御信号線9に信号出力し打鍵不可表示回路
10で表示させる。その後、(Ill) Acx信号を
検出するまで待機しておシ、検出したのちはOv)再び
打鍵不可表示制御ボート11をOVレベルにし、打鍵不
可表示回路10の表示を解除する。
Therefore, one port among these 24 ports is assigned to the keystroke-disabled display control board 11 of the present invention, and the keystroke-disabled display control signal line 9 is connected to it. FIG. 6 shows a flowchart of the data sending section of the processor 5 of this embodiment, and will be described below. The processor 5 (1) sends the key code data to the main body 7, and then (If) sets the keystroke-disabled display control board 11, which has been previously set to the Or level, to the 5r level, and sends the keystroke-disabled display control signal line 9 to the 5r level. A signal is outputted and displayed by the keystroke disabled display circuit 10. Thereafter, the system waits until the (Ill)Acx signal is detected, and then (Ov) sets the keystroke-disabled display control board 11 to the OV level again to cancel the display of the keystroke-disabled display circuit 10.

前記番号(1) (II) (ill) 1lv)は第
6図17)処[’件に−i している。第6図ではAC
K信号を永久に待つ流れ図を示したが、従来例の第4図
で述べた流れ図について本、第7図のように変更するこ
とにより同様に実現できることは言うまでも々い。
The above number (1) (II) (ill) 1lv) is -i in Figure 6 17). In Figure 6, AC
Although the flowchart for waiting forever for the K signal has been shown, it goes without saying that the same can be achieved by modifying the flowchart described in FIG. 4 of the conventional example as shown in FIG. 7.

本実施例を実現するための打鍵不可表示回路10の具体
例を第8図、第9図に示す。第8図は発光体による表示
方法を示したもので、9,10は前記実施例で示したも
のと同機能である。12は論理反転回路、13はLED
 (Light Ern1ttin11iioda )
 、 14は抵抗を示す。打鍵不可表示制御信号線9が
5Vレベルになると、論理反転回路12によシLEE)
 13のカソードはOrレベルとなシ前記LED15に
抵抗14で決定する電流が流れ、発光する。第9図は発
音体による表示方法を示したもので、9,10は前記実
施例で示したものと同機能である。15はスピーカ、1
6はトランジス、タを示す。前記発光体による表示方法
と同様に、打鍵不可表示制御信号線9が5rレベルにな
るとトランジスタ16はコレクタ、エミッタ間がON状
態となシ、スピーカ15に電流が流れ、発音する。他の
目的に表示回路を持っているキーボード装置の場合、そ
れら表示回路を前記打鍵不可表示回路10と共用できる
ことは言うまでもなり0本実施例によれば、キーボード
制御用プロセッサにて、打鍵不可期間を検出するため、
打鍵不可表示回路のみを付加するだけで本発明の目的を
容易に達成することができる。
A specific example of the key-unable display circuit 10 for realizing this embodiment is shown in FIGS. 8 and 9. FIG. 8 shows a display method using a light emitting body, and numerals 9 and 10 have the same functions as those shown in the previous embodiment. 12 is a logic inversion circuit, 13 is an LED
(Light Ern1ttin11iioda)
, 14 indicates resistance. When the keystroke-disabled display control signal line 9 reaches the 5V level, the logic inverter circuit 12 turns off the signal (LEE).
When the cathode 13 is at the Or level, a current determined by the resistor 14 flows through the LED 15, and it emits light. FIG. 9 shows a display method using a sounding body, and numerals 9 and 10 have the same functions as those shown in the previous embodiment. 15 is a speaker, 1
6 indicates a transistor. Similar to the display method using the light emitting body, when the key press disabled display control signal line 9 reaches the 5r level, the transistor 16 is turned on between the collector and the emitter, and current flows through the speaker 15, producing sound. In the case of a keyboard device having a display circuit for another purpose, it goes without saying that these display circuits can be used in common with the keystroke disabled display circuit 10.According to this embodiment, the keyboard control processor controls the keystroke disabled period. To detect
The object of the present invention can be easily achieved by simply adding a keystroke-disabled display circuit.

次に他の実施例を示す。第10図は本実施例を示すもの
であり、1〜10.17は前記実施例で示したものと同
機能である。本実施例では、データ#6とACK信号線
8を監視することにより前、記打鍵不可期間を検出する
。以下図を用いて動作を説明する。
Next, another example will be shown. FIG. 10 shows this embodiment, and 1 to 10.17 have the same functions as those shown in the previous embodiment. In this embodiment, the above-mentioned keystroke disabled period is detected by monitoring the data #6 and the ACK signal line 8. The operation will be explained below using figures.

前記第2図で示したように打鍵不可期間とは、データ線
6にキーコードデータ出力を開始してからACIK信号
@8上でACK信号が検出されるまでの時間Tである。
As shown in FIG. 2, the keystroke disabled period is the time T from the start of key code data output to the data line 6 until the ACK signal is detected on the ACIK signal @8.

よって、本実施例ではキーコードデータが出力された時
を検出し、ACK信号線8上でACK信号を検出するま
で、打鍵不可表示制御信号線9に打鍵不可表示信号を出
力し続ける打鍵不可期間検出回路17を設けることによ
シ本発明の目的を達成する。
Therefore, in the present embodiment, the keystroke disabled period is such that the keystroke disabled display signal continues to be outputted to the keystroke disabled display control signal line 9 until the time when the key code data is output is detected and the ACK signal is detected on the ACK signal line 8. By providing the detection circuit 17, the object of the present invention is achieved.

本実施例を実現するための打鍵不可期間検出回路17の
具体例を二側示す。第11図は、前記データ線6が8ビ
ット並列データ線の場合の具体例であp、6,8,9.
16は前記実施例で示したものと同機能、18は論理和
回路、19はデータ検出信号線、20はD−7リツプフ
ロツプである。
Two specific examples of the keystroke disabled period detection circuit 17 for realizing this embodiment are shown below. FIG. 11 shows a specific example where the data line 6 is an 8-bit parallel data line, p, 6, 8, 9.
16 is the same function as that shown in the previous embodiment, 18 is an OR circuit, 19 is a data detection signal line, and 20 is a D-7 lip-flop.

データ線6は、データが出力されていない時は常時OV
レベルとなっている。今、データ線6にキーコードデー
タが出力されると、8ビツトのデータ線のうち少なくと
も1本け5Vレベルになる。よって、データ検出信号線
19は論理和回路18によりキーコードデータが出力さ
れた時のみ5rレベルとなシ、データ検出信号が出力さ
れる。前もってQ出力がクリア(QFレベル)されてい
るD−7リツプフロツプ20は前記データ検出信号の立
ち上がシパルスをクロック入力とし、5Vにプルアップ
されているD端子の入力値をラッチし、Q出力は5Vレ
ベルとなり、打鍵不可表示制御信号線9に打鍵不可表示
信号が出力される。その後、本体側からACK信号線8
を通してOVレベルのACK信号が打鍵不可期間検出回
路17を通過する際にD−7リツプフロツプ20はクリ
アされ、Q出力はOVレベルとなり打鍵不可表示信号は
解除される。
Data line 6 is always OV when no data is output.
level. Now, when key code data is output to the data line 6, at least one of the 8-bit data lines becomes 5V level. Therefore, the data detection signal line 19 is set to the 5r level only when the OR circuit 18 outputs the key code data, and a data detection signal is output. The D-7 lip-flop 20, whose Q output has been cleared (QF level) in advance, uses the rising pulse of the data detection signal as a clock input, latches the input value of the D terminal pulled up to 5V, and outputs the Q output. becomes the 5V level, and a keystroke-disabled display signal is output to the keystroke-disabled display control signal line 9. After that, the ACK signal line 8 is sent from the main body side.
When the ACK signal at the OV level passes through the keystroke disabled period detection circuit 17, the D-7 lip-flop 20 is cleared, and the Q output becomes the OV level, and the keystroke disabled display signal is canceled.

本具体例ではデータ線6が8ビット並列データ線の場合
を示したが、ビット数が何ビットであっても、論理和回
路18の入力数を増減し、全ビットのデータ線を入力す
ることにより同様に実現できることは言うまでもない。
In this example, the data line 6 is an 8-bit parallel data line, but no matter how many bits there are, the number of inputs to the OR circuit 18 can be increased or decreased to input data lines for all bits. Needless to say, the same can be achieved by

次にデータ線6が8ビット直列データ線の場合の具体例
を示す。第12図は、日立のパーソナルコンピュータM
B−16000シリーズのキーボードのデータ送出手順
を示す図であシデータ線とクロック線動2本を使用して
本体に対しデータを送出する。データは総てクロックの
立ち下がシで確定するように送出され、8ビツトデータ
送出に先立ちスタートビットとしてデータ線を5rレベ
ルのまま、クロックを一回立ち下げる。
Next, a specific example will be shown in which the data line 6 is an 8-bit serial data line. Figure 12 shows Hitachi's personal computer M
This is a diagram showing the data sending procedure of the B-16000 series keyboard. Data is sent to the main body using a data line and two clock lines. All data is sent out so that the falling edge of the clock is determined by the rising edge. Prior to sending out 8-bit data, the clock is lowered once while the data line is kept at the 5R level as a start bit.

第15図はこの場合の打鍵不可期間検出回路17の具体
例であり、6,8,9.17は前記具体例で示したもの
と同機能、21は前記クロック線、22は論理反転回路
、23はD−7リツプフロツプである。クロック線21
は通常5Vレベルになっておシ、データ送出が開始され
ると、前記したように、スタートビットを送出するため
にOrレベルへと立ち下がる。論理反転回路22は、こ
の立ち下がシを立ち上がりへと変換し、前もってQ出力
がクリア(OVレベル)されているD−7リツプフロツ
プ23は前記論理反転回路22の立ち上がりパルスをク
ロックとして受け、5Vレベルにプルアップされている
D端子の入力値をラッチしQ出力は5rレベルとなシ打
鍵不可表示制御信号線9に打鍵不可表示信号が出力され
る。以下クロック線21#′i8ビツトのデータを送出
するために第12図に示したように8回立ち下がるがD
−7リツプフロツプ23のデータ入力は前記したように
5Vレベルに固足されておシQ出力1j5Fレベルのt
tでQ出力は5Vレベルのままで変化しない。その後、
データを受けとった本体からACK信号線8を通してO
rレベルのACK信号が打鍵不可期間検出回路17を通
過する際KD−7リツプフロツプ23はクリアされ、Q
出力はOVレベルと々シ打鍵不可表示信号は解除される
FIG. 15 shows a specific example of the keystroke disabled period detection circuit 17 in this case, where 6, 8, 9, and 17 have the same functions as those shown in the specific example, 21 is the clock line, 22 is a logic inversion circuit, 23 is a D-7 lip-flop. clock line 21
Normally, the voltage is at the 5V level, and when data transmission is started, it falls to the Or level in order to transmit the start bit, as described above. The logic inverting circuit 22 converts this falling edge into a rising edge, and the D-7 lip-flop 23, whose Q output has been cleared (OV level) in advance, receives the rising pulse of the logic inverting circuit 22 as a clock and outputs a 5V voltage. The input value of the D terminal which is pulled up to the level is latched, and the Q output is at the 5r level.A keystroke not allowed display signal is output to the keystroke not allowed display control signal line 9. Thereafter, in order to send out 8-bit data on the clock line 21#'i, the clock line 21#'i falls eight times as shown in FIG.
The data input of the -7 lip-flop 23 is fixed at the 5V level as described above, and the Q output 1j5F level t
At t, the Q output remains at the 5V level and does not change. after that,
O through the ACK signal line 8 from the main body that received the data
When the r level ACK signal passes through the keystroke disabled period detection circuit 17, the KD-7 lip-flop 23 is cleared and the Q
The output is at the OV level and the keystroke prohibition display signal is canceled.

本具体例ではデータ送出が2線式のスタートビット付8
ビツト並列データ送出の場合を示したが、ビット数が何
ビットであっても、ま721.はスタートビットが無い
場合、さらにはデータ線1本だけの1線式の場合でもデ
ータ送出の最初の立ち下がりパルス、あるいは、論理反
転回路22を取シ、立ち上がりパルスを検出することに
よシ同様に実現できることは言うまでもない。
In this specific example, the data transmission is a 2-wire type 8 with a start bit.
Although the case of bit parallel data transmission has been shown, no matter how many bits there are, 721. When there is no start bit, or even in the case of a 1-wire system with only one data line, it is possible to detect the first falling pulse of data transmission, or the logic inversion circuit 22 and the rising pulse. It goes without saying that this can be achieved.

本実施例によれば、キーボード制御用プロセッサの負担
を全く増加させずにあらゆるデータ出力形式に対しても
本発明の目的を実現することができる。
According to this embodiment, the object of the present invention can be achieved for all data output formats without increasing the burden on the keyboard control processor at all.

〔発明の効果〕〔Effect of the invention〕

以上述べたように、本発明によればキーボード装置がデ
ータを出力し、本体がACK信号を出力するまでのキー
ボード側プロセッサが待機シている間をキーボード側で
検出することによシ、発光体0発音体等を用いてキーボ
ード装置の待機状態を表示することができるので、本体
側プロセッサの負担を増加させずに、キーボード装作者
はキーボード装置の処理状態をキーボード側で監視しな
がら確実に打鍵することができる。
As described above, according to the present invention, by detecting on the keyboard side the period during which the keyboard processor is on standby until the keyboard device outputs data and the main body outputs an ACK signal, Since the standby state of the keyboard device can be displayed using a 0 sounding body, etc., the keyboard user can reliably type keys while monitoring the processing state of the keyboard device on the keyboard side, without increasing the burden on the main body processor. can do.

又、表示状態によシ、キーボード装置の診断を行なうこ
ともできる。例えば、前記打鍵不可表示が連続して行な
われるときけACK信号線8に異常があると思われ、通
常よシも表示時間が長いときには本体側のデータ処理に
異常があると思われ、全く表示しないときにはデータ線
に異常があると思われる。又、日立のパーソナルコンピ
ュータMB−6890,MB−16001などでは打鍵
した場合、その確認音としてスピーカによシフリック音
を出力しているが、本発明による打鍵不可表示回路10
に発音体を使用した場合、前記クリック音と同等の機能
も持たせることができる。
Also, the keyboard device can be diagnosed based on the display state. For example, if the above-mentioned keystroke not possible display occurs continuously, there may be an abnormality in the ACK signal line 8, and if the display time is longer than usual, there may be an abnormality in the data processing on the main body side, and no display is displayed. If it does not, there is probably an abnormality in the data line. Furthermore, when a key is pressed in Hitachi's personal computers MB-6890, MB-16001, etc., a shiflic sound is output from the speaker as a confirmation sound.
If a sounding body is used for the click sound, it can also have the same function as the click sound.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のキーボード装置ブロック図、第2図は打
鍵不可期間を示すデータ線及びACK信号線のタイムチ
ャート図、第3図、第4図は第1図におけるキーボード
制御プロセッサのデータ送出時の流れ図、第5図は本発
明のキーボード装置の一実施例を示すブロック図、第6
図。 第7図は第5図におけるキーボード用プロセッサのデー
タ送出時の流れ図、第8図、第9図は第5図における打
鍵不可表示回路の具体例を示す回路図、第10図は本発
明のキーボード装置の他の実施例を示すブロック図、第
11図は第10図における打鍵不可期間検出回路の一具
体例を示す回路図、第12図は、直列データ転送の一具
体例を示すタイムチャート図、第13図は第10図にお
ける打鍵不可期間検出回路の他の具体例を示す回路図で
ある。 1・・・キーボード装置 5・・・キーボード制御処理回路 6・・・データ線 7・・・本体 8・・・ACK信号線 9・・・打鍵不可表示制御信号線 10・・・打鍵不可表示回路 11・・・打鍵不可表示制御ポート 17・・・打鍵不可期間検出回路 代理人弁理士 高 橋 明 夫 第17 第2図 苧3図 柄4図 U 第6図 第77 19図 //)
FIG. 1 is a block diagram of a conventional keyboard device, FIG. 2 is a time chart of a data line and an ACK signal line indicating a keystroke disabled period, and FIGS. 3 and 4 are when the keyboard control processor in FIG. 1 sends data. FIG. 5 is a block diagram showing an embodiment of the keyboard device of the present invention; FIG.
figure. FIG. 7 is a flowchart when the keyboard processor in FIG. 5 sends data, FIGS. 8 and 9 are circuit diagrams showing specific examples of the key-not-keying display circuit in FIG. 5, and FIG. 10 is a keyboard according to the present invention. A block diagram showing another embodiment of the device, FIG. 11 is a circuit diagram showing a specific example of the keystroke disabled period detection circuit in FIG. 10, and FIG. 12 is a time chart showing a specific example of serial data transfer. , FIG. 13 is a circuit diagram showing another specific example of the keystroke disabled period detection circuit in FIG. 10. 1... Keyboard device 5... Keyboard control processing circuit 6... Data line 7... Main body 8... ACK signal line 9... Keystroke not allowed display control signal line 10... Keystroke not allowed display circuit 11... Keystroke disabled display control port 17... Keystroke disabled period detection circuit Representative Patent Attorney Akio Takahashi No. 17 Figure 2 Bamboo 3 Design 4 Figure U Figure 6 Figure 77 Figure 19//)

Claims (1)

【特許請求の範囲】[Claims] 1、 複数個のキースイッチと、キーが操作されたとき
、該キーの位置を検出し、その位置をデータとして他の
処理系に出力するキーボード用制御処理回路を有したキ
ーボード装置において、前記キーボード制御処理回路の
打鍵処理が行なわれない期間であることを検出する打鍵
不可期間検出回路と、前記打鍵不可期間を表示する打鍵
不可表示回路とを設け、前記打鍵不可期間検出回路にお
いて打鍵不可期間を検出したとき、前記打鍵不可表示回
路で打鍵不可状態を表示することを特徴とするキーボー
ド装置。
1. A keyboard device having a plurality of key switches and a keyboard control processing circuit that detects the position of a key when the key is operated and outputs the position as data to another processing system. A keystroke disabled period detection circuit for detecting a period in which no keystroke processing is performed in the control processing circuit and a keystroke disabled display circuit for displaying the keystroke disabled period are provided, and the keystroke disabled period detection circuit detects the keystroke disabled period. A keyboard device characterized in that, when detected, the keystroke-disabled display circuit displays a keystroke-disabled state.
JP59092855A 1984-05-11 1984-05-11 Keyboard device Pending JPS60237525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59092855A JPS60237525A (en) 1984-05-11 1984-05-11 Keyboard device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59092855A JPS60237525A (en) 1984-05-11 1984-05-11 Keyboard device

Publications (1)

Publication Number Publication Date
JPS60237525A true JPS60237525A (en) 1985-11-26

Family

ID=14066039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59092855A Pending JPS60237525A (en) 1984-05-11 1984-05-11 Keyboard device

Country Status (1)

Country Link
JP (1) JPS60237525A (en)

Similar Documents

Publication Publication Date Title
JPS61134823A (en) Apparatus for warning of drop in power source voltage
US4710869A (en) Key input data emulation system
US6540144B1 (en) Techniques for interfacing a bar code scanner to a PC using a keyboard retransmit protocol
JPH09231090A (en) Method and circuit for generating interruption signal
US8842025B2 (en) Method of setting specific scan codes for manual input device
US20090037630A1 (en) Information processing apparatus and smi processing method thereof
JPS60237525A (en) Keyboard device
US6065074A (en) Multi-function peripheral device for preventing the execution of interfering or redundant tasks
JPH09319475A (en) Power source control system-integrated computer
JP2829137B2 (en) External keyboard connection confirmation device
JP2797756B2 (en) Connection determination method for controlled devices
JPH10240416A (en) Keyboard device
JPS602686B2 (en) Repeat control method
JP3150396B2 (en) Printer control method
JP3017362B2 (en) Data processing device
JP3132203B2 (en) Wireless input device
JP2927189B2 (en) Printer interface device
JP2001325216A (en) Communication system switching device and communication system switching method
JP3189552B2 (en) Arithmetic unit
JPS59178533A (en) Keyboard type input device
JPH051486B2 (en)
JPH0580913A (en) Keyboard device
JP2893033B2 (en) DMA channel identification control method
KR940003557Y1 (en) Self-testing controller of vending machine using public communication line
JPH0118455B2 (en)