JPS60235514A - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JPS60235514A
JPS60235514A JP59090139A JP9013984A JPS60235514A JP S60235514 A JPS60235514 A JP S60235514A JP 59090139 A JP59090139 A JP 59090139A JP 9013984 A JP9013984 A JP 9013984A JP S60235514 A JPS60235514 A JP S60235514A
Authority
JP
Japan
Prior art keywords
current
transistor
collector
circuit
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59090139A
Other languages
Japanese (ja)
Other versions
JPH051647B2 (en
Inventor
Yoshiaki Sano
芳昭 佐野
Yasuhide Katagase
康英 片ケ瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59090139A priority Critical patent/JPS60235514A/en
Publication of JPS60235514A publication Critical patent/JPS60235514A/en
Publication of JPH051647B2 publication Critical patent/JPH051647B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/265Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To keep the ratio of currents at a reference side and an output side to a prescribed value with high accuracy without being affected by the condition such as a current amplification factor of each transistor (TR) by constituting the titled circuit with a current share circuit comprising a multi-collector TR. CONSTITUTION:An emitter of the multi-collector TrQ3 and a collector of a TrQ4 are connected together so as to constitute the current circuit of the reference side and collectors of Trs Q5, Q6 are connected together so as to constitute a current circuit of the output side. Then the area of the two collectors of the TrQ3 is made equal, a diode D2 is constituted of an NPN Tr whose collector and base are connected, for example, and the emitter area of the TrQ6 is, e.g., doubled to the emitter area of the Tr constituting the diode D2. Thus, when the current amplification factor of each Tr is sufficiently larger than ''1'' a reference current from an N1 and an output current I2 from an N2 are made equal.

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は、カレントミラー回路に関し、特に低の電流比
の精度を向上したカレントミラー回路に関する。
TECHNICAL FIELD OF THE INVENTION The present invention relates to a current mirror circuit, and more particularly to a current mirror circuit with improved accuracy at low current ratios.

(技術の背景) カレントミラー回路は、基準側の電流と出力側の電流と
の比を例えば“1”等のように所定の値にすることが可
能な回路であシ、各種の増幅器、測定器等に広く用いら
れている。このようなカレントミラー回路においては、
基準側の電流と出力側の電流との比率が種々の条件例え
ば電源電圧、周囲温度等が変化しても精度よく予め定め
られた比率に保たれることが要求される。
(Technical Background) A current mirror circuit is a circuit that can set the ratio of the reference side current to the output side current to a predetermined value, such as "1". Widely used for utensils, etc. In such a current mirror circuit,
It is required that the ratio between the current on the reference side and the current on the output side be maintained at a predetermined ratio with high accuracy even when various conditions such as power supply voltage and ambient temperature change.

(従来技術と問題点) 第3図は、従来形のカレントミラー回路の1例を示す。(Conventional technology and problems) FIG. 3 shows an example of a conventional current mirror circuit.

同図の回路は、PNP型トランジスタQ1%該トランジ
スタQlのコレクタとグランド間に接続されたダイオー
ドD1、該トランジスタQ1のコレクタにペースが接続
されエミッタが接地されたNPN型トランジスタQ2を
具備する。
The circuit shown in the figure includes a diode D1 connected between the collector of the PNP transistor Q1% and the ground, and an NPN transistor Q2 whose base is connected to the collector of the transistor Q1 and whose emitter is grounded.

第3図の回路においては、トランジスタQtのv!lB
の大きさに応じてトランジスタQ1のエミッタに流れる
電流11すなわち基準側の電流が定められる。トランジ
スタQlのコレクタ電流1!1はほぼエミッタ電流It
 と等しくなシこの電流■l′によってダイオードD1
の両端に所定の順方向電圧が生じる。そして、この順方
向電圧はトランジスタQ2のベースエミッタ間電圧とな
るからトランジスタQ−を流れるコレクタ電流1.はほ
ぼ電流11′シたがって電流IIに等しくなる。このよ
うにして、基準側の電流Ilにほぼ等しい出力側の電流
I2が得られる。
In the circuit of FIG. 3, v! of transistor Qt! lB
The current 11 flowing to the emitter of the transistor Q1, that is, the current on the reference side, is determined according to the magnitude of . The collector current 1!1 of the transistor Ql is almost the emitter current It
The diode D1 is caused by the current ■l' equal to
A predetermined forward voltage is generated across the terminal. Since this forward voltage becomes the base-emitter voltage of transistor Q2, collector current 1. is approximately equal to the current 11' and therefore to the current II. In this way, a current I2 on the output side is obtained which is approximately equal to the current Il on the reference side.

電流工1と工2の比率を以下に数式によってめる。PN
P型トランジスタQ!およびNPNPNPトランジスタ
の電流増幅率をそれぞれβli−よびβ2とすると以下
の各式が成立する。
The ratio of current work 1 and work 2 is determined by the following formula. P.N.
P-type transistor Q! When the current amplification factors of the NPNPNP transistors are βli- and β2, respectively, the following equations hold true.

これらの式(1) 、 (2)よシ となる。ところで、一般にモノリシックIC等において
は、PNP型トランジスタの電流増幅率は小さい。した
がって、式(3)よシ、電流11および工2の比率は主
としてPNP型トランジスタQ1の電流増幅率βlに依
存することとなる。例えばβ1=50、β、=100と
すると となシ、電流1.とI2の比は完全に@1#とならず約
4%の誤差があることがわかる。すなわち、従来形のカ
レントミラー回路においては、基準側の電流と出力側と
の電流との比率の精度があまり良好でないという不都合
があった。
These equations (1) and (2) are satisfied. Incidentally, in monolithic ICs and the like, the current amplification factor of a PNP transistor is generally small. Therefore, according to equation (3), the ratio of the current 11 and the current 2 mainly depends on the current amplification factor βl of the PNP transistor Q1. For example, if β1=50 and β=100, then the current 1. It can be seen that the ratio of I2 and I2 is not completely @1# and has an error of about 4%. That is, the conventional current mirror circuit has a problem in that the accuracy of the ratio between the reference side current and the output side current is not very good.

(発明の目的) 本発明の目的は、前述の従来形における問題点に鑑み、
カレントミラー回路において、マルチコレクタトランジ
スタ等によって構成される電流分配回路等を用いるとい
う構造に基づき、各トランジスタの電流増幅率等の種々
の条件に影響されることなく基準側の電流と出力側の電
流との比率を精度よく所定の値に維持できるようにする
ことにある。
(Object of the invention) The object of the present invention is to solve the problems of the conventional type described above.
In a current mirror circuit, based on a structure that uses a current distribution circuit etc. composed of multi-collector transistors, the current on the reference side and the current on the output side are independent of various conditions such as the current amplification factor of each transistor. The objective is to maintain the ratio between the

(発明の構成) そしてこの目的は、本発明によれば、バイアス電流また
は電圧の大きさに応じて流れる第1の電流を第2および
第3の電流に分配する電流分配回路、ペースおよびエミ
ッタがそれぞれ共通接続され該第2の電流が共通ペース
回路に印加される第1および第2のトランジスタ、およ
びペースエミッタ間にダイオードが接続されペースに該
第3の電流を受ける第3のトランジスタを具備し、該第
1の電流と該第1のトランジスタのコレクタ電流を合成
した電流と、該第2のトランジスタのコレクタ電流と該
第3のトランジスタのコレクタ電流を合成した電流が等
しくなるように動作することを特徴とするカレントミラ
ー回路を提供することによって達成される。
(Structure of the Invention) According to the present invention, a current distribution circuit, a pace and an emitter which distributes a first current flowing in accordance with the magnitude of a bias current or voltage into a second and a third current is provided. first and second transistors each connected in common and applying the second current to the common pace circuit; and a third transistor having a diode connected between the pace emitters and receiving the third current to the pace. , operate so that a current obtained by combining the first current and the collector current of the first transistor becomes equal to a current obtained by combining the collector current of the second transistor and the collector current of the third transistor. This is achieved by providing a current mirror circuit featuring:

(発明の実施例) 以下、図面によシ本発明の詳細な説明する。(Example of the invention) Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明の1実施例に係わるカレントミラー回
路の構成を示す。同図のカレントミラー回路は、PNP
型マルチコレクタトランジスタQ3、ペースおよびエミ
ッタが互いに接続され共通ペース回路がマルチコレクタ
トランジスタQ8の1つのコレクタに接続されかつエミ
ッタが共に接地されたNPNPNPトランジスタおよび
Q5、マルチコレクタトランジスタQ3の他のコレクタ
にペースが接続されエミッタが接地されたNPNPNP
トランジスタ、および該トランジスタQ6のペースエミ
ッタ間に接続されたダイオードD2等によって構成され
る。マルチコレクタトランジスタQ3のエミッタとトラ
ンジスタQ4のコレクタが互いに接続されて基準側の電
流回路が構成され、トランジスタQsおよびQ6のコレ
クタが共に接続されて出力側の電流回路が構成されてい
る。そして、マルチコレクタトランジスタQ3の2つの
コレクタの面積は同じにされておシ、したがりてこれら
2つのコレクタに流れる電流が等しくなるように構成さ
れている。また、ダイオードD、は実際には例えばコレ
クタペース間が接続されたNPNW )ランジスタに°
よって構成され、かつトランジスタQ6のエミッタ面積
はダイオードD2を構成するトランジスタのエミッタ面
積の例えば2倍の大きさとされている。
FIG. 1 shows the configuration of a current mirror circuit according to one embodiment of the present invention. The current mirror circuit in the same figure is a PNP
type multi-collector transistor Q3, an NPNPNP transistor whose pace and emitter are connected together and a common pace circuit connected to one collector of multi-collector transistor Q8 and whose emitters are both grounded; and Q5, a paste to the other collector of multi-collector transistor Q3. is connected and the emitter is grounded.
It is composed of a transistor, a diode D2 connected between the pace emitter of the transistor Q6, and the like. The emitter of multi-collector transistor Q3 and the collector of transistor Q4 are connected together to form a reference side current circuit, and the collectors of transistors Qs and Q6 are connected together to form an output side current circuit. The area of the two collectors of the multi-collector transistor Q3 is made the same, so that the current flowing through these two collectors is equal. In addition, the diode D is actually connected to, for example, an NPNW transistor connected between the collector and the conductor.
Thus, the emitter area of the transistor Q6 is, for example, twice as large as the emitter area of the transistor constituting the diode D2.

第1図の回路において、ノードN1からグランド側に流
れる基準電流を11 とし、ノードN2からグランド側
に流れる出力電流をI2とする。また、トランジスタQ
3のエミ、り電流を11′、トランジスタQ4のコレク
タ電流をI1“、トランジスタQ6のコレクタ電流を1
./とする。この場合11=r!’+ri” ・・・(
4) であシ、トランジスタQ4およびQsはペースおよびエ
ミ、りが互いに接続されているからトランジスタQ6の
コレクタ電流はトランジスタQ4のコレクタ電流と同じ
になLll“となる。したがって、これらのトランジス
タQ4およびQsのペースに流れる電流の総和は2It
//x となる。一方、トランジスタQ3の各コレクタ
に流れる電流は6各(If’/2 ) xβ1/(1+
βl)となる。トランジスタQ6に流れる電流は、 より となる。したがって また 1 2 ;I 2’+ I 1“ ・・・(6)となる
から、これらの式(4)、(5)、(6)よりしたがっ
て β2+3 (9)式において、β1〉l、I2〉1とすると第2項
を無視できるから となる。すなわち、各トランジスタの電流増幅率β1お
よびI2が1よシ充分大きい場合には電流11と工2が
等しくなることがわかる。
In the circuit shown in FIG. 1, the reference current flowing from the node N1 to the ground side is 11, and the output current flowing from the node N2 to the ground side is I2. Also, transistor Q
The emitter current of 3 is 11', the collector current of transistor Q4 is I1'', and the collector current of transistor Q6 is 1.
.. /. In this case 11=r! '+ri'...(
4) Since the transistors Q4 and Qs are connected to each other at their base and emitters, the collector current of the transistor Q6 is the same as the collector current of the transistor Q4. Therefore, these transistors Q4 and The total amount of current flowing at the pace of Qs is 2It
//x becomes. On the other hand, the current flowing through each collector of transistor Q3 is 6 (If'/2) x β1/(1+
βl). The current flowing through the transistor Q6 is as follows. Therefore, 1 2 ; I 2'+ I 1" ...(6). From these equations (4), (5), and (6), therefore, β2+3 In equation (9), β1>l, I2 >1, the second term can be ignored.In other words, it can be seen that if the current amplification factors β1 and I2 of each transistor are sufficiently larger than 1, the current 11 and the current 2 are equal.

1例として、β1=59.βz=100として(9)式
より電流比をめると となシ、基準側の電流11と出力側の電流工2の誤差は
約0.2%となり前述の従来形の場合に比べて大幅に改
善されていることがわかる。
As an example, β1=59. When βz=100 and the current ratio is calculated from equation (9), the error between the reference side current 11 and the output side current 2 is approximately 0.2%, which is significantly greater than in the case of the conventional type described above. It can be seen that this has been improved.

第2図は、本発明の他の実施例に係わるカレントミラー
回路を示す。同図の回路においては、第1図の回路にお
けるマルチコレクタトランジスタQ3に替えてペースお
よびエミッ・りが互いに接続された2個のPNP型トラ
ンジスタQ7およびQsが用いられている。その他の部
分は第1図の回路と同じであり、同一回路素子は同一参
照符号で示されている。
FIG. 2 shows a current mirror circuit according to another embodiment of the invention. In the circuit shown in FIG. 1, two PNP transistors Q7 and Qs whose base and emitter are connected to each other are used in place of the multi-collector transistor Q3 in the circuit shown in FIG. The other parts are the same as the circuit of FIG. 1, and the same circuit elements are designated with the same reference numerals.

第2図の回路においては、第1図の回路におけるトラン
ジスタQ3のエミッタ電流Il′が等分されて各トラン
ジスタQ7およびQsのエミッタに流れ、各トランジス
タQ7およびQsのコレクタ電流は互いに等し欠それぞ
れ第1図のマルチコレクタトランジスタQ3の各コレク
タに流れる電流と同じ大きさとなる。したがって、前述
の説明から明らかなように基準側の電流Ilと出力側の
電流I2との比は第1図の場合と同じ値となる。
In the circuit of FIG. 2, the emitter current Il' of transistor Q3 in the circuit of FIG. This has the same magnitude as the current flowing through each collector of the multi-collector transistor Q3 shown in FIG. Therefore, as is clear from the above description, the ratio between the reference side current Il and the output side current I2 has the same value as in the case of FIG.

なお、第1図および第2図の回路において、トランジス
タQ6のエミッタ面積は他のトランジスタの2倍前後の
値の場合に基準側および出力側の電流比の誤差が極めて
小さくなるが、トランジスタQ6のエミッタ面積が必ず
しもD2のトランジスタの2倍でない場合にも本発明に
係わる回路によれば従来形の回路に比して電流比の誤差
を充分に小さくすることが可能となる。
Note that in the circuits of FIGS. 1 and 2, when the emitter area of transistor Q6 is approximately twice that of other transistors, the error in the current ratio between the reference side and the output side becomes extremely small; Even when the emitter area is not necessarily twice that of the transistor D2, the circuit according to the present invention makes it possible to sufficiently reduce the error in current ratio compared to the conventional circuit.

(発明の効果) 以上のように本発明によれば、マルチコレクタトランジ
スタ等を用いた電流分配回路を用いてカレントミラー回
路を構成したから、基準側の電流と出力側の電流との電
流比誤差が各トランジスタの電流増幅率等の影響を受け
ることなく極めて小さくすることが可能になシ、カレン
トミラー回路を用いた回路装置の性能および信頼性等を
飛躍的に向上させることが可能になる。
(Effects of the Invention) As described above, according to the present invention, since a current mirror circuit is configured using a current distribution circuit using a multi-collector transistor, etc., the current ratio error between the reference side current and the output side current is can be made extremely small without being affected by the current amplification factor of each transistor, and it is possible to dramatically improve the performance and reliability of a circuit device using a current mirror circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の1実施例に係わるカレントミラー回路
を示す電気回路図、第2図は本発明の他の実施例に係わ
るカレントミラー回路を示す電気回路図、そして第3図
は従来形のカレントミラー回路を示す電気回路図である
。 Ql、Q7 、Ql・・・PNP型トランジスタ、Q2
1Q4 * Q5 + Q6 ”’NPN型トランジス
タ、Qa”・PNP型マルチコレクタトランジスタ、D
l 、D2・・・ダイオード、vBll・・・バイアス
電源。 特許出願人 富士通株式会社 特許出願代理人 弁理士 宮 木 朗 弁理士 西、!舘 和 之 弁理士 内 1)幸 男 弁理士 山 口 昭 之 第1梱 N、 N2 @2し1 第30 1
FIG. 1 is an electric circuit diagram showing a current mirror circuit according to one embodiment of the present invention, FIG. 2 is an electric circuit diagram showing a current mirror circuit according to another embodiment of the present invention, and FIG. 3 is a conventional type FIG. 2 is an electrical circuit diagram showing a current mirror circuit of FIG. Ql, Q7, Ql...PNP type transistor, Q2
1Q4 * Q5 + Q6 ``'NPN type transistor, Qa''/PNP type multi-collector transistor, D
l, D2...diode, vBll...bias power supply. Patent applicant Fujitsu Ltd. Patent application agent Akira Miyagi Patent attorney Nishi,! Kazuyuki Tate Patent Attorney 1) Yukio Patent Attorney Akira Yamaguchi 1st package N, N2 @2shi1 30th 1st

Claims (1)

【特許請求の範囲】[Claims] バイアス電流または電圧の大きさに応じて流れる第1の
電流を第2および第3の電流に分配する電流分配回路、
ペースおよびエミッタがそれぞれ共通接続され該第2の
電流が共通ペース回路に印加される第1および第2のト
ランジスタ、およびペースエミッタ間にダイオードが接
続されペースに該第3の電流を受ける第3のトランジス
タ’に具備し、該第1の電流と該第1のトランジスタの
コレクタ電流を合成した電流と、該第2のトランジスp
cvコレクタ電流と該第3のトランジスタのコレクタ電
流を合成した電流が等しくなるように動作することを特
徴とするカレントミラー回路。
a current distribution circuit that divides a first current flowing into second and third currents according to the magnitude of the bias current or voltage;
first and second transistors, each having a pace and an emitter connected in common and applying the second current to the common pace circuit; and a third transistor having a diode connected between the pace emitters and receiving the third current in the pace. a current that is a combination of the first current and the collector current of the first transistor;
A current mirror circuit characterized in that it operates so that a current obtained by combining the cv collector current and the collector current of the third transistor becomes equal.
JP59090139A 1984-05-08 1984-05-08 Current mirror circuit Granted JPS60235514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59090139A JPS60235514A (en) 1984-05-08 1984-05-08 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59090139A JPS60235514A (en) 1984-05-08 1984-05-08 Current mirror circuit

Publications (2)

Publication Number Publication Date
JPS60235514A true JPS60235514A (en) 1985-11-22
JPH051647B2 JPH051647B2 (en) 1993-01-08

Family

ID=13990173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59090139A Granted JPS60235514A (en) 1984-05-08 1984-05-08 Current mirror circuit

Country Status (1)

Country Link
JP (1) JPS60235514A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614867A (en) * 1994-06-28 1997-03-25 Harris Corp. Current follower with zero input impedance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614867A (en) * 1994-06-28 1997-03-25 Harris Corp. Current follower with zero input impedance

Also Published As

Publication number Publication date
JPH051647B2 (en) 1993-01-08

Similar Documents

Publication Publication Date Title
JPS5990412A (en) Bidirectional constant current driving circuit
JPH03119814A (en) Current mirror circuit
US7024448B2 (en) Multiplier
JPS60235514A (en) Current mirror circuit
JPS63214009A (en) Composite transistor
JPH05218799A (en) Impedance multiplier
JP2613944B2 (en) Current mirror circuit
JPH079615B2 (en) Absolute voltage-current conversion circuit
JP2908149B2 (en) Operational amplifier
JP2759226B2 (en) Reference voltage generation circuit
JPS61114609A (en) Wide-range amplifier circuit
JPH03744Y2 (en)
JPS63302609A (en) Differential amplifier circuit
JP3018486B2 (en) Bias circuit
KR900005303B1 (en) Bias circuit following source voltage
JPS6386606A (en) Current mirror circuit
JPH026684Y2 (en)
JPS6097705A (en) Differential amplifier
JPH02122713A (en) Gain controller
JPS5911924B2 (en) Parallel control type voltage stabilization circuit
JPH0675650A (en) Reference voltage generating circuit
JPH0732332B2 (en) Current conversion circuit
JPS5938821A (en) Constant current circuit
JPS59127410A (en) Current mirror circuit
JPS62100130A (en) Constant current circuit