JPS60231209A - ロボツトのパルス出力方式 - Google Patents
ロボツトのパルス出力方式Info
- Publication number
- JPS60231209A JPS60231209A JP8685684A JP8685684A JPS60231209A JP S60231209 A JPS60231209 A JP S60231209A JP 8685684 A JP8685684 A JP 8685684A JP 8685684 A JP8685684 A JP 8685684A JP S60231209 A JPS60231209 A JP S60231209A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- frequency
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4142—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by the use of a microprocessor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34215—Microprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Numerical Control (AREA)
- Manipulator (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、マイクロコンピュータの負荷を著しく軽減し
、ロボットを高分解能かつ高速化するロボットのパルス
出力方式に関するものである。
、ロボットを高分解能かつ高速化するロボットのパルス
出力方式に関するものである。
〈従来技術〉
近年、産業用ロボットの応用分野は塗装等の単純な作業
から、組立、調整等の複雑で精度を要求される作業へと
範囲が広がり、高速かつ高分解能な産業用ロボットが要
求されてきている。
から、組立、調整等の複雑で精度を要求される作業へと
範囲が広がり、高速かつ高分解能な産業用ロボットが要
求されてきている。
従来のパルス出力方式は第５図のような回路が使用され
ている。図において、１０は中央処理ユニット（以下Ｃ
ＰＵと呼ぶ）、１１はＣＰＵバス、１２は選択回路（デ
コーダ）である。
ている。図において、１０は中央処理ユニット（以下Ｃ
ＰＵと呼ぶ）、１１はＣＰＵバス、１２は選択回路（デ
コーダ）である。
ＣＰＵｌ０はソフトウェアによって駆動されるものであ
り、ＣＰＵ Ｉ ＯからＣＰＵバス１１にパルス出力用
のアドレスが出力されると、選択回路（デコーダ）１２
はこれをデコードしてワンショットのパルスを発生する
。つまり、出力パルスは、ＣＰＵｌ０からパルス出力用
アドレスが出される毎に１パルスを発生する。
り、ＣＰＵ Ｉ ＯからＣＰＵバス１１にパルス出力用
のアドレスが出力されると、選択回路（デコーダ）１２
はこれをデコードしてワンショットのパルスを発生する
。つまり、出力パルスは、ＣＰＵｌ０からパルス出力用
アドレスが出される毎に１パルスを発生する。
このように従来では、パルス出力用アドレスの出力間隔
及び出力数、すなわち、パルス出力周波数とパルス数は
、ＣＰＵｌ０のソフトウェアによって管理されていた。
及び出力数、すなわち、パルス出力周波数とパルス数は
、ＣＰＵｌ０のソフトウェアによって管理されていた。
従って、この方式では、最高パルス出力周波数がソフト
ウェアの動作速度により規制されてしまい、要求されて
いる高速パルスの仕様を満足できない。
ウェアの動作速度により規制されてしまい、要求されて
いる高速パルスの仕様を満足できない。
また、直線補間などの動作を、リアルタイムで演算し処
理しようとすると、第６図の動作図に示すように、演算
時にはパルス出力（所定アドレスの出力）ができず、不
連続部分を生じてしまい、高分解能かつ高速でスムーズ
な動きが望めないという欠点があった。
理しようとすると、第６図の動作図に示すように、演算
時にはパルス出力（所定アドレスの出力）ができず、不
連続部分を生じてしまい、高分解能かつ高速でスムーズ
な動きが望めないという欠点があった。
〈発明の目的〉
本発明は上記点に鑑みて、パルス出方周波数及びパルス
数の管理をハードウェアにもたせ、マイクロコンピュー
タ等のＣＰＵからは、パルス出力周波数とパルス数の数
値データのみをハードウェアニ出力するようにして、マ
イクロコンピュータの負荷を著しく軽減し、他のリアル
タイム演算等を行なう時間の余裕を作り、またソフトウ
ェアでは不可能な高いパルス出力周波数を出すこともで
きる、ロボットのパルス出力方式を提供するものである
。
数の管理をハードウェアにもたせ、マイクロコンピュー
タ等のＣＰＵからは、パルス出力周波数とパルス数の数
値データのみをハードウェアニ出力するようにして、マ
イクロコンピュータの負荷を著しく軽減し、他のリアル
タイム演算等を行なう時間の余裕を作り、またソフトウ
ェアでは不可能な高いパルス出力周波数を出すこともで
きる、ロボットのパルス出力方式を提供するものである
。
〈実施例〉
第１図は本発明の一実施例を示す回路構成図である。
ＩＯはＣＰＵ 、１１はＣＰＵバスで前述したとおりで
あるが、ＣＰＵｌ０からは出力周波数、出力パルス数及
びスタート信号のデータが出力される。
あるが、ＣＰＵｌ０からは出力周波数、出力パルス数及
びスタート信号のデータが出力される。
２１はスタート信号を記憶するためのＤタイプラッチ回
路、２２はＣＰＵＩ Ｏが判定した分局比データ（出力
周波数のデータに対応）をラッチして、基準クロック信
号を分周しパルス周波数を決定するラッチ付カウンター
、２３はＣＰＵｌ０が判定した出力パルス数のデータを
ラッチし、トリが信号を受けた後に、上記ラッチ付カウ
ンター２２から生成される分周クロック信号をカウント
ダウンするラッチ付カウンターである。２４はオアゲー
トで、分周クロック信号とラッチ付カウンター２３から
のカウンタ信号とを入力し、分周クロック信号の通過を
制御する。
路、２２はＣＰＵＩ Ｏが判定した分局比データ（出力
周波数のデータに対応）をラッチして、基準クロック信
号を分周しパルス周波数を決定するラッチ付カウンター
、２３はＣＰＵｌ０が判定した出力パルス数のデータを
ラッチし、トリが信号を受けた後に、上記ラッチ付カウ
ンター２２から生成される分周クロック信号をカウント
ダウンするラッチ付カウンターである。２４はオアゲー
トで、分周クロック信号とラッチ付カウンター２３から
のカウンタ信号とを入力し、分周クロック信号の通過を
制御する。
２５．２６はＤタイプのフリップフロップである。フリ
ップフロップ２５は、スタートラッチ信号とカウンタ信
号をアンドゲート２７によりゲートを取り、基本クロッ
ク信号によってラッチし前記トリが信号を生成する。フ
リップフロップ２６は、カウンタ信号の反転信号をクロ
ックとして、ル、タイプラッチ回路２１のクリア信号を
生成するものである。また、このフリップフロップ２６
にはトリガ信号が入力され、トリガ信号の入力によって
クリア信号が解除される。
ップフロップ２５は、スタートラッチ信号とカウンタ信
号をアンドゲート２７によりゲートを取り、基本クロッ
ク信号によってラッチし前記トリが信号を生成する。フ
リップフロップ２６は、カウンタ信号の反転信号をクロ
ックとして、ル、タイプラッチ回路２１のクリア信号を
生成するものである。また、このフリップフロップ２６
にはトリガ信号が入力され、トリガ信号の入力によって
クリア信号が解除される。
第１図の動作を第２図のタイムチャートを参照して説明
する。
する。
第２図はＣＰＵ １０により分周比データ” １／４”
。
。
出力パル数データＩＩ ３ ＩＩをラッチさせた時の動
作である。
作である。
ＣＰＵｌ０からのスタート信号がＤタイプラッチ回路２
１にラッチされると、フリップフロップ２５はトリが信
号を生成して、ラッチ付カウンター２３の動作を開始さ
せる。次にラッチ付カウンター２３は、分局クロック信
号と同期してカウンタ信号を出力し、オアゲート２３に
゛′Ｌ″ルベルの信号を与えて、パルス出力をエネーブ
ルにする。
１にラッチされると、フリップフロップ２５はトリが信
号を生成して、ラッチ付カウンター２３の動作を開始さ
せる。次にラッチ付カウンター２３は、分局クロック信
号と同期してカウンタ信号を出力し、オアゲート２３に
゛′Ｌ″ルベルの信号を与えて、パルス出力をエネーブ
ルにする。
出力されるパルスは、ラッチ付カウンター２２において
基本クロック信号を１／４分周した分局ダロック信号で
ある。
基本クロック信号を１／４分周した分局ダロック信号で
ある。
一方、カウンタ信号が出力されたことによって、フリッ
プフロップ２６からクリア信号を発生させて、スタート
ラッチ信号を解除する。また、アントゲ−）２７１Ｃで
スタートラッチ信号の受付けを禁止する。これは後述す
るが、ラッチ付カウンター２８の動作中に次のスタート
信号が書込まれても、フリップフロップ２５にラッチさ
れることを阻止するものである。
プフロップ２６からクリア信号を発生させて、スタート
ラッチ信号を解除する。また、アントゲ−）２７１Ｃで
スタートラッチ信号の受付けを禁止する。これは後述す
るが、ラッチ付カウンター２８の動作中に次のスタート
信号が書込まれても、フリップフロップ２５にラッチさ
れることを阻止するものである。
ラッチ付カウンター２３が分局クロック信号によりカウ
ントダウンされ、カウンタ値が零になると、カウンタ信
号の出力を解除（”Ｈ”レベルと）し、オアゲート２４
を閉じてパルス出力を禁止する。
ントダウンされ、カウンタ値が零になると、カウンタ信
号の出力を解除（”Ｈ”レベルと）し、オアゲート２４
を閉じてパルス出力を禁止する。
ラッチ付カウンター２３の動作中に次のスタート信号が
書込まれた場合、前述したように、アントゲ−）２７Ｖ
Ｃよりフリップフロップ２５へのラッチが阻止される。
書込まれた場合、前述したように、アントゲ−）２７Ｖ
Ｃよりフリップフロップ２５へのラッチが阻止される。
しかし、ラッチ付カウンター２３のカウンタ値が零にな
って、カウンタ信号が解除されれば、フリップフロップ
２５は基本クロック信号に同期してこれをラッチし、ト
リガ信号を生成する。そして、分周比データ” ］／４
″′、出力パルス数データ” ３ ”のラッチ条件の下
で再び同じ処理を繰返す。
って、カウンタ信号が解除されれば、フリップフロップ
２５は基本クロック信号に同期してこれをラッチし、ト
リガ信号を生成する。そして、分周比データ” ］／４
″′、出力パルス数データ” ３ ”のラッチ条件の下
で再び同じ処理を繰返す。
第１図のリードバッファ２８は、トリガ信号とカウンタ
信号をリードしてＣＰＵ １０１Ｃ入力スルもので、こ
れによって、ＣＰＵｌ０は常に外部のハードウェアの状
態を監視する必要がな（、う・イチ付カウンター２３が
動作中でも次のスタート信号が書込めるようにしている
。これは、上述のように、分周比データと出力パルス数
データを変更する必要がない場合に特に有効で、ＣＰＵ
ｌ０は、常にハードウェアの状態を監視することなく、
スタート信号さえ書込めば何度でも同じ処理が可能であ
り、カウンター動作と次のカウンター動作の間はハード
ウェアの処理時間だけで済むので、高速パルスの仕様に
充分適応させることができる。
信号をリードしてＣＰＵ １０１Ｃ入力スルもので、こ
れによって、ＣＰＵｌ０は常に外部のハードウェアの状
態を監視する必要がな（、う・イチ付カウンター２３が
動作中でも次のスタート信号が書込めるようにしている
。これは、上述のように、分周比データと出力パルス数
データを変更する必要がない場合に特に有効で、ＣＰＵ
ｌ０は、常にハードウェアの状態を監視することなく、
スタート信号さえ書込めば何度でも同じ処理が可能であ
り、カウンター動作と次のカウンター動作の間はハード
ウェアの処理時間だけで済むので、高速パルスの仕様に
充分適応させることができる。
また、分局比データ、出力パルス数データ等を変更する
場合は、リードバッファ２８でリードするカウンタ信号
がパＨ′″レベルとなるカウンター動作と次のカウンタ
ー動作の間に、上記データを書込み、そしてその後スタ
ート信号を入力して行なわれる。しかし、ＣＰＵ Ｉ
Ｏはカウンター動作中に演算を行なって、この期間はデ
ータを書込むだけであり、その時間は非常に短かい。こ
の様子を第３図の動作図に示す。
場合は、リードバッファ２８でリードするカウンタ信号
がパＨ′″レベルとなるカウンター動作と次のカウンタ
ー動作の間に、上記データを書込み、そしてその後スタ
ート信号を入力して行なわれる。しかし、ＣＰＵ Ｉ
Ｏはカウンター動作中に演算を行なって、この期間はデ
ータを書込むだけであり、その時間は非常に短かい。こ
の様子を第３図の動作図に示す。
第３図の動作図に明らかなように、パルス出力周波数及
びパルス数の管理をハードウェアにもたせ、ＣＰｔＪｌ
ｏからはパルス出力周波数とパルス数の数値データのみ
をハードウェアに出力するようにすれば、ＣＰＵｌ０の
負荷を著しく軽減し、他のリアルタイム演算を行なう時
間の余裕ができ、かつ、ソフトウェアでは不可能な高い
パルス出力周波数を出すことが可能になる。なお、デー
タを変更する必要のない場合、上述のようにすれば、Ｃ
ＰＵＩ Ｏのハードウェアに対する占有時間がさらに軽
減できる効果等があり有用である。
びパルス数の管理をハードウェアにもたせ、ＣＰｔＪｌ
ｏからはパルス出力周波数とパルス数の数値データのみ
をハードウェアに出力するようにすれば、ＣＰＵｌ０の
負荷を著しく軽減し、他のリアルタイム演算を行なう時
間の余裕ができ、かつ、ソフトウェアでは不可能な高い
パルス出力周波数を出すことが可能になる。なお、デー
タを変更する必要のない場合、上述のようにすれば、Ｃ
ＰＵＩ Ｏのハードウェアに対する占有時間がさらに軽
減できる効果等があり有用である。
加えて、ロボットメカニズムにはイナーシャがあり、一
般の産業用ロボットでは高々数十Ｈｚ位の応答しかでき
ないので、この性質を逆に利用して、第４図に示すよう
に、パルス出力周波数をある一連の動作の中で変化させ
、階段式に加減速を行なうことにより、高分解能かつ高
速でスムーズなロボットの制御が可能になる。
般の産業用ロボットでは高々数十Ｈｚ位の応答しかでき
ないので、この性質を逆に利用して、第４図に示すよう
に、パルス出力周波数をある一連の動作の中で変化させ
、階段式に加減速を行なうことにより、高分解能かつ高
速でスムーズなロボットの制御が可能になる。
〈発明の効果〉
以上のように本発明によれば、
（１）パルス出力をハードで処理することによるロボッ
トの高速化。
トの高速化。
（２） コンピュータの負荷を著しく軽減したことによ
る、リアルタイム演算処理を行いながらのロボットの制
御の容易さ。
る、リアルタイム演算処理を行いながらのロボットの制
御の容易さ。
（３）パルス出力周波数をある一連の動作の中で任意に
変えられることによる加減速制御の容易さ。
変えられることによる加減速制御の容易さ。
等が実現できる有用なロボットのパルス出力方式を提供
できる。
できる。
第１図は本発明の一実施例を示す回路構成図、第２図は
第１図要部信号のタイムチャート図、第３図は第１図の
動作図、第４図は加減速方法による制御を説明する図、
第５図は従来例を示す回路構成図、第６図は第５図の動
作図である。 −、２５・２６・・・Ｄタイプフリップフロップ、２８
・・・リードバッファ。 代理人 弁理士 福 士 愛 彦（他２名）Ａネ％、７
酵 戯力Ｉｌ＠ルス 第２図
第１図要部信号のタイムチャート図、第３図は第１図の
動作図、第４図は加減速方法による制御を説明する図、
第５図は従来例を示す回路構成図、第６図は第５図の動
作図である。 −、２５・２６・・・Ｄタイプフリップフロップ、２８
・・・リードバッファ。 代理人 弁理士 福 士 愛 彦（他２名）Ａネ％、７
酵 戯力Ｉｌ＠ルス 第２図
Claims (1)
- １、中央処理ユニソ）（ＣＰＵ）よりパルス発生のため
のデータを外部のハードウェアに書込み、該ハードウェ
アにおいて、パルス出力周波数及び出力パルス数を管理
しパルス出力することを特徴とするロボットのパルス出
力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8685684A JPS60231209A (ja) | 1984-04-28 | 1984-04-28 | ロボツトのパルス出力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8685684A JPS60231209A (ja) | 1984-04-28 | 1984-04-28 | ロボツトのパルス出力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60231209A true JPS60231209A (ja) | 1985-11-16 |
Family
ID=13898452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8685684A Pending JPS60231209A (ja) | 1984-04-28 | 1984-04-28 | ロボツトのパルス出力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60231209A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5113826A (ja) * | 1974-07-24 | 1976-02-03 | Toshio Ochiai | Koanteidosatetsuiriasufuaruto konkuriitono seizohoho |
-
1984
- 1984-04-28 JP JP8685684A patent/JPS60231209A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5113826A (ja) * | 1974-07-24 | 1976-02-03 | Toshio Ochiai | Koanteidosatetsuiriasufuaruto konkuriitono seizohoho |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821229A (en) | Dual operating speed switchover arrangement for CPU | |
| JPS60231209A (ja) | ロボツトのパルス出力方式 | |
| JPS6381567A (ja) | 論理シミユレ−シヨン処理装置 | |
| JPS63204355A (ja) | デ−タ転送制御回路 | |
| US3968445A (en) | Digital pulse width doubler | |
| JP2642566B2 (ja) | システムコントローラのクロック再発生回路 | |
| JP2884537B2 (ja) | 駆動制御装置 | |
| JPS5922146A (ja) | タスクスケジユ−リング回路 | |
| KR920000405Y1 (ko) | 컴퓨터 제어에 의한 다중입력 a/d 변환회로의 출력제어회로 | |
| Ferrarini et al. | Modular simulation for logic, distributed, real-time control systems | |
| KR940000220B1 (ko) | 프로그램 로직 제어기의 명령어 처리시스템 | |
| US3591782A (en) | Digital to phase analog converter | |
| KR100258893B1 (ko) | 단일 중앙처리부를 이용한 수치제어장치의 구현방법 | |
| SU708352A1 (ru) | Устройство дл управлени цифровой вычислительной машиной | |
| JP2001092692A (ja) | 時間測定回路及び時間測定方法 | |
| KR100505050B1 (ko) | 위치결정 모듈의 직선보간 장치 | |
| SU1339545A1 (ru) | Устройство дл вычислени булевых функций | |
| JPH0617187Y2 (ja) | 波形表示装置 | |
| JPS6081635A (ja) | 作図機のペンヘツド駆動制御装置 | |
| SU694832A2 (ru) | Устройство дл программного управлени | |
| Steiner | Pulse-to-pulse modulation | |
| JP2747353B2 (ja) | アドレス発生装置 | |
| Mewes et al. | Implementation of a movement paradigm using the Commodore 64 microcomputer | |
| JPS59106005A (ja) | プログラマブル・コントロ−ラ | |
| Choi et al. | Impact of bus arbitration on the schedulability of real-time shared-bus multiprocessors |