JPS60225921A - Automatic power source turning-on system - Google Patents

Automatic power source turning-on system

Info

Publication number
JPS60225921A
JPS60225921A JP59081745A JP8174584A JPS60225921A JP S60225921 A JPS60225921 A JP S60225921A JP 59081745 A JP59081745 A JP 59081745A JP 8174584 A JP8174584 A JP 8174584A JP S60225921 A JPS60225921 A JP S60225921A
Authority
JP
Japan
Prior art keywords
time
power
power source
processing
automatic power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59081745A
Other languages
Japanese (ja)
Inventor
Kazuo Morita
森田 和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59081745A priority Critical patent/JPS60225921A/en
Publication of JPS60225921A publication Critical patent/JPS60225921A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

PURPOSE:To start actual processing at a fixed time by setting the time which has subtracted the time required for the system-up of the previous time from the processing start time, as the power source turning-on time of the next time. CONSTITUTION:A reservation start time of the next time stored in an MEM420 of a system controller 4 is read out by a BM430, the time required for the pre- processing of the previous time is subtracted from said time by an ALU401, and a power source turning-on time of the next time is derived and stored in a timer register (TMR)630. When the time of a real time clock (RTC)620 of a timepiece device 6 becomes the same time as the TMR630, a comparator (CMP)640 sends a start command to a power source device 1. When an operator executes a reservation of an automatic power source start so as to match the operation start time of the processor, the actual processing can be started at the fixed time.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は自動電源投入方式に係り、特に電源の投入後、
イニシャルプログラムロード、通信回線を経由してのホ
ストデータの取り込み等、動作開始のための初期設定に
長時間を要する処理装置に好適な自動電源投入方式に関
する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to an automatic power-on system, and in particular, after power-on,
The present invention relates to an automatic power-on method suitable for a processing device that requires a long time for initial settings for starting operation, such as initial program loading and importing host data via a communication line.

〔発明の背景〕[Background of the invention]

従来の自動電源投入方式は、電源が投入される時間をタ
イマに設定し、その時間で機器の電源を起動する所謂タ
イムスイッチ方式をとっているのが一般的である。しか
し、電子計算機システムなどにおいては、パワーオン後
、イニシャルプログラムロード、システムプログラムロ
ード等が終了しないと、実際のオペレーションに移るこ
とができない。このため、定刻で業務を開始させるため
には、パワーオンからシステムアップまでの時間を考慮
して起動開始時刻の設定を行わなければならないという
わずられしさがあった。また、パワーオン後に他の装置
とのデータ転送を必要とする場合には、装置によって電
源投入後の前処理時間が異なるため、そのデータ転送開
始時刻が一致せず、結局、その最長の時間に合わせて起
動開始時刻を設定する必−があり、その結果、実処理開
始までの時間が長くなってシステムの運用効率が低下す
るという問題があった。
Conventional automatic power-on systems generally use a so-called time switch system in which the power-on time is set in a timer and the device is powered on at that time. However, in electronic computer systems and the like, after the power is turned on, the actual operation cannot be started unless initial program loading, system program loading, etc. are completed. Therefore, in order to start work on time, the startup start time must be set in consideration of the time from power-on to system startup, which is cumbersome. In addition, if data transfer with other devices is required after power-on, the preprocessing time after power-on differs depending on the device, so the data transfer start time will not match, and in the end, the longest time will be used. It is also necessary to set a startup start time, and as a result, there is a problem in that the time required to start actual processing becomes longer and the operational efficiency of the system decreases.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、自動電源投入機構を備えた電子計算機
システムなどにおいて、設定時刻には実処理を開始する
ことができる自動電源投入方式を提供することにある。
An object of the present invention is to provide an automatic power-on method that can start actual processing at a set time in a computer system equipped with an automatic power-on mechanism.

【発明の概要〕[Summary of the invention]

本発明は、電源投入から処理装置が実処理を開始するま
での時間を、電源が投入される毎に計時し、次回に電源
を投入する場合、前回の電源投入から処理装置が実処理
を開始するまでの時間を減算した時刻を次回の電源投入
時刻とすることにより、定刻に実処理を開始できるよう
にしたことである。
The present invention measures the time from when the power is turned on until the processing device starts actual processing each time the power is turned on, and when the power is turned on next time, the processing device starts the actual processing from the previous power-on. By subtracting the time until the next power is turned on, the actual processing can be started on time.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明の一実施例の構成図を示す。図において
、電源装置1は起動指令で立上る主電源(MAIN−P
S)2とパラ−オフ中でも電力を供給し続ける補助電源
(SUB−PS)3で構成される。主電源2の出力は装
置の主制御を行うシステムコントローラ4に供給される
。該システムコントローラ4には、濱1!1@理ユニッ
ト(ALU)401を持つ中央処理装置(CPU)41
0.CPU410の制御プログラムと処理開始時刻を記
憶する記憶装置(MEM)420.MEM420に記憶
された処理開始時刻の内1次の開始時刻を一担記憶する
バッファメモリ(BM)430.CPU410の制御の
基に動作する入出力装置を制御する入出力制御機構(I
OC)440.及び他システムとのデータ転送を制御す
るデータ制御機構(CMA)450が具備されている。
FIG. 1 shows a configuration diagram of an embodiment of the present invention. In the figure, the power supply device 1 is a main power source (MAIN-P) that starts up in response to a startup command.
S) 2 and an auxiliary power supply (SUB-PS) 3 that continues to supply power even during para-off. The output of the main power source 2 is supplied to a system controller 4 that performs main control of the device. The system controller 4 includes a central processing unit (CPU) 41 having a central processing unit (ALU) 401.
0. A storage device (MEM) 420 that stores the control program of the CPU 410 and the processing start time. A buffer memory (BM) 430 that stores a primary start time among the process start times stored in the MEM 420. An input/output control mechanism (I) that controls input/output devices that operate under the control of the CPU 410
OC)440. and a data control mechanism (CMA) 450 that controls data transfer with other systems.

さらに。moreover.

このコントローラ4のCPU410には、処理実行開始
時刻をMEM420に予約するキーボード5が接続され
ている。
A keyboard 5 is connected to the CPU 410 of the controller 4 for reserving a process execution start time in the MEM 420.

時計装置6は電源装置lに対して定刻で起動指令を出す
もので、これは5UB−PS3から電力の供給を受け、
電源〜装置lがオフ中でも動作を続けている。この時計
装置6は、発振器により秒単位の信号を出力するタイマ
(TMG)610.該TMG610の出力信号を受けて
現在時刻を報知するリアルタイムクロック(RTC)6
20、ALU401の演算結果を受けるタイマーレジス
タ(TMR)630.該TMR630とRTC620の
時刻を比較し、一致すると電源装置1に起動指令を出す
比較器(CMP)640、該CMP640の起動指令で
セット状態を取り、システムの起動後、各種前処理が完
了してシステムの実使用が可能になり、CPU410か
ら信号を受けるとリセット状態に戻るフリップフロップ
(FF)650、及び該FF650のセット信号を受け
ると、7MG610の秒単位信号で計時を開始し、前記
FF650がリセット状態になると計時を止めて、計時
した時間をALU401に送るクロックカウンタ(CL
C)660で構成されている。
The clock device 6 issues a startup command to the power supply device l at a scheduled time, and receives power from the 5UB-PS3.
It continues to operate even when the power supply to the device l is off. This clock device 6 includes a timer (TMG) 610. which outputs a signal in seconds using an oscillator. A real-time clock (RTC) 6 that receives the output signal of the TMG 610 and reports the current time.
20, a timer register (TMR) 630 that receives the calculation results of the ALU 401; A comparator (CMP) 640 compares the times of the TMR 630 and RTC 620, and if they match, issues a startup command to the power supply 1.The comparator (CMP) 640 takes a set state with the startup command of the CMP 640, and after the system is started, various preprocessing is completed. When the system is ready for actual use, the flip-flop (FF) 650 returns to the reset state upon receiving a signal from the CPU 410, and upon receiving a set signal for the FF 650, it starts measuring time using the second unit signal from the 7MG 610, and the FF 650 When the reset state is reached, the clock counter (CL) stops measuring time and sends the measured time to ALU401.
C) consists of 660.

以下、動作を説明する。いま2時計装置6のRTC62
0で報知する現在日時は1984年2月16日8時44
分40秒とする。一方、システムコントローラ4のME
M420には、既にキーボード5から入力された数日分
の予約処理開始日時(ここでは他システムとのデータ転
送開始日時とする)が格納され、そのうち1次の開始日
時はl^tsAIv!iロ16管^−へへ^−智咽シ義
バn11430に読み出され、その次の開始日時は19
84年2月17日8時O分0秒であるとする。また。
The operation will be explained below. Now 2 clock device 6 RTC62
The current date and time announced by 0 is February 16, 1984, 8:44.
Minutes and 40 seconds. On the other hand, ME of system controller 4
M420 stores reservation processing start dates and times for several days that have already been entered from the keyboard 5 (here, data transfer start dates and times with other systems), and the first start date and time is l^tsAIv! The next start date and time is 19.
Assume that it is February 17, 1984, 8:00:00:00. Also.

前回の前処理に要した時間は15分で、BM430の内
容から該15分がALU401で減算され、1984年
2月16日8時45分O秒がTMR630に記憶されて
いるとする。
It is assumed that the time required for the previous preprocessing was 15 minutes, the 15 minutes were subtracted by the ALU 401 from the contents of the BM 430, and 8:45 o seconds on February 16, 1984 was stored in the TMR 630.

さて、電源装置lの5UB−PS3により時計装置6は
常に動作しており、7MG610からの秒学位信号によ
りRTC620の時刻が進行する。
Now, the clock device 6 is always operating by the 5UB-PS3 of the power supply device 1, and the time of the RTC 620 advances by the seconds signal from the 7MG 610.

該RTC620の時刻がTMR630と同一の時刻、即
ち、1984年2月16日8時45分0秒になると、C
MP640はFF650をセットすると共に起動指令を
電源装置1に送る。FF650がセットされたことによ
り、CLC660は7MG610の秒単位信号をアンド
ゲート15′を介して入力し、計時を開始する。電源装
置1はCMP640からの起動指令によりMAIN−P
S2が立上り、システムコントローラ4が動作状態にな
る。これにより、システムコントローラ4はIOC44
0を介して図示しない入力装置から実行プログラムを受
け取り、該イニシャル処理が完了すると、CPU410
からリセット信号を時計装置6のFF650へ送出する
。このリセット信号でFF650がリセットされ、CL
C660の計時が停止する。その後、システムコントロ
ーラ4のCPU410では、CMA450を介して遠隔
の他システムとデータ転送を開始するが、CLC660
の計時が前回と同様に15分であったとすると、CPU
410では定刻通り、9時0分0秒からデータ転送が開
始される。
When the time of the RTC 620 becomes the same time as the TMR 630, that is, 8:45:0 on February 16, 1984, the C
The MP 640 sets the FF 650 and sends a start command to the power supply device 1. Since the FF 650 is set, the CLC 660 inputs the second unit signal of the 7MG 610 via the AND gate 15' and starts timing. The power supply device 1 is set to MAIN-P by the startup command from CMP640.
S2 rises and the system controller 4 enters the operating state. As a result, the system controller 4
0 from an input device (not shown), and when the initial processing is completed, the CPU 410
sends a reset signal to the FF 650 of the clock device 6. The FF650 is reset by this reset signal, and the CL
C660 timekeeping stops. Thereafter, the CPU 410 of the system controller 4 starts data transfer with other remote systems via the CMA 450.
Assuming that the timer was 15 minutes as before, the CPU
At 410, data transfer starts at 9:00:00 as scheduled.

他システムとのデータ転送が終了すると、CPU410
はMEM420から次のデータ転送開始日時である19
84年2月17日8時0分0秒をBM430に読み出す
。このBM430の内容からCLC660で計時された
15分がALU401で減算され、その結果の1984
年2月17日7時45分0秒がTMR630に設定され
る。これにより、次回は1984年2月17日7時45
分0秒になると電源袋!1のMAIN−PS2が立上り
、前処理が15分で完了し、システム間に待ち時間が生
ずることなく、定刻の1984年2日17日8時0分0
秒に他システムとのデータ転送が開始される。
When the data transfer with other systems is completed, the CPU 410
is the start date and time of the next data transfer from MEM42019
Read 8:00:00 on February 17, 1984 to BM430. The 15 minutes clocked by CLC660 is subtracted from the contents of this BM430 by ALU401, and the resulting 1984
February 17, 2018 7:45:00 is set in TMR630. As a result, the next time will be on February 17, 1984 at 7:45.
At minute 0 seconds, the power supply bag! 1 MAIN-PS2 started up, preprocessing was completed in 15 minutes, and there was no waiting time between systems, and the time was 8:00 on the 2nd and 17th, 1984.
Data transfer with other systems will begin in seconds.

以上、パワーオンして前処理が完了すると、他システム
との間でデータ転送を行うシステム構成を例に説明した
が、本発明はこれ以外の、自動電源投入機構を持つシス
テムあるいは装置に広く利用することが可能である。
The above explanation has been given using an example of a system configuration in which data is transferred between other systems after the power is turned on and preprocessing is completed. However, the present invention can be widely used in other systems or devices having an automatic power-on mechanism. It is possible to do so.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、処理装置のパワーオン後の前処理に要
する時間を自動的に減算して自動電源投入を行うので、
運用者は処理装置の運用開始時刻に合せて、自動電源起
動の予約をすればよいので、処理装置の運用に対するわ
ずられしさが軽減され、また、待ち時間がなく定刻通り
に実処理が開始されるため、システムの運用効率が改善
でき、その結果、消費電力も軽減できる効果がある。
According to the present invention, the time required for preprocessing after powering on the processing device is automatically subtracted and the power is turned on automatically.
The operator only has to schedule automatic power start-up in time with the start time of the processing equipment, which reduces the hassle of operating the processing equipment, and also eliminates waiting time and starts actual processing on time. As a result, the operational efficiency of the system can be improved, and as a result, power consumption can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すシステム構成図である
。 l・・・電源装置、2・・・主電源、3・・・補助電源
。 4・・・システムコントローラ、410・・・中央処理
装置、401・・・演算処理ユニット。 420・・・記憶装置、430・・・バッファメモリ。 440・・・入出力制御機構、450・・・データ制御
機構、5・・・キーボード、6・・・時計装置。 610・・・タイマ、620・・・リアルタイムクロッ
ク、630・・・タイムレジスタ。 640・・・比較器、650・・・フリップフロップ。 660・・・クロックカウンタ。 第1図
FIG. 1 is a system configuration diagram showing an embodiment of the present invention. l...power supply device, 2...main power supply, 3...auxiliary power supply. 4... System controller, 410... Central processing unit, 401... Arithmetic processing unit. 420...Storage device, 430...Buffer memory. 440... Input/output control mechanism, 450... Data control mechanism, 5... Keyboard, 6... Clock device. 610...Timer, 620...Real time clock, 630...Time register. 640...Comparator, 650...Flip-flop. 660...Clock counter. Figure 1

Claims (1)

【特許請求の範囲】[Claims] (1)予め定めた時刻に電源を自動的に投入する自動電
源投入機構を具備してなる処理装置において、電源が投
入されてから処理装置が実処理を開始するまでの時間を
、電源が投入される毎に計時する手段と、予め定めた次
回の処理開始時刻から前回の電源投入から処理装置が実
処理を開始するまでの時間を減算する手段とを設け、前
記減算して得られた時刻に電源を投入することを特徴と
する自動電源投入方式。
(1) In a processing device equipped with an automatic power-on mechanism that automatically turns on the power at a predetermined time, the time from when the power is turned on until the processing device starts actual processing is the time when the power is turned on. and means for subtracting the time from the previous power-on until the processing device starts actual processing from a predetermined next processing start time, and the time obtained by said subtraction. An automatic power-on method characterized by turning on the power.
JP59081745A 1984-04-25 1984-04-25 Automatic power source turning-on system Pending JPS60225921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59081745A JPS60225921A (en) 1984-04-25 1984-04-25 Automatic power source turning-on system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59081745A JPS60225921A (en) 1984-04-25 1984-04-25 Automatic power source turning-on system

Publications (1)

Publication Number Publication Date
JPS60225921A true JPS60225921A (en) 1985-11-11

Family

ID=13754971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59081745A Pending JPS60225921A (en) 1984-04-25 1984-04-25 Automatic power source turning-on system

Country Status (1)

Country Link
JP (1) JPS60225921A (en)

Similar Documents

Publication Publication Date Title
US4851987A (en) System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JP3475510B2 (en) Integrated circuit with power saving function
EP0569131B1 (en) IC card
US6163851A (en) Data processor
US6601131B2 (en) Flash memory access control via clock and interrupt management
EP0303020B1 (en) Power source control system for a terminal
JPS60225921A (en) Automatic power source turning-on system
JPH08297622A (en) Communication system for portable information terminal and terminal to be used
KR0155558B1 (en) Power saving method and its apparatus
JP2667411B2 (en) Personal computer
US6370651B1 (en) Synchronizing user commands to a microcontroller in a memory device
JPS59140572A (en) Electronic apparatus
JPS63816B2 (en)
JPH10333790A (en) Information processor equipped with power-saving function and power saving releasing method for the information processor
JPS6347812A (en) Sleep mode controller
JP3040536B2 (en) Main device of automatic driving system and power-off method
JPH037963B2 (en)
JPH07122839B2 (en) Data processing device
JPS56132620A (en) Electronic computer
JPS59148970A (en) Starting method of slave processor
JPH06119256A (en) Memory check system
JPS63148317A (en) Power supply control system
JPH0423019A (en) Information processor
JPS61245242A (en) Interruption input device
JPH05265602A (en) Power management control device