JPS60214624A - Preset tuner - Google Patents

Preset tuner

Info

Publication number
JPS60214624A
JPS60214624A JP7163884A JP7163884A JPS60214624A JP S60214624 A JPS60214624 A JP S60214624A JP 7163884 A JP7163884 A JP 7163884A JP 7163884 A JP7163884 A JP 7163884A JP S60214624 A JPS60214624 A JP S60214624A
Authority
JP
Japan
Prior art keywords
data
circuit
value
output
selection switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7163884A
Other languages
Japanese (ja)
Inventor
Shigeto Mori
茂人 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP7163884A priority Critical patent/JPS60214624A/en
Publication of JPS60214624A publication Critical patent/JPS60214624A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
    • H03J5/0281Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

PURPOSE:To easily store new tuning data and prevent unnecessary storing operation by deciding on a free channel immediately. CONSTITUTION:A selection switch 14 relays and supplies the output value of a data memory 101 to a register 15 and a selection switch 18 relays and supplies the output signal of a coincidence detecting circuit 16 to a latch circuit 191. The output value of the memory 101 is held in the register 15 and the coincidence detecting circuit 16 decides whether the held value coincides with a reference value from a reference value generating circuit 17 or not. Consequently, when the held value is a value other than a tuning data value and coincides with the reference value, the output level of the circuit 16 goes up and this signal is supplied to a latch circuit 191. When the circuit 191 holds the coincidence detection signal, a driving circuit 201 turns on an LED211. Then, the switch 14 relays and supplies output values of data memories 102, 103....

Description

【発明の詳細な説明】 技術分野 本発明はプリセットチューナに関する。[Detailed description of the invention] Technical field The present invention relates to a preset tuner.

背景技術 プリセットチー−すは放送電波を受信するための周波数
等のチーーニングデータを予めメモリに記憶して置き、
スイッチ等によシメモリからチーーニングデータを読み
出すことにより選局するものである。
BACKGROUND TECHNOLOGY Preset cheese is a system that stores tuning data such as frequencies for receiving broadcast radio waves in advance in memory.
Channel selection is performed by reading out the tuning data from the memory using a switch or the like.

かかるプリセットチー−すの従来例を第1図に示す。本
図において、RF(高周波)受信信号はRFアンプ1を
介してミキサ2へ供給されPLL発振回路3による局発
出力と混合されてIF(中間周波)信号に変換される。
A conventional example of such a preset cheese is shown in FIG. In this figure, an RF (high frequency) received signal is supplied to a mixer 2 via an RF amplifier 1, mixed with a local oscillation output from a PLL oscillation circuit 3, and converted into an IF (intermediate frequency) signal.

ミキサ2にはIFアンプ4を介して検波復調器5が接続
され、検波復調器5の出力信号はアン7°6によって増
幅されてスピーカ7に供給される。
A detection demodulator 5 is connected to the mixer 2 via an IF amplifier 4, and the output signal of the detection demodulator 5 is amplified by an amplifier 7°6 and supplied to a speaker 7.

PLL発振回路3は図示しないVCO(電圧制御型発振
器)、グリスケーラ、可変分周器、位相比較器、基準信
号発生器及びLPF (ローパスフィルタ)からなる。
The PLL oscillation circuit 3 includes a VCO (voltage controlled oscillator), a grease scaler, a variable frequency divider, a phase comparator, a reference signal generator, and an LPF (low pass filter), which are not shown.

その可変分局器の制御端にはカウンタ8が接続されてい
る。カウンタ8はプリセットカウンタであシ、そのプリ
セント入力端には選択スィッテ94!によって記憶装置
IOのデータメモリ1o1ないし1幅の記憶出力が択一
的に供給される。
A counter 8 is connected to the control end of the variable branching unit. The counter 8 is a preset counter, and its preset input terminal has a selection switch 94! The data memory 1o1 or 1-width storage output of the storage device IO is alternatively supplied.

一方、IFアンプ4にはレベル判定回路11が設けられ
ており、IP信号から受信信号の電界強度が検出され、
その検出レベルが所定レベル以上のときレベル判定回路
11は信号検出信号を発生する。
On the other hand, the IF amplifier 4 is provided with a level determination circuit 11, which detects the electric field strength of the received signal from the IP signal.
When the detection level is above a predetermined level, the level determination circuit 11 generates a signal detection signal.

レベル判定回路11の出力端にはコントローラ12が接
続され、コントローラ12はキーが−ド13からの各種
指令信号及びレベル判定回路11からの信号検出信号に
応じてカウンタ8のデータロード及びアップダウン計数
、選択スイッチ9によるデータメモリ101ないし10
rLの選択等を制御する。キー?−ド13にはデータメ
モリ101ないし1%に対応した第1ないし第1チャン
ネル選局スイッチ(図示せず)が設けられている。
A controller 12 is connected to the output terminal of the level judgment circuit 11, and the controller 12 loads data of the counter 8 and performs up/down counting according to various command signals from the keypad 13 and signal detection signals from the level judgment circuit 11. , data memories 101 to 10 by selection switch 9
Controls the selection of rL, etc. Key? - The card 13 is provided with first to first channel selection switches (not shown) corresponding to the data memories 101 to 1%.

なお、データメモリ101ないし10.Lには放送電波
の周波数等のチューニングデータを任意に記憶させるこ
とができるようになされている。
Note that the data memories 101 to 10. L can arbitrarily store tuning data such as the frequency of broadcast waves.

かかる構成の従来のプリセットチー−すにおいては、キ
ーデート13の第1チャンネル選局スイッチを操作する
と、第1チヤンネルのデータメモリ101の選択を表わ
す制御信号がコントローラ12がら選択スイッチ9に供
給され、選択スイッチ9によってデータメモリ101に
記憶されたチューニングデークがカウンタ8に供給され
る。カウンタ8はコントローラ12から供給されるロー
ド指令に応じてチューニングデータをロードしてPLL
発振回路3に供給する。チューニングデータに応じてP
LL発振回路3の発振周波数、すなわち受信周波数が定
まり、放送電波の周波数に同調することができる。
In the conventional preset cheese having such a configuration, when the first channel selection switch of the key date 13 is operated, a control signal representing the selection of the data memory 101 of the first channel is supplied to the selection switch 9 from the controller 12. The tuning data stored in the data memory 101 is supplied to the counter 8 by the selection switch 9 . The counter 8 loads tuning data in response to a load command supplied from the controller 12 and performs a PLL
Supplied to the oscillation circuit 3. P depending on tuning data
The oscillation frequency of the LL oscillation circuit 3, that is, the reception frequency is determined, and can be tuned to the frequency of broadcast radio waves.

1だ第2ないし第ルチャンネル選局スイッチのいずれか
を操作しても上記同様の選局動作がなされる。
Even if any one of the channel selection switches 1, 2 or 2 is operated, the same channel selection operation as described above is performed.

しかしながら、このような従来のプリセットチューナに
おいては、データメモリ1o1ないし1orLにチュー
ニングデータが既に記憶されているが否かを知るために
は選局スイッチを操作しなければならないのでチューニ
ングデータが記憶されていないデータメモリ、いわゆる
空きチャンネルに新しいテーーニングデータを記憶する
際に手間が掛ったり、或いは、既に他のチューニングデ
ータが記憶されているデータメモリに過って記憶し必要
なチューニングデータを消去してし壕うという問題点が
あった。
However, in such a conventional preset tuner, tuning data is already stored in the data memory 1o1 to 1orL, but in order to know whether or not the tuning data is already stored, the tuning switch must be operated, so the tuning data is not stored. It takes a lot of time to store new tuning data in empty data memory, so-called empty channels, or the necessary tuning data may be erased by accidentally storing it in data memory that already has other tuning data stored in it. There was the problem of being trapped.

発明の概要 本発明の目的は、空きチャンネルを直ちに判別可能にす
ることにより新しいチューニングデータの記憶を容易に
しかつ不用意な記憶操作を防止したプリセットチー−す
を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a preset tuner that facilitates storage of new tuning data and prevents careless storage operations by making it possible to immediately identify empty channels.

本発明のプリセットチー−すは記憶手段の各データ記憶
エリアの出力内容を検出し該検出内容がチューニングデ
ータ以外の内容であるか否かを判別する判別手段と、判
別手段の判定結果を各データ記憶エリアに対応して表示
する表示手段とを有することを特徴としている。
The preset cheese of the present invention includes a determining means for detecting the output content of each data storage area of the storage means and determining whether the detected content is content other than tuning data, and a discriminating means that detects the output content of each data storage area of the storage means and determines whether or not the detected content is content other than tuning data. It is characterized by having a display means for displaying information corresponding to the storage area.

実 施 例 以下、本発明の実施例を第2図を参照しつつ説明する。Example Hereinafter, embodiments of the present invention will be described with reference to FIG.

第2図において、第1図と同一部分は同一符号によシ示
されており、データ記憶エリアをなすデータメモ1月0
1ないし1orLの各記憶出力端には選択スイッチ9の
他に更に選択スイッチ14が接続され、選択スイッチ1
4によってデータメモIJ 101ないし10rLの出
力が択一的にレジスタ15に供給される。レジスタ15
の出力端には一致検出回路16が接続され、一致検出回
路16はレジスタ15の出力データ値が基準値発生回路
17から出力される基準値(例えば、00)に一致する
とき一致検出信号を発生する。
In FIG. 2, the same parts as in FIG.
In addition to the selection switch 9, a selection switch 14 is connected to each storage output terminal of 1 to 1orL.
4, the outputs of the data memories IJ 101 to 10rL are alternatively supplied to the register 15. register 15
A match detection circuit 16 is connected to the output terminal of the register 15, and the match detection circuit 16 generates a match detection signal when the output data value of the register 15 matches the reference value (for example, 00) output from the reference value generation circuit 17. do.

一致検出回路16の検出出力は選択スイッチ18によっ
てラッチ回路191ないし19rLに選択的に供給され
る。
The detection output of the coincidence detection circuit 16 is selectively supplied to the latch circuits 191 to 19rL by the selection switch 18.

ラッチ回路191ないし1%各々には駆動回路20.な
いし2orLを介して発光ダイオード211ないし2玩
が接続されている。選択スイッチ14.18はコントロ
ーラ12から供給される制御信号の内容に応じて切り換
わり、互いに連動するようになっている。キーボード1
3にはデータメモ1月01ないし1orLO中で空きチ
ャンネルとなっているデータメモリの表示を指令するた
めのメモリ表示指令スイッチ(図示せず)が設けられて
いる。本発明によるプリセットチー−すのその他の構成
は第1図と同様であるのでここでの説明は省略する。
Each of the latch circuits 191 to 191 has a drive circuit 20. The light emitting diodes 211 to 2 are connected via 2 or L. The selection switches 14 and 18 are switched according to the content of the control signal supplied from the controller 12, and are interlocked with each other. keyboard 1
3 is provided with a memory display command switch (not shown) for commanding the display of the data memory which is an empty channel in the data memo January 01 to 1orLO. The rest of the structure of the preset cheese according to the present invention is the same as that shown in FIG. 1, so a description thereof will be omitted here.

かかる構成の本発明によるプリセットチューナにおいて
は、キービード13のメモリ表示指令スイッチを操作す
ると、コントローラ12から制御信号が選択スイッチ1
4.18に供給される。この制御信号は選択スイッチ1
.4.1.8を所定期間毎に自動的に切シ換えるもので
ある。先ず、選択スイッチ14は第1チヤンネルのデー
タメモリ塘の出力値をレジスタ15に中継供給し、選択
スイッチ18は一致検出回路16の出力信号をラッチ回
路191に中継供給する。データメモリ101の出力値
はレジスタ15に保持され、この保持値が基準値発生回
路17から出力される基準値に一致しているか否かが一
致検出回路16において判別される。基準値はチーーニ
ングデータとならない値であるので保持値がチューニン
グデータ値である場合には一致をみないので一致検出回
路】6の出力レベルが低レベルとなる。一方、保持値が
チューニングデータ値以外の値で、基準値に一致する場
合には一致検出回路16の出力レベルが高レベルとなり
、この高レベルが一致検出信号としてラッチ回路191
に供給される。ラッチ回路191に一致検出信号が保持
されていない状態では駆動回路201は発光ダイオード
211の点灯駆動を停止しているが、ランチ回路191
が一致検出信号を保持すると駆動回路201は発光ダイ
オード211を点灯駆動する。
In the preset tuner according to the present invention having such a configuration, when the memory display command switch of the key bead 13 is operated, a control signal is sent from the controller 12 to the selection switch 1.
Delivered on 4.18. This control signal is the selection switch 1
.. 4.1.8 is automatically switched at predetermined intervals. First, the selection switch 14 relays and supplies the output value of the first channel data memory to the register 15, and the selection switch 18 relays and supplies the output signal of the coincidence detection circuit 16 to the latch circuit 191. The output value of data memory 101 is held in register 15, and coincidence detection circuit 16 determines whether this held value matches the reference value output from reference value generation circuit 17. Since the reference value is a value that does not become the tuning data, if the held value is the tuning data value, there will be no match, so the output level of the match detection circuit 6 becomes a low level. On the other hand, if the held value is a value other than the tuning data value and matches the reference value, the output level of the match detection circuit 16 becomes a high level, and this high level is sent to the latch circuit 191 as a match detection signal.
supplied to When the latch circuit 191 does not hold the coincidence detection signal, the drive circuit 201 stops driving the light emitting diode 211, but the launch circuit 191
When holding the coincidence detection signal, the drive circuit 201 drives the light emitting diode 211 to turn on.

次に、選択スイッチ14は第2チヤンネルのデータメモ
リ102の出力値をレジスタ15に中継供給し、選択ス
イッチ18は一致検出回路16の出力信号をランチ回路
192に中継供給する。そして、上記同様に、レジスタ
15に保持された保持値が基準値に一致するか否かの判
別が一致検出回路16において行なわれ、保持値が基準
値に一致した場合には駆動回路202によって発光ダイ
オード212が点灯する。こうして選択スイッチ14.
18が順次第nチャンネルまで切り換わシ、上記同様の
動作を繰り返し、発光ダイオード211ないし21rL
は対応するデータメモ1月01ないし10nにチューニ
ングデータが記憶されていない、空きチャンネルならば
点灯するのである。
Next, the selection switch 14 relays and supplies the output value of the data memory 102 of the second channel to the register 15, and the selection switch 18 relays and supplies the output signal of the coincidence detection circuit 16 to the launch circuit 192. Similarly to the above, the match detection circuit 16 determines whether or not the held value held in the register 15 matches the reference value. If the held value matches the reference value, the drive circuit 202 causes the drive circuit 202 to emit light. Diode 212 lights up. In this way, the selection switch 14.
18 sequentially switches to n channel, repeats the same operation as above, and lights up the light emitting diodes 211 to 21rL.
is lit if it is an empty channel with no tuning data stored in the corresponding data memo January 01 to January 10n.

なお、上記した本発明の実施例においては、空きチャン
ネルならば発光ダイオード211ないし2′LrLが点
灯するようにしたが、空きチャンネルでないチャンネル
のみの発光ダイオードが点灯するようにしても良い。ま
た発光ダイオードの発光色によって空きチャンネルを区
別するようにしても良い。
In the above-described embodiment of the present invention, the light emitting diodes 211 to 2'LrL are turned on if the channel is empty, but the light emitting diodes of only channels that are not empty may be turned on. Alternatively, empty channels may be distinguished by the color of light emitted from the light emitting diode.

更に表示手段としては発光ダイオードに限らず、電球或
いは液晶表示器等であっても良いことは明らかである。
Furthermore, it is clear that the display means is not limited to a light emitting diode, but may also be a light bulb, a liquid crystal display, or the like.

また上記した本発明の実施例においては、キーボード1
3のメモリ表示指令スイッチを操作することにより空き
チャンネルが表示されるようになっているが、これに限
らず、電源スィッチのオン、或いは選局スイッチの操作
に応じて空きチャンネルを表示するようにしても良いの
である。
Further, in the embodiment of the present invention described above, the keyboard 1
Empty channels are displayed by operating the memory display command switch 3, but the display is not limited to this, but it is also possible to display an empty channel in response to turning on the power switch or operating the channel selection switch. It is okay to do so.

効 果 このように、本発明のプリセットチューナによれば、チ
ューニングデータを記憶する記憶手段の各データ記憶エ
リアの出力内容が判別され該判別結果により空きチャン
ネルが表示されるので新しいチューニングデータを記憶
する際に空きチャンネルが一目で分かり、従来の如く各
チャンネルの選局スイッチを操作して実際に受信してみ
るような手間を省くことができる。また既にチーーニン
グデータが記憶されているデータメモリに過って記憶し
て必要なチーーニングデータを失うようなことも防止で
きるのである。
Effects As described above, according to the preset tuner of the present invention, the output contents of each data storage area of the storage means for storing tuning data are determined, and empty channels are displayed based on the determination result, so that new tuning data can be stored. You can see at a glance which channels are available, and you can save yourself the trouble of operating the channel selection switch for each channel and actually trying to receive it. Furthermore, it is possible to prevent necessary cheating data from being lost due to erroneously storing it in a data memory that already contains the cheating data.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はプリセットチューナの従来例を示すブロック図
、第2図は本発明の実施例を示すブロック図である。 主要部分の符号の説明 3・・・PLL発振回路 8・・・カウンタ9.1.4
.18・・・選択スイッチ 10・・・記憶装置16・
・・一致検出回路 211ないし21TL・・・発光ダイオード出願人 パ
イオニア株式会社 代理人 弁理士藤村元彦
FIG. 1 is a block diagram showing a conventional example of a preset tuner, and FIG. 2 is a block diagram showing an embodiment of the present invention. Explanation of symbols of main parts 3...PLL oscillation circuit 8...Counter 9.1.4
.. 18...Selection switch 10...Storage device 16.
...Coincidence detection circuit 211 to 21TL...Light-emitting diode Applicant Pioneer Co., Ltd. Agent Patent attorney Motohiko Fujimura

Claims (1)

【特許請求の範囲】[Claims] 複数のデータ記憶エリアを有し該データ記憶エリア各々
にチーーニングデータを記憶可能な記憶手段と、前記複
数のデータ記憶エリアのいずれか1つの内容を出力する
ための選択手段と、該選択手段から出力された前記チー
−ニングデータに応じた受信同波数を得る受信部とを含
むプリセットチー−すであって、前記記憶手段の各デー
タ記憶エリアの出力内容を検出し該検出内容が前記テー
ーニングデータ以外の内容であるか否かを判別する判別
手段と、該判別手段の判別結果を前記各データ記憶エリ
アに対応して表示する表示手段とを有することを特徴と
するプリセットチューナ。
A storage means having a plurality of data storage areas and capable of storing coaching data in each of the data storage areas, a selection means for outputting the content of any one of the plurality of data storage areas, and the selection means and a receiving section that obtains a reception same wave number according to the channeling data outputted from the channel, and detects the output content of each data storage area of the storage means, and the detected content is stored in the target area. 1. A preset tuner comprising: a discriminating means for discriminating whether or not the content is other than tuning data; and a display means for displaying the discriminating result of the discriminating means in correspondence with each of the data storage areas.
JP7163884A 1984-04-10 1984-04-10 Preset tuner Pending JPS60214624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7163884A JPS60214624A (en) 1984-04-10 1984-04-10 Preset tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7163884A JPS60214624A (en) 1984-04-10 1984-04-10 Preset tuner

Publications (1)

Publication Number Publication Date
JPS60214624A true JPS60214624A (en) 1985-10-26

Family

ID=13466385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7163884A Pending JPS60214624A (en) 1984-04-10 1984-04-10 Preset tuner

Country Status (1)

Country Link
JP (1) JPS60214624A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661823A (en) * 1979-10-24 1981-05-27 Pioneer Electronic Corp Preset type radio receiver
JPS56116320A (en) * 1980-02-18 1981-09-12 Matsushita Electric Ind Co Ltd Receiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661823A (en) * 1979-10-24 1981-05-27 Pioneer Electronic Corp Preset type radio receiver
JPS56116320A (en) * 1980-02-18 1981-09-12 Matsushita Electric Ind Co Ltd Receiver

Similar Documents

Publication Publication Date Title
US4310924A (en) Channel programming apparatus for a signal receiver
US5537674A (en) Receiver capable of selectively receiving signals at frequencies corresponding to stored broadcasting stations
US4081752A (en) Digital frequency synthesizer receiver
GB2056803A (en) Signal receiving apparatus
JPS6114693B2 (en)
JPS60214624A (en) Preset tuner
JPS622733B2 (en)
US4409688A (en) Processor controlled, scanning radio receiver including future code developing means
US5877701A (en) Radio pager reporting frequency band information
JPS61257084A (en) Fully automatic channel searching/storing device with on screen display
US20060035612A1 (en) Receiver
JPS645381Y2 (en)
JPS593890B2 (en) synthesizer receiver
JP2893026B2 (en) Receiving machine
JPH0666703B2 (en) Broadcasting station name display device for vehicle radio receiver
US5218694A (en) Dual selection system for reference frequency for use in a clock
JP2562250Y2 (en) Wireless receiver
JPH0340973B2 (en)
JPS6026324B2 (en) Device for checking operation of writing tuning data into memory in receiver tuning device
JPH0430811Y2 (en)
KR930009174B1 (en) Method for having tv channels memorized
JP3043202B2 (en) Radio receiver
NL193351C (en) Tuning chain.
JPS62131621A (en) On-vehicle automatic preset reception equipment
JPS5930319A (en) Display device of receiver