JPS60213120A - Delay circuit - Google Patents
Delay circuitInfo
- Publication number
- JPS60213120A JPS60213120A JP6983284A JP6983284A JPS60213120A JP S60213120 A JPS60213120 A JP S60213120A JP 6983284 A JP6983284 A JP 6983284A JP 6983284 A JP6983284 A JP 6983284A JP S60213120 A JPS60213120 A JP S60213120A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- collector
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、スイツチを閉じた後所望の時間経過した後所
望の出力を得る回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit that obtains a desired output after a desired period of time after closing a switch.
一般に、制御機器等では電源投入後内部回路の初段の動
作が安定した後、該初段の回路を後段の回路へ接続する
もの、他機器からの入力が確実なものであることを確認
した後本機へ入力するもの、同一機器内においても他回
路とのタイミングを画るため動作を遅延させるもの、停
電検出後所望の時間経過した後非常用電源へ接続するも
のなどに数秒から数分間の遅延時間を有する遅延装置は
数多く用いられている。In general, in control equipment, etc., after the power is turned on and the operation of the first stage of the internal circuit has stabilized, the first stage circuit is connected to the subsequent circuit, and the input from other equipment is confirmed to be reliable. Delays of several seconds to several minutes may occur in inputs to equipment, delays in operation to determine the timing with other circuits even within the same equipment, and connections to emergency power sources after a desired time elapses after a power outage is detected. Many time delay devices are used.
従来使用されている遅延回路のうち数秒の遅延時間を有
するものは簡単な構成で安価に作成される。例えは第１
図に示すように、スイツチ（１）が閉じれば、電源Ｅか
ら抵抗（２）を通してコンデンサ（３）へ充電され、該
コンデンサ（３）の両極間の電圧がツエナーダイオード
（４）のツエナー電圧とトランジスタ（５）のベース・
エミツタ間順方向降下電圧との和に達すれば、該トラン
ジスタ（５）のベースヘ電流が流れて該トランジスタ（
５）はＯＮ状態となり負荷（６）に電流が流れる。しか
しながら、このような方法では遅延時間を長くするため
には抵抗（２）の抵抗値またはコンデンサ（３）の容量
の大きいものを用いなければならない。抵抗（２）に大
きい抵抗値を有するものを用いた場合には、コンデンサ
（３）の両極間の電圧が前記ツエナーダイオードのツエ
ナー電圧とトランジスタ（５）のベース・エミツタ間順
方向降下電圧との和に達した後トランジスタ（５）のベ
ース電流が不足し、立上りのよい負荷電流を得ることが
できない。また、大容量のコンデンサを用いるのは、ス
ペースやコストの面で不利である。Among conventionally used delay circuits, those having a delay time of several seconds have a simple structure and can be manufactured at low cost. The first example is
As shown in the figure, when the switch (1) is closed, the capacitor (3) is charged from the power source E through the resistor (2), and the voltage between the two poles of the capacitor (3) is equal to the Zener voltage of the Zener diode (4). Base of transistor (5)
When the sum of the forward drop voltage between the emitter and the emitter reaches the sum, the current flows to the base of the transistor (5), and the current flows to the base of the transistor (5).
5) is in the ON state and current flows through the load (6). However, in such a method, in order to lengthen the delay time, it is necessary to use a resistor (2) with a large resistance value or a capacitor (3) with a large capacity. When a resistor (2) having a large resistance value is used, the voltage between the two poles of the capacitor (3) is equal to the Zener voltage of the Zener diode and the forward drop voltage between the base and emitter of the transistor (5). After the sum is reached, the base current of the transistor (5) becomes insufficient, and a load current with a good rise cannot be obtained. Furthermore, using a large capacity capacitor is disadvantageous in terms of space and cost.
本発明は、上記問題を解決するためになされたものであ
り、安価で出力の立上りがよく長い遅延時間を得ること
のできる遅延回路を提供しようとするものである。The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a delay circuit that is inexpensive, has a good output rise, and can obtain a long delay time.
以下、本発明の構成を図面に従つて詳術する。Hereinafter, the configuration of the present invention will be explained in detail with reference to the drawings.
第２図は、本発明の遅延回路の一実施例である。FIG. 2 shows an embodiment of the delay circuit of the present invention.
同図において、Ｅは電源でありスイツチ（７）を閉じる
と高抵抗（８）を通してコンデンサ（９）への充電が開
始され、該コンデンサ（９）の両極間の電圧がツエナー
ダイオード（１０）のツエナー電圧とトランジスタ（１
１）のベース・エミツタ間順方向降下電圧との和に達す
れば該トランジスタ（１１）のベースヘ電流が流れて該
トランジスタ（１１）のコレクタ電流が流れる。該トラ
ンジスタ（１１）のコレクタは抵抗（１２）を介して極
性の異なるトランジスタ（１３）のベースヘ接続されて
いるため該トランジスタ（１３）のコレクタ電流は増幅
されて負荷（１４）へ流れる。このとき抵抗（１５）を
通してトランジスタ（１３）のコレクタ電流がトランジ
スタ（１１）のベースヘ帰還されるため該トランジスタ
（１１）のベース電流は増加する。すなわち抵抗（１５
）を通して出力信号の一部が正帰還されるのである。こ
の正帰還作用によつて負荷電流は速やかに立上る。ダイ
オード（１６）はスイツチ（７）を開いた後コンデンサ
（９）の電荷を速やかに放電させるためのものである。In the figure, E is a power supply, and when the switch (7) is closed, charging of the capacitor (9) starts through the high resistance (8), and the voltage between the two poles of the capacitor (9) is changed to the Zener diode (10). Zener voltage and transistor (1
When the sum of the base-emitter forward drop voltage of 1) is reached, a current flows to the base of the transistor (11) and a collector current of the transistor (11) flows. Since the collector of the transistor (11) is connected to the base of the transistor (13) having a different polarity via the resistor (12), the collector current of the transistor (13) is amplified and flows to the load (14). At this time, the collector current of the transistor (13) is fed back to the base of the transistor (11) through the resistor (15), so that the base current of the transistor (11) increases. That is, the resistance (15
), a part of the output signal is positively fed back. Due to this positive feedback effect, the load current quickly rises. The diode (16) is for quickly discharging the charge in the capacitor (9) after opening the switch (7).
ダイオード（１７）は帰還電流をすべてトランジスタ（
１１）のベースヘ流すためのものである。コンデンサ（
１８）は、スイツチ（７）を閉じたときトランジスタ（
１３）の蓄積キヤリアによつてトランジスタ（１１）の
ベースヘ伝わる電荷を吸収するためのものである。The diode (17) transfers all the feedback current to the transistor (
This is for flowing to the base of 11). Capacitor (
18) is the transistor (
This is for absorbing the electric charges transmitted to the base of the transistor (11) by the accumulated carriers of the transistor (13).
第３図は第２図実施例を更に改良したものであり前記正
帰還作用の働きを確実にするためトランジスタ（１３）
のコレクタに接続された負荷と直列にダイオード（１９
）を接続したものである。このダイオード（１９）の順
方向降下電圧によつてトランジスタ（１１）のベース・
エミツタ間順方向降下電圧を確保することができるため
、負荷（１４）にわずかでも電流が流れるとトランジス
タ（１１）のベースヘ帰還電流が流れる。FIG. 3 shows a further improvement of the embodiment shown in FIG. 2, in which a transistor (13) is used to ensure the positive feedback effect.
A diode (19
) are connected. The forward voltage drop of this diode (19) causes the base of the transistor (11) to
Since a forward voltage drop between emitters can be ensured, if even a small amount of current flows through the load (14), a feedback current flows to the base of the transistor (11).
従つて、トランジスタ（１１）のベースヘわずか電流が
流れ始めると正帰還作用によつてトランジスタ（１３）
のコレクタ電流は速やかに増大するのである。Therefore, when a small amount of current begins to flow to the base of the transistor (11), the transistor (13)
The collector current increases rapidly.
第４図は、ツエナーダイオード（１０）を通る電流がす
べてトランジスタ（１１）のベース電流となるようにト
ランジスタ（１３）のコレクタとトランジスタ（１１）
のベース間にダイオード（２０）を挿入したものである
。Figure 4 shows the collector of the transistor (13) and the transistor (11) so that all the current passing through the Zener diode (10) becomes the base current of the transistor (11).
A diode (20) is inserted between the bases of the .
第５図は、トランジスタ（１３）のコレクタからトラン
ジスタ（１１）のベースヘ帰還するとともにトランジス
タ（１３）とは極性の異なるトランジスタ（２１）のベ
ース電流を得るようにしたものである。第５図実施例で
は負荷電流をトランジスタ（２１）のコレクタから得て
いる。In FIG. 5, the base current of the transistor (21) is fed back from the collector of the transistor (13) to the base of the transistor (11) and has a different polarity from that of the transistor (13). In the embodiment of FIG. 5, the load current is obtained from the collector of the transistor (21).
以上のように、本発明の遅延回路は正帰還作用によつて
極めて立上りのよい負荷電流を得ることができるのであ
る。As described above, the delay circuit of the present invention can obtain a load current with an extremely fast rise due to the positive feedback effect.
第１図は、従来技術による遅延回路の一例を示したもの
である。
第２図〜第５図は、本発明による遅延回路の実施例を示
したものである。
（７）‥‥スイツチ、（８）‥‥高抵抗、（９）‥‥コ
ンデンサ、（１０）‥‥ツエナーダイオード、（１１）
‥‥トランジスタ、（１２）‥‥抵抗、（１３）‥‥ト
ランジスタ、（１４）‥‥負荷、（１５）‥‥抵抗、（
１６）‥‥ダイオード、（１７）‥‥ダイオード、（１
８）‥‥コンデンサ、（１９）‥‥ダイオード、（２０
）‥‥ダイオード、（２１）‥‥トランジスタ、
特許出願人 麻生 誠FIG. 1 shows an example of a delay circuit according to the prior art. 2 to 5 show embodiments of delay circuits according to the present invention. (7) Switch, (8) High resistance, (9) Capacitor, (10) Zener diode, (11)
Transistor, (12) Resistor, (13) Transistor, (14) Load, (15) Resistor, (
16) Diode, (17) Diode, (1
8) Capacitor, (19) Diode, (20
) Diode, (21) Transistor, Patent applicant Makoto Aso
Claims (1)
され、該トランジスタ１のコレクタ電流が該トランジス
タ１とは極性の異なるトランジスタ２のベース電流とな
り、該トランジスタ２のコレクタ電流を上記トランジス
タのベースへ帰還したものであつて、上記トランジスタ
２のコレクタから出力信号または負荷電流を得ることを
特徴とする遅延回路。1) Input to the base of transistor 1 whose emitter is grounded, the collector current of transistor 1 becomes the base current of transistor 2, which has a different polarity from transistor 1, and the collector current of transistor 2 is fed back to the base of the transistor. A delay circuit characterized in that the output signal or the load current is obtained from the collector of the transistor 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6983284A JPS60213120A (en) | 1984-04-06 | 1984-04-06 | Delay circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6983284A JPS60213120A (en) | 1984-04-06 | 1984-04-06 | Delay circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213120A true JPS60213120A (en) | 1985-10-25 |
Family
ID=13414144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6983284A Pending JPS60213120A (en) | 1984-04-06 | 1984-04-06 | Delay circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213120A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62268388A (en) * | 1986-05-15 | 1987-11-20 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Source circuit |
-
1984
- 1984-04-06 JP JP6983284A patent/JPS60213120A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62268388A (en) * | 1986-05-15 | 1987-11-20 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Source circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2788449A (en) | Adjustable multivibrator | |
| JPS58500864A (en) | Noise blanker circuits used in electronic ignition systems or similar | |
| JPS60213120A (en) | Delay circuit | |
| US4318154A (en) | Fast relay turn on circuit with low holding current | |
| US4636739A (en) | Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| US4754389A (en) | Voltage regulating circuitry for a DC to DC converter | |
| US3684896A (en) | Flasher circuit with short protection | |
| JP2696847B2 (en) | Vehicle charging control device | |
| JPS60191517A (en) | Timer circuit | |
| JPS60259017A (en) | Timer circuit | |
| JPH03295472A (en) | Peak holding circuit | |
| JPS6214647Y2 (en) | ||
| SU1188858A1 (en) | One-shot multivibrator | |
| SU1734192A1 (en) | Controlled multivibrator | |
| JPS645383Y2 (en) | ||
| JPH0834420B2 (en) | Power-on reset circuit | |
| SU1111252A2 (en) | Trigger device | |
| JP2710349B2 (en) | Power-on reset circuit | |
| JPS59214317A (en) | Signal generating circuit | |
| JPS6311768Y2 (en) | ||
| JPH0229117A (en) | Reset circuit | |
| JPS5914811Y2 (en) | Voltage characteristic compensation circuit | |
| JPS6156506A (en) | Signal output circuit | |
| JPS6141217A (en) | Delay circuit | |
| JPH077910B2 (en) | Power-on reset circuit |