JPS60209881A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPS60209881A JPS60209881A JP59065584A JP6558484A JPS60209881A JP S60209881 A JPS60209881 A JP S60209881A JP 59065584 A JP59065584 A JP 59065584A JP 6558484 A JP6558484 A JP 6558484A JP S60209881 A JPS60209881 A JP S60209881A
- Authority
- JP
- Japan
- Prior art keywords
- card
- chip
- wiring pattern
- connection
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 10
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000000843 powder Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 5
- 238000012856 packing Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 4
- 238000002788 crimping Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はＩＣチップをカード状基体に実装したＩＣカ
ードに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an IC card in which an IC chip is mounted on a card-like base.
［発明の技術的前傾とその問題点］
キャッシュカード、クレジットカード等に従来からの磁
気カードの機能をさらに発展させたＩＣカードなるもの
が出現し始めている。ＩＣカードとは薄いカード状基体
に、メモリ機能や論理演算機能を持つＩＣチップを実装
したものをいう。[Technological advances in inventions and their problems] IC cards, which further develop the functions of conventional magnetic cards, are beginning to appear in cash cards, credit cards, and the like. An IC card is a thin card-like base with an IC chip mounted thereon that has memory functions and logical operation functions.
このようなＩＣカードにおけるＩＣチップの実装法は、
従来、ＩＣチップを薄いプリント基板に搭載してチップ
と基板上の配線パターンとをワイヤボンディングによっ
て接続し、これらを塩化ビニール等からなるカード状基
体に埋め込むというものであった。しかしながら、この
ような実装法では任意のＩＣチップを使用できるという
利点の反面、ワイヤボンディングにおけるワイヤの高さ
方向に占めるスペースが０．２〜０．５ｓ程度は必要で
あるため、カード全体をあまり薄くできないという問題
があった。The method of mounting the IC chip in such an IC card is as follows:
Conventionally, an IC chip is mounted on a thin printed circuit board, the chip and a wiring pattern on the circuit board are connected by wire bonding, and these are embedded in a card-like base made of vinyl chloride or the like. However, although this mounting method has the advantage of being able to use any IC chip, it requires about 0.2 to 0.5 seconds of space in the height direction of the wire in wire bonding, so it does not take much time to mount the entire card. There was a problem that it could not be made thinner.
一方、ＩＣチップが埋め込まれるカード状基体そのもの
に配線パターンを形成し、これにＩＣチップを接続する
ことによって、厚さを薄くする方法も考えられている。On the other hand, a method of reducing the thickness by forming a wiring pattern on the card-like substrate itself in which the IC chip is embedded and connecting the IC chip to this is also being considered.
この実装法の場合、配線パターンの形成方法として導電
ペーストの印刷等が考えられる。ところが、印刷による
配線パターンの形成においてその位置精度は±１００μ
瓦程度であるから、同一のカード状基体に複数のＩＣチ
ップを実装する場合、ＩＣチップ上のパッドとこれらの
配線パターンとの位置合せを複数のＩＣチップについて
同時に行なうことは不可能に近く、全てのＩＣチップの
接続を正しく行なうことは極めて困難となる。In the case of this mounting method, printing of conductive paste or the like may be considered as a method of forming the wiring pattern. However, when forming wiring patterns by printing, the positional accuracy is ±100μ.
Since it is about the size of a roof tile, when multiple IC chips are mounted on the same card-like substrate, it is almost impossible to align the pads on the IC chip and these wiring patterns for multiple IC chips at the same time. It becomes extremely difficult to connect all IC chips correctly.
［発明の目的］
この発明の目的は薄型化に適し、かつ複数のＩＣチップ
を実装する場合においてもＩＣチップと配線パターンと
の接続を容易・確実に行なうことが可能なＩＣカードを
提供することである。[Object of the Invention] An object of the invention is to provide an IC card that is suitable for thinning and that allows easy and reliable connection between IC chips and wiring patterns even when a plurality of IC chips are mounted. It is.
［発明の概要〕
この発明に係るＩＣカードは、ＩＣチップを収容するた
めの少なくとも１つの凹部を有するカード状基体の上に
、上記凹部の周辺部に配列された第１の接続用パッドお
よびこれに接続された第１の配線パターンを形成してな
るカード本体と、フィルム状基体の上に前記第１の接続
用パッドに対応した第２の接続用パッドおよびこれに接
続された第２の配線パターンを形成し、かつこれら第２
の配線パターンにＩＣチップを接続固定してなるサブキ
ャリアとを備え、前記凹部に前記ＩＣチップを収容する
とともに、前記第１の接続用パッドと第２の接続用パッ
ドとを圧着接続してなることを特徴としている。[Summary of the Invention] An IC card according to the present invention includes, on a card-like base having at least one recess for accommodating an IC chip, first connection pads arranged around the recess, and first connection pads arranged around the recess; a card body formed with a first wiring pattern connected to the card body; a second connection pad corresponding to the first connection pad on a film-like substrate; and a second wiring connected to the second connection pad. forming a pattern, and these second
a subcarrier formed by connecting and fixing an IC chip to a wiring pattern, the IC chip is accommodated in the recess, and the first connection pad and the second connection pad are connected by pressure bonding. It is characterized by
［発明の効果］
この発明によれば、ＩＣチップ相互の接続およびＩＣチ
ップと外部との接続が配線パターン、つまり平面配線の
みによって行なわれるため、ワイヤボンディングを用い
た場合に比べ薄型化が容易であるとともに、第１の接続
用パッドと第２の接続用パッドとを圧着接続することに
よりＩＣチップと配線パターンとの電気的接続がなされ
るので、ＩＣチップの実装に際しての位置合せが容易と
なる。[Effects of the Invention] According to the present invention, the connection between IC chips and the connection between the IC chips and the outside are performed only by wiring patterns, that is, planar wiring, and therefore it is easier to reduce the thickness compared to the case where wire bonding is used. At the same time, the IC chip and the wiring pattern are electrically connected by crimping the first connection pad and the second connection pad, which facilitates alignment when mounting the IC chip. .
すなわち、第１および第２の接続用パッドはＩＣチップ
の周辺部に配列されるものであるから、ＩＣチップ上の
パッドに比べ十分大きなピッチで配列でき、その寸法も
ＩＣチップ上のパッドよりも十分大きくすることが可能
である。従って、配線パターンの位置精度を考慮しても
第１および第２の接続用パッドの位置合せは容易であり
、複数のＩＣチップと配線パターンとの接続、さらには
これらの配線パターンを介してのＩＣチップ相互の接続
を極めて容易かつ確実に行なうことができる。That is, since the first and second connection pads are arranged on the periphery of the IC chip, they can be arranged at a sufficiently larger pitch than the pads on the IC chip, and their dimensions are also smaller than the pads on the IC chip. It is possible to make it sufficiently large. Therefore, even if the positional accuracy of the wiring patterns is taken into account, it is easy to align the first and second connection pads, and the connection between multiple IC chips and wiring patterns, as well as the connection through these wiring patterns, is easy. IC chips can be connected to each other extremely easily and reliably.
［発明の実施例］
第１図はこの発明の一実施例のＩＣカードを示すもので
、（ａ）はカード本体１０の平面図、（ｂ）はカード本
体１０にＩＣチップを含むサブキャリア２０を実装した
状態を示す断面図である。[Embodiment of the Invention] FIG. 1 shows an IC card according to an embodiment of the present invention, in which (a) is a plan view of a card body 10, and (b) is a subcarrier 20 containing an IC chip in the card body 10. FIG. 3 is a cross-sectional view showing a state in which the
カード本体１０において、１１は例えば塩化ビニール等
の熱可塑性の有機絶縁材料からなる２１Ｍ以下程度の厚
さのカード状基体であり、後述するＩＣチップを収容す
るための複数（この例では２つ）の凹部１２を有する。In the card body 10, 11 is a card-like base body made of a thermoplastic organic insulating material such as vinyl chloride and having a thickness of about 21M or less, and is used to accommodate a plurality of IC chips (two in this example) to be described later. It has a recess 12.
凹部１２の寸法はＩＣチップの寸法より０．０５〜２Ｍ
程度大きく設定されている。カード状基体１１上には、
凹部１２の周辺部に位置して第１の接続用パッド１３が
配列形成され、さらに第１の接続用パッド１３に一端が
接続された第１の配線パターン１４が形成されている。The dimensions of the recess 12 are 0.05 to 2M larger than the dimensions of the IC chip.
It is set to a high degree. On the card-like base 11,
First connection pads 13 are arranged in an array around the recess 12, and a first wiring pattern 14 whose one end is connected to the first connection pad 13 is formed.
また、配線パターン１４のいくつかの他端に外部接続用
のパッド１５が接続されている。Further, external connection pads 15 are connected to the other ends of some of the wiring patterns 14.
これら第１の接続用パッド１３、配線パターン１４およ
び外部接続用パッド１５は、好ましくは基体１１と同系
の材料、例えば塩化ビニールと銅粉等の導電性金属粉を
各々少なくとも１０％以上含有した材料からなり、基体
１１上に印刷等により被着形成されている。第１の接続
用パッド１３および配線パターン１４の形成法としては
、ほかに塩化ビニールからなるカード状基体１１上にＣ
ｕまたはＮｉ等のメッキを施してもよい。なお、配線パ
ターン１４はこの例では２層配線となっており、実線部
が上層配線、破線部が下層配線をそれぞれ示している。These first connection pads 13, wiring patterns 14, and external connection pads 15 are preferably made of the same material as the base 11, for example, materials each containing at least 10% or more of vinyl chloride and conductive metal powder such as copper powder. It is formed on the base 11 by printing or the like. Another method for forming the first connection pad 13 and the wiring pattern 14 is to form C on the card-like base 11 made of vinyl chloride.
It may be plated with u or Ni. In this example, the wiring pattern 14 is a two-layer wiring, with the solid line portion indicating the upper layer wiring and the broken line portion indicating the lower layer wiring.
一方、サブキャリア２０は第２図に示すように構成され
ている。第２図（ａ）（ｂ）はそれぞれ平面図および断
面図である。このサブキャリア２０において、２１は例
えばポリイミド等の有機絶縁材料からなる円形のフィル
ム状基体であり、この基体２１上にはカード本体１０に
おける第１の接続用パッド１２に対応した位置に第２の
接続用パッド２２が形成され、さらにこれらの接続用パ
ッド２２に一端が接続された第２の配線パターン２３が
形成されている。これら第２の接続型バッド２２および
配線パターンは例えば銅パターンによって形成される。On the other hand, the subcarrier 20 is configured as shown in FIG. FIGS. 2(a) and 2(b) are a plan view and a sectional view, respectively. In this subcarrier 20, 21 is a circular film-like base made of an organic insulating material such as polyimide, and on this base 21, a second connection pad 12 is placed at a position corresponding to the first connection pad 12 in the card body 10. Connection pads 22 are formed, and a second wiring pattern 23 whose one end is connected to these connection pads 22 is formed. These second connection type pads 22 and the wiring pattern are formed of, for example, a copper pattern.
第２の配線パターン２３はＩＣチップとの接続部を除い
て絶縁性樹脂層２４で覆われており、ＩＣチップとの接
続部上にはこの樹脂層２４の開口部からＩＣチップ側に
突出するように、例えばメッキにより金属バンブ２５が
被着形成されている。金属バンブ２５の具体例としては
Ａｕ、 Ｃｕ−Ａｕ、Ｎ １−Ａｕ＋ Ｃｕ−Ｎ ＋−
Ａｕ等が挙げられる。そして、この金属バンプ２５にＩ
Ｃチップ２６の入出力ピンが圧着されることにより、Ｉ
Ｃチップ２６の接続固定がなされている。金属バンプ２
５とＩＣチップ２６の入出力ビンとの圧着接続は、フィ
ルム状基体２１に形成された開口部２１ａからツールを
挿入してこの圧着すべき個所を加圧および加熱し、共晶
反応または合金化を行なうことにより達成される。The second wiring pattern 23 is covered with an insulating resin layer 24 except for the connection portion with the IC chip, and above the connection portion with the IC chip, a portion protrudes from the opening of this resin layer 24 toward the IC chip side. As such, a metal bump 25 is formed by, for example, plating. Specific examples of the metal bumps 25 include Au, Cu-Au, N1-Au+ Cu-N+-
Examples include Au. Then, I
By crimping the input/output pins of the C chip 26, the I
The C chip 26 is connected and fixed. metal bump 2
5 and the input/output bin of the IC chip 26, a tool is inserted through the opening 21a formed in the film-like base 21, and the area to be crimped is pressurized and heated to perform a eutectic reaction or alloying. This is achieved by doing the following.
このように形成されたサブキャリア２０が第１図（ｂ）
に示すようにカード本体１０に実装されることにより、
ＩＣカードが構成される。すなわち、サブキャリア２０
はＩＣチップ２６がカード本体１０のカード状基体１１
に形成された凹部１２にそれぞれ収容され、その状態で
第１の接続用パッド１３と第２の接続用パッド２２とが
熱プレスにより圧着接続される。これによってＩＣチッ
プ２６とカード状基体１１の上の第１の配線パターン１
４との電気的接続と、ＩＣチップ２６の固定がなされる
ことになる。The subcarrier 20 formed in this way is shown in FIG. 1(b).
By being mounted on the card body 10 as shown in FIG.
An IC card is configured. That is, subcarrier 20
The IC chip 26 is connected to the card-like base 11 of the card body 10.
The first connection pad 13 and the second connection pad 22 are respectively accommodated in the recesses 12 formed in the recesses 12, and in this state, the first connection pad 13 and the second connection pad 22 are crimped and connected by hot pressing. As a result, the first wiring pattern 1 on the IC chip 26 and the card-like substrate 11 is
4 and the IC chip 26 is fixed.
そして、サブキャリア２０が実装された後、同様な有機
絶縁材料からなる保護層２７が例えば熱圧着により被覆
されることにより、ＩＣカードが完成される。この場合
、外部接続用パッド１５は保護層２７の熱圧着により、
この保護層２７に形成された開口部（図示せず）を通し
て保護層２７表面上に盛り上がり、外部装置との接続が
可能な状態となる。After the subcarrier 20 is mounted, a protective layer 27 made of a similar organic insulating material is covered, for example, by thermocompression bonding, thereby completing the IC card. In this case, the external connection pad 15 is bonded by thermocompression of the protective layer 27.
It rises onto the surface of the protective layer 27 through an opening (not shown) formed in the protective layer 27, and becomes ready for connection to an external device.
このような実装構造をとると、ＩＣチップ２６ 。If such a mounting structure is adopted, the IC chip 26.
の接続は第１の接続用パッド１３と第２の接続用パッド
２２を介して行なわれるので、カード状基体１１におけ
る複数のＩＣチップ２６間の相対位置ずれはパッド１３
．２２の寸法近くまで許容される。例えばＩＣチップ２
６の寸法を５ｍＸ４ｍとし、このチップの重心を中心と
して描いた直径１０閣の円上に第２の接続用パッド２２
を配列した場合を考えると、パッド２２の数、つまりＩ
Ｃチップ２６上の入出力ビンの数が２４ビンの場合、パ
ッド１３問およびパッド２２ｆｌｌのピッチは１゜３ｍ
となり、約１＃１１１の位置ずれが許容できることにな
る。これはＩＣチップ相互をワイヤボンディングで直接
接続する場合の許容値５０μｍと比べると格段に大きな
値である。Since the connection is made via the first connection pad 13 and the second connection pad 22, the relative positional deviation between the plurality of IC chips 26 on the card-like base 11 is caused by the pad 13.
．． Dimensions close to 22 are allowed. For example, IC chip 2
6 has dimensions of 5m x 4m, and a second connection pad 22 is placed on a circle with a diameter of 10 cm drawn around the center of gravity of this chip.
Considering the case where the pads 22 are arranged, the number of pads 22, that is, I
If the number of input/output bins on the C chip 26 is 24, the pitch of 13 pads and 22 full pads is 1°3m.
Therefore, a positional deviation of about 1#111 is permissible. This value is much larger than the permissible value of 50 μm when IC chips are directly connected to each other by wire bonding.
上記の説明から明らかなように、接続用パッド１３．２
２の寸法（ピッチ）を大きくするほど、複数のＩＣチッ
プ２６間の相対位置のより大きな誤差を吸収できる。従
って、換言すればこれらのパッド１３．２２の寸法をＩ
Ｃチップ２６間の相対位置の最大誤差より大きくするこ
とにより、接続不良を伴なわないＩＣチップの実装が可
能となる。As is clear from the above description, the connection pad 13.2
The larger the dimension (pitch) of 2 is, the larger the error in the relative position between the plurality of IC chips 26 can be absorbed. Therefore, in other words, the dimensions of these pads 13.22 are I
By making the error larger than the maximum error in relative position between the C chips 26, IC chips can be mounted without connection failure.
以上説明したように、この発明によれば薄型化が可能で
あって、しかもＩＣチップの実装が容易で、ＩＣチップ
と配線パターンとの信頼性の高い接続が可能なＩＣカー
ドを提供することができる。As explained above, according to the present invention, it is possible to provide an IC card that can be made thinner, has an IC chip mounted thereon easily, and can have a highly reliable connection between the IC chip and the wiring pattern. can.
この発明は上記実施例に限定されるものではなく、要旨
を逸脱しない範囲で種々変形実施が可能である。This invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the scope of the invention.
第１図（ａ）（ｂ）はこの発明の一実施例に係るＩＣカ
ードにおけるカード本体の平面図およびサブキャリアを
実装した状態を示す断面図、第２図（ａ）（ｂ）は同実
施例におけるサブキャリアの平面図および断面図である
。
１０・・・カード本体、１１・・・カード状基体、１２
・・・凹部、１３・・・第１の接続用パッド、１４・・
・第１の配線パターン、１５・・・外部接続用パッド、
２０・・・サブキャリア、２１・・フィルム状基体、２
２・・・第２の接続用パッド、２３・・・第２の配線パ
ターン、２４・・・絶縁性樹脂層、２５・・・金属バン
ブ、２６・・・ＩＣチップ、２７・・・保１層。
出願人代理人 弁理士 鈴江武彦
第１ 口
（ｂ）FIGS. 1(a) and 1(b) are a plan view of a card body and a sectional view showing a state in which a subcarrier is mounted in an IC card according to an embodiment of the present invention, and FIGS. 2(a) and 2(b) are an embodiment of the same. FIG. 3 is a plan view and a cross-sectional view of a subcarrier in an example. 10... Card body, 11... Card-like base, 12
... recess, 13... first connection pad, 14...
・First wiring pattern, 15... pad for external connection,
20... Subcarrier, 21... Film-like substrate, 2
2... Second connection pad, 23... Second wiring pattern, 24... Insulating resin layer, 25... Metal bump, 26... IC chip, 27... Holder 1 layer. Applicant's representative Patent attorney Takehiko Suzue No. 1 (b)
Claims (1)
を有するカード状基体の上に、上記凹部の周辺部に配列
された第１の接続用パッドおよびこれに接続された第１
の配線パターンを形成してなるカード本体と、フィルム
状基体の上に前記第１の接続用パッドに対応した第２の
接続用パッドおよびこれに接続された第２の配線パター
ンを形成し、かつこれら第２の配線パターンにＩＣチッ
プを接続固定してなるサブキャリアとを備え、前記凹部
に前記ＩＣチップを収容するとともに、前記第１の接続
用パッドと第２の接続用パッドとを圧着接続してなるこ
とを特徴とするＩＣカード。 （′２Ｊ 第１および第２の接続用パッドの寸法がカー
ド本体上における複数のＩＣチップ間の相対位置の最大
誤差より大きいことを特徴とする特許請求の範囲第１項
記載のＩＣカード。 （３） カード状基体は有機絶縁性材料からなるもので
あることを特徴とする特許請求の範囲第１項記載のＩＣ
カード。 （４）有機絶縁性材料は塩化ビニールであることを特徴
とする特許請求の範囲第３項記載のＩＣカード。 （５） カード状基体は塩化ビニールからなり、第１の
接続用パッドおよび第１の配線パターンは塩化ビニール
と導電性金属粉を各々少なくとも１０％以上含有したも
のであることを特徴とする特許請求の範囲第１項記載の
ＩＣカード。 （ａ カード状基体は塩化ビニールからなり、第１の接
続用パッドおよび第１の配線パターンは塩化ビニールか
らなる基体上にＣｕまたはＮｉ等のメッキを施したもの
であることを特徴とする特許請求の範囲第１項記載のＩ
Ｃカード。 （７）サブキャリアはフィルム状基体に形成された第２
の配線パターンがＩＣチップとの接続部を除いて絶縁性
樹脂層で覆われ、ざらに第２の配線パターンのＩＣチッ
プとの接続部に金属バンプが形成されたものであること
を特徴とする特許請求の範囲第１項記載のＩＣカード。 （８） フィルム状基体はポリイミドフィルムであるこ
とを特徴とする特許請求の範囲第１項または第８項記載
のＩＣカード。 （９）第２の接続用導体および第２の配線パターンは銅
パターンからなるものであることを特徴とする特許請求
の範囲第１項または第８項記載のＩＣカード。 （１０）金属バンプはメッキにより形成されたものであ
ることを特徴とする特許請求の範囲第８項記載のＩＣカ
ード。[Claims] 1) On a card-like base having at least one recess for accommodating an IC chip, first connection pads arranged around the recess and connection pads connected thereto. 1
a card body having a wiring pattern formed thereon; a second connection pad corresponding to the first connection pad and a second wiring pattern connected thereto formed on a film-like substrate; A subcarrier formed by connecting and fixing an IC chip to these second wiring patterns is provided, the IC chip is accommodated in the recess, and the first connection pad and the second connection pad are connected by pressure bonding. An IC card that is characterized by: ('2J The IC card according to claim 1, wherein the dimensions of the first and second connection pads are larger than the maximum error in the relative position between the plurality of IC chips on the card body. ( 3) The IC according to claim 1, wherein the card-like substrate is made of an organic insulating material.
card. (4) The IC card according to claim 3, wherein the organic insulating material is vinyl chloride. (5) A patent claim characterized in that the card-like substrate is made of vinyl chloride, and the first connection pad and the first wiring pattern each contain at least 10% or more of vinyl chloride and conductive metal powder. The IC card described in item 1 of the scope. (a) A patent claim characterized in that the card-like base is made of vinyl chloride, and the first connection pad and the first wiring pattern are plated with Cu, Ni, etc. on the base made of vinyl chloride. Range I described in item 1
C card. (7) The subcarrier is a second carrier formed on a film-like substrate.
The wiring pattern is covered with an insulating resin layer except for the connection part with the IC chip, and metal bumps are roughly formed at the connection part of the second wiring pattern with the IC chip. An IC card according to claim 1. (8) The IC card according to claim 1 or 8, wherein the film-like substrate is a polyimide film. (9) The IC card according to claim 1 or 8, wherein the second connection conductor and the second wiring pattern are made of a copper pattern. (10) The IC card according to claim 8, wherein the metal bumps are formed by plating.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59065584A JPS60209881A (en) | 1984-04-02 | 1984-04-02 | Ic card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59065584A JPS60209881A (en) | 1984-04-02 | 1984-04-02 | Ic card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60209881A true JPS60209881A (en) | 1985-10-22 |
Family
ID=13291199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59065584A Pending JPS60209881A (en) | 1984-04-02 | 1984-04-02 | Ic card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60209881A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250196A (en) * | 1985-06-26 | 1987-03-04 | ブル・ソシエテ・アノニム | Method of mounting integrated circuit to substrate, device assembled by said method and card with microelectronic circuit device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941092A (en) * | 1982-08-31 | 1984-03-07 | Sony Corp | Data card |
-
1984
- 1984-04-02 JP JP59065584A patent/JPS60209881A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941092A (en) * | 1982-08-31 | 1984-03-07 | Sony Corp | Data card |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250196A (en) * | 1985-06-26 | 1987-03-04 | ブル・ソシエテ・アノニム | Method of mounting integrated circuit to substrate, device assembled by said method and card with microelectronic circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5729053A (en) | Apparatus and method for flat circuit assembly | |
| US7732882B2 (en) | Method and system for electrically coupling a chip to chip package | |
| US7998792B2 (en) | Semiconductor device assemblies, electronic devices including the same and assembly methods | |
| US4727246A (en) | IC card | |
| US7511371B2 (en) | Multiple die integrated circuit package | |
| JPS63149191A (en) | Ic card | |
| JP2001519574A (en) | Method of manufacturing a chip card suitable for ensuring contact and non-contact operation | |
| US6686650B1 (en) | Non-contact data carrier and IC chip | |
| US7495255B2 (en) | Test pads on flash memory cards | |
| EP2296109A1 (en) | Dual interface IC card and method for realizing such a card | |
| US4585157A (en) | Tape bonding of two integrated circuits into one tape frame | |
| US20030183944A1 (en) | Semiconductor device and manufacturing method for the same, circuit board, and electronic device | |
| JPH08282167A (en) | Ic card | |
| US6493056B2 (en) | Interposer device | |
| JPS60209881A (en) | Ic card | |
| US11893440B2 (en) | Card-type substrate having biometric functionality and a method of forming the same | |
| JPH02177553A (en) | Integrated circuit device and manufacture thereof | |
| JP3485736B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07321438A (en) | Printed-circuit board | |
| JPS6384990A (en) | Portable medium | |
| KR0134646B1 (en) | Reverse stack thin film package and the manufacture method | |
| JPH11185001A (en) | Ic module for ic card | |
| JPH08190616A (en) | Ic card | |
| JPS63317395A (en) | Ic card | |
| KR20210060476A (en) | Method for manufacturing an electronic module for a portable object |