JPS60209110A - Gyro-interface - Google Patents

Gyro-interface

Info

Publication number
JPS60209110A
JPS60209110A JP6438684A JP6438684A JPS60209110A JP S60209110 A JPS60209110 A JP S60209110A JP 6438684 A JP6438684 A JP 6438684A JP 6438684 A JP6438684 A JP 6438684A JP S60209110 A JPS60209110 A JP S60209110A
Authority
JP
Japan
Prior art keywords
signal
circuit
signals
phase
gyro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6438684A
Other languages
Japanese (ja)
Inventor
Akio Maruyama
昭夫 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP6438684A priority Critical patent/JPS60209110A/en
Publication of JPS60209110A publication Critical patent/JPS60209110A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01CMEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/02Rotary gyroscopes
    • G01C19/04Details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Gyroscopes (AREA)

Abstract

PURPOSE:To make design changes on an apparatus side and a synchro-receiver on the apparatus side unnecessary even when the sort of a gyroscope is changed by converting to the desired form for output a synchronizing signal outputted from the transmitting part of a gyro device by a wave converting circuit. CONSTITUTION:A wave converting circuit 8 is outputted converting each three- phase voltage (R, S, T) with respect to a voltage V into a desired form (for instance a square pulse) S1, S2, S3, when an alternating three-phase voltage from a synchro-transmitter and a reference voltage V as a basis are inputted. A latch circuit 9 maintains the condition of the signals S1-S3 and supplies signals, S1'- S3' to a signal processing circuit 10, when a starting signal 6 is impressed. A circuit 10 consisting of a ROM for instance, judges the phase order of the signals S1-S3 with respect to the signals S1'-S3' whether in a forward direction or reverse direction, and an up pulse S4 or a down pulse S5 are outputted, and synchronizing with it, a signal S6 is outputted to the circuit 9. Accordingly even when the sort of signals and the voltage values are changed by the sort of the gyro device, the pulse S4 or S5 corresponding to the input value is outputted and the control of the succeeding device can be performed.

Description

【発明の詳細な説明】 この発明はジャイロ装置とこのジャイロ装置によって駆
動される機器との間に設けられ、これらの間の信号を整
合するジャイロインターフェースに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gyro interface that is provided between a gyro device and equipment driven by the gyro device, and that matches signals therebetween.

従来、第1図にブロック図を示すようにジャイロ装置1
はジャイロ2、シンクロ送信機3によって構成され、ジ
ャイロ2の回転角度がシンクロ送信機3で電気的に変換
された後、機器側にあるシンクロ受信機4の場所へ送信
され、これによってP P I (PlanePosi
tion Indicator )の方位リング5等の
角度が制御されているが、この場合シンクロ送信機3お
よびシンクロ受信機4は同じ系列のものが必要であるた
め、例えばジャイロ装置1側のシンクロ送信機3種類に
変更があった場合にはその都度機器の設計変更を行う必
要があった。
Conventionally, a gyro device 1 as shown in a block diagram in FIG.
is composed of a gyro 2 and a synchro transmitter 3, and after the rotation angle of the gyro 2 is electrically converted by the synchro transmitter 3, it is transmitted to the synchro receiver 4 on the equipment side, thereby P P I (PlanePosi
The angle of the azimuth ring 5, etc. of the gyro device 1 is controlled, but in this case, the synchro transmitter 3 and the synchro receiver 4 must be of the same series, so for example, three types of synchro transmitters on the gyro device 1 side Whenever there was a change in the design of the equipment, it was necessary to change the design of the equipment.

また、ジャイ′口によってはパルス出力ヲ行うものがあ
シ、これについては機器側の設計を全面的に変更する必
要があった。
Additionally, some types of sensors output pulses, which required a complete change in the design of the equipment.

本発明は上記の事情に鑑み、ジャイロの種類に変更があ
っても機器側の設計変更を行う必要がなくかつ機器側の
シンクロ受信機を必要としないジャイロインターフェー
スを提供することを目的としている。
In view of the above circumstances, it is an object of the present invention to provide a gyro interface that does not require a design change on the equipment side even if the type of gyro changes, and does not require a synchronization receiver on the equipment side.

そしてこの発明によるジャイロインターフェースはこの
目的を達成するために、ジャイロ装置よシ出力される3
相の交番波形信号を所望の波形信号に変換して出力する
波形変換回路と、ランチ信号・を受領することにより、
前記波形変換回路の出力波形信号を保持するランチ回路
と:該うッチ回路から出力された保持信号と前記波形変
換回路の出力波形信号とを比較することにより前記3相
の交番波形信号の相順を判別する判別手段と、前記波形
変換回路の出力波形信号と前記保持信号とが相異なると
きには前記判別手段によシ判別された結果に対応して所
定の同期信号を発生する同期信号発生手段と、前記同期
信号に同期して前記ラッチ信号を発生するとともに前記
ラッチ回路に供給するラッチ信号発生手段とから構成さ
れた信号処理回路とを備えたことを特徴としている。
In order to achieve this purpose, the gyro interface according to the present invention provides three signals output from the gyro device.
By receiving the launch signal and a waveform conversion circuit that converts the phase alternating waveform signal into a desired waveform signal and outputs it,
A launch circuit that holds the output waveform signal of the waveform conversion circuit: The phase of the three-phase alternating waveform signal is determined by comparing the hold signal output from the catch circuit with the output waveform signal of the waveform conversion circuit. a discriminating means for discriminating the order; and a synchronizing signal generating means for generating a predetermined synchronizing signal in accordance with the result determined by the discriminating means when the output waveform signal of the waveform conversion circuit and the holding signal are different. and a signal processing circuit configured to generate the latch signal in synchronization with the synchronization signal and supply it to the latch circuit.

以下この発明を図面に示す実施例にしたがって説明する
The present invention will be described below with reference to embodiments shown in the drawings.

第2図はこの発明によるジャイロインターフェースの実
施例を示すブロック図である。この図において、7はイ
ンターフェースであシ、波形変換回路8、ラッチ回路9
、信号処理回路1oによって構成される。
FIG. 2 is a block diagram showing an embodiment of a gyro interface according to the present invention. In this figure, 7 is an interface, a waveform conversion circuit 8, a latch circuit 9
, a signal processing circuit 1o.

前記波形変換回路8は図示せぬ送信機(例えばシンクロ
送信機)から出力される交番三相電圧(R相、S相、T
相の三相電圧)および基準となるリファレンス電圧Vが
入力されるものであシ、リファレンス電圧Vに対する三
相電圧の各電圧(R,S、T)を所望形式の信号(例え
ば方形パルス)sl、s2.s3に変換して出力するも
のである。つまシ、前記波形変換回路8は第3図(イ)
The waveform conversion circuit 8 converts alternating three-phase voltages (R phase, S phase, T
The three-phase voltage of each phase) and the reference voltage V that serves as a standard are input, and each voltage (R, S, T) of the three-phase voltage with respect to the reference voltage V is input as a signal of a desired format (for example, a square pulse) sl. , s2. It converts into s3 and outputs it. The waveform conversion circuit 8 is shown in FIG. 3 (a).
.

(ロ)に示すように各相(R,S 、T)のいずれがが
前記リファレンス電圧Vから得られる基準レベルhよシ
高い電圧値となると(例えば60%)、その間の時間t
だけシフト信号SL 、S2.Ssを生成するものであ
シ、図に示すように三相電圧R2S、Tの相順に同期し
てシフト信号Sl、S2゜Ssも同じ相順で順次生成さ
れる。この相順を第4図に示すが、三相電圧が正相でめ
ってR−s −Tの相順の場合、シフト信号の相順は5
l−82−tS3となシ、三相電圧が逆相であってT−
8−Rの相順の場合、シフト信号の相順はS3→S2→
S1となる。
As shown in (b), when any of the phases (R, S, T) has a voltage value higher than the reference level h obtained from the reference voltage V (for example, 60%), the time t between
Only shift signals SL, S2. As shown in the figure, in synchronization with the phase order of the three-phase voltages R2S and T, shift signals Sl and S2°Ss are also generated sequentially in the same phase order. This phase order is shown in FIG.
l-82-tS3, the three-phase voltages are in reverse phase and T-
In the case of 8-R phase order, the phase order of the shift signal is S3→S2→
It becomes S1.

このシフト信号SL、S2.S3は前述したラツ・チ回
路9および信号処理回路10に並列に供給される。
These shift signals SL, S2. S3 is supplied in parallel to the aforementioned latch circuit 9 and signal processing circuit 10.

ランチ回路9はこのシフト信号Sl、S2゜Ssの状態
を保持して保持信号Sl’ 、S2’ 、S3’を信号
処理回路10に供給するものであシ、起動信号S6がラ
ンチ回路9に印加されると、このラッチ回路9によシそ
の直前のシフト信号81〜S3が保持され、これが保持
信号S、/〜S;として出力される。
The launch circuit 9 maintains the states of the shift signals Sl, S2°Ss and supplies the holding signals Sl', S2', S3' to the signal processing circuit 10. When the activation signal S6 is applied to the launch circuit 9, Then, the latch circuit 9 holds the immediately preceding shift signals 81 to S3, and outputs them as holding signals S, / to S;.

信号処理回路10は例えばROM(IJ−1’オンリー
メモリ)によって構成され、前記ラッチ回路9の保持信
号Sl’、S2’、S3’および前記波形変換回路8の
シフト信号Sl、S2.S3が入力されるものであシ、
前記保持信号S、/〜S五と前 ・記起動信号SI、が
印加された後、これらの保持信号F3(+ S2 p 
S3′と前記シフト信号Sl、S2.S3とを各々比較
し、保持信号s、 l s、、/ I 33/に対する
シフト信号S1.82 、 Ssの相順を判別し、第4
図に示すようにその相順が正相方向A1か、逆相方向A
2であるかを判別する。
The signal processing circuit 10 is constituted by, for example, a ROM (IJ-1' only memory), and receives the holding signals Sl', S2', S3' of the latch circuit 9 and the shift signals Sl, S2 . If S3 is input,
After the holding signals S, /~S5 and the starting signal SI are applied, these holding signals F3(+S2 p
S3' and the shift signals Sl, S2. S3 respectively to determine the phase order of the shift signals S1.
As shown in the figure, the phase order is either normal phase direction A1 or reverse phase direction A
2.

即ち、シフト信号”Sl、S2.S3’がご1゜o、o
7−7o、t、o”又は”0 、1、.0”−”0゜0
.1’、又は” O、0、1″−” 1 、0 、 O
”に変化すれば正相方向Alであると判別し、シフト信
号″Sl、S2.S3”が”1.0’、O’−0,0,
,1”、又は”0,0.1’−”0,1゜0”、又は”
0,1.0″′→”1,0.0’に変化すれば逆相方向
A2であると判別する。
That is, the shift signals "Sl, S2.S3' are 1°o,o
7-7o, t, o" or "0, 1, . 0"-"0゜0
.. 1', or "O, 0, 1"-" 1, 0, O
”, it is determined that the phase is in the positive phase direction Al, and the shift signals “Sl, S2 . S3" is "1.0', O'-0,0,
,1", or "0,0.1'-"0,1°0", or"
If it changes from 0,1.0'' to 1,0.0', it is determined that the direction is in the opposite phase direction A2.

この後、信号処理回路、、lOは正相方向A1であると
判別すると端子10aから1つのアップ・ぐルスS4を
出力し5.1だ逆相方向A2であると判別すると端子1
0bから1つのダウンパルスS5を出力して図示せぬ後
段装置に供給する。
After this, when the signal processing circuit 10 determines that the positive phase direction is A1, it outputs one up signal S4 from the terminal 10a, and when it determines that the negative phase direction is A2, it outputs one up signal S4 from the terminal
One down pulse S5 is output from 0b and supplied to a downstream device (not shown).

この場合の後段装置はカウンターなどを有し、アンプ、
ダウンパルスS 4 ’+ 85のカウントによって角
度の絶対値をめてPPIサー?モータ等の制御を行った
シ、又はステッピングモータの駆動機構を制御するもの
である。
In this case, the subsequent device has a counter, etc., and an amplifier,
Calculate the absolute value of the angle by counting down pulse S4' + 85 and calculate the PPI sensor? It controls the drive mechanism of a motor or a stepping motor.

また第3図(イ)、(ロ)に示すように信号処理回路1
0はアップパルスS4又はダウンパルスS5を出力する
とこれに同期して1つの起動信号S6をラッチ回路9に
出力する。
In addition, as shown in FIGS. 3(a) and 3(b), the signal processing circuit 1
0 outputs one activation signal S6 to the latch circuit 9 in synchronization with the up pulse S4 or the down pulse S5.

このように、このインターフェース7はシンクロ送信a
とステッピングモータ等の後段装置との間に設けられ、
シンクロ送信機の出力を処理してアップパルスまたはダ
ウンパルスを出力し、これを後段装置に供給するので、
シンクロ受信機を必要としない。
In this way, this interface 7 has synchronized transmission a
and a subsequent device such as a stepping motor,
It processes the output of the synchro transmitter and outputs up pulses or down pulses, which are then supplied to subsequent devices.
No synchronized receiver required.

マタジャイロの種類によってこのインターフェース7に
入力される信号の種類(三相電圧信号、パルス列信号な
ど)および電圧値が異なフでも波形変換器8でこれの整
合が行なえるため、ジャイロの種類が変わっても入力値
に対応するアンプパルスS4あるいはダウン・ぐルスS
5を出力して後段装置の制御を行うことができる。
Even if the types of signals input to this interface 7 (three-phase voltage signal, pulse train signal, etc.) and voltage values differ depending on the type of mata gyro, the waveform converter 8 can match them, so the type of gyro can be changed. also the amplifier pulse S4 or down pulse S corresponding to the input value
5 can be output to control subsequent devices.

以上説明したように本発明によるジャイロインターフェ
ースは波形変換回路によってジャイロ装置の送信部から
出力されるシンクロ信号を所望の形式に変換して出力し
、ランチ回路によって前記波形変換回路の出力を起動信
号によって保持して出力し、信号処理回路によって前記
ランチ回路の出力に対して前記波形変換回路の出力の変
化を判別してその判別結果を出力するとともに、前記ラ
ンチ回路に前記起動信号を出力するようにしたので、ジ
ャイロの種類に変更があっても機器側の設計変更を行う
必要がなく、更に機器側のシンクロ受信機を必要としな
い。
As explained above, in the gyro interface according to the present invention, the waveform conversion circuit converts the synchronization signal output from the transmitting section of the gyro device into a desired format and outputs the same, and the launch circuit converts the output of the waveform conversion circuit into a starting signal. A signal processing circuit determines a change in the output of the waveform conversion circuit with respect to the output of the launch circuit, outputs the determination result, and outputs the activation signal to the launch circuit. Therefore, even if the type of gyro changes, there is no need to change the design of the equipment, and furthermore, there is no need for a synchro receiver on the equipment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のジャイロ装置を示すブロック図、第2図
は本発明に係るジャイロインターフェースの実施例を説
明するためのブロック図、第3図(イ)。 (ロ)は各々入力値に対するシフト信号およびアップ、
ダウン・母ルスの出力信号および起動信号を説明するだ
めの図、第4図は入力信号に対するシフト信号の相順を
説明するだめの図である。 7・・・インターフェース(ジャイロインターフェース
)、8・・・波形変換回路、9・・ラッチ回路、1゜・
・・信号処理回路、R,S、T・・・入力値(三相電圧
)、Sl、82.S3・・・シフト信号、s4・・・ア
ップパルス、S5・・・ダウンパルス、s6・・・起動
信号(ラッチ信号)。 特許出願人 安立電気株式会社 代理人 弁理士 酋 村 教 光 第1図 rl 第2面 7 第3図(イ) 第3図(ロ) 8゛・、 R 1”’−1 +−/″’ j jl j j l l ’、il”2
、−jjjlj jj i l l ゛110、 1i 、:1゜
FIG. 1 is a block diagram showing a conventional gyro device, FIG. 2 is a block diagram for explaining an embodiment of a gyro interface according to the present invention, and FIG. 3 (A). (b) are shift signals and up signals for input values, respectively;
FIG. 4 is a diagram illustrating the output signal and activation signal of the down/main pulse, and FIG. 4 is a diagram illustrating the phase sequence of the shift signal with respect to the input signal. 7... Interface (gyro interface), 8... Waveform conversion circuit, 9... Latch circuit, 1°.
...Signal processing circuit, R, S, T...Input value (three-phase voltage), Sl, 82. S3...shift signal, s4...up pulse, S5...down pulse, s6...start signal (latch signal). Patent Applicant Anritsu Electric Co., Ltd. Agent Patent Attorney Norimitsu Sukimura Figure 1 rl Page 2 7 Figure 3 (a) Figure 3 (b) 8゛・, R 1'''-1 +-/''' j jl j j j l l',il”2
, −jjjlj jjj i l l ゛110, 1i , :1゜

Claims (2)

【特許請求の範囲】[Claims] (1) ジャイロ装置よシ出力される3相の交番波形信
号を所望の波形信号に変換して出力する波形変換回路と
;ラッチ信号を受領することによシ、前記波形変換回路
の出力波形信号を保持するランチ回路と;該ラッチ回路
から出力された保持信号と前記波形変換回路の出力波形
信号とを比較することにより前記3相の交番波形信号の
相順を判別する判別手段と、前記波形変換回路の出力波
形信号と前記保持信号とが相異なるときには前記判別手
段によシ判別された結果に対応して所定の同期信号を発
生する同期信号発生手段と、前記同期信号に同期して前
記ランチ信号を発生するとともに前記ラッチ回路に供給
するランチ信号発生手段とから構成された信号処理回路
とを備えたジャイロインターフェース。
(1) A waveform conversion circuit that converts a three-phase alternating waveform signal output from the gyro device into a desired waveform signal and outputs the desired waveform signal; by receiving a latch signal, the output waveform signal of the waveform conversion circuit is a launch circuit for holding; a determining means for determining the phase order of the three-phase alternating waveform signal by comparing the holding signal output from the latch circuit with the output waveform signal of the waveform conversion circuit; synchronizing signal generating means for generating a predetermined synchronizing signal in response to the result determined by the determining means when the output waveform signal of the conversion circuit and the holding signal are different; A gyro interface comprising: a signal processing circuit comprising launch signal generating means for generating a launch signal and supplying it to the latch circuit.
(2) 前記信号処理回路は、ROMで構成されたこと
を特徴とする特許請求の範囲第1項記載のジャイロイン
ターフェース。
(2) The gyro interface according to claim 1, wherein the signal processing circuit is constituted by a ROM.
JP6438684A 1984-03-31 1984-03-31 Gyro-interface Pending JPS60209110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6438684A JPS60209110A (en) 1984-03-31 1984-03-31 Gyro-interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6438684A JPS60209110A (en) 1984-03-31 1984-03-31 Gyro-interface

Publications (1)

Publication Number Publication Date
JPS60209110A true JPS60209110A (en) 1985-10-21

Family

ID=13256823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6438684A Pending JPS60209110A (en) 1984-03-31 1984-03-31 Gyro-interface

Country Status (1)

Country Link
JP (1) JPS60209110A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717272A (en) * 1980-07-04 1982-01-28 Nippon Kogaku Kk <Nikon> Electronic camera

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717272A (en) * 1980-07-04 1982-01-28 Nippon Kogaku Kk <Nikon> Electronic camera

Similar Documents

Publication Publication Date Title
EP0748054A2 (en) Digital angle detecting method
JPS5885649A (en) Data communication device and method of alternately communicating digital and analog data
JPS60209110A (en) Gyro-interface
SU573897A1 (en) Discrete synchronization device
JP2733569B2 (en) Serial synchronous communication system
JPH0710047B2 (en) Zero error detection circuit
SU780217A1 (en) Device for dynamic monitoring of reception of single-polar code pulses in system with active zero
JP2998981B2 (en) Navigation device
SU995327A2 (en) Device for forming measurement pulses
JPH03192837A (en) Synchronous circuit
SU758547A2 (en) Device for synchronizing with dicrete control
SU786032A1 (en) Device for automatic tuning of clock frequency
SU841102A1 (en) Device for monitoring amplitude range of signal
SU798882A1 (en) Device for differentiating frequency-modulated signal
SU886298A1 (en) Start-stop receiving device
JPH05299987A (en) Automatic identification level controller
SU711569A1 (en) Code discriminator
SU734846A2 (en) Device for detecting divergence angle of equivalent electromotive forces of power system parts
JP2923979B2 (en) Frequency detection circuit
JPH03269214A (en) One-phase output type encoder apparatus
SU581565A1 (en) Digital frequency discriminator
SU587484A1 (en) Telemetering information receiver
JPH05276130A (en) Clock phase control system for tdma communication
JPS61251338A (en) Alarm control system
JPS61226664A (en) Level meter displaying device