JPS60206372A - Picture signal binary-coding system - Google Patents

Picture signal binary-coding system

Info

Publication number
JPS60206372A
JPS60206372A JP59062914A JP6291484A JPS60206372A JP S60206372 A JPS60206372 A JP S60206372A JP 59062914 A JP59062914 A JP 59062914A JP 6291484 A JP6291484 A JP 6291484A JP S60206372 A JPS60206372 A JP S60206372A
Authority
JP
Japan
Prior art keywords
level
circuit
pixel
density
picture element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59062914A
Other languages
Japanese (ja)
Inventor
Susumu Shimotouno
享 下遠野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP59062914A priority Critical patent/JPS60206372A/en
Publication of JPS60206372A publication Critical patent/JPS60206372A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To respond faithfully even to the variation of a dynanic ground density level, and to execute optimum binary-coding operation by executing the optimization of a threshold level from the dimension of a picture element unit. CONSTITUTION:A comparing circuit 101 compares density levels of two picture elements which are inputted simultaneously and continued in the main scanning direction, and detects an ascending and descending variation state of the density level. A feature extracting circuit 105 discriminates a picture element to become clearly black or white from this variation state, and generates a forced signal for showing black or white. A picture element selecting circuit 107 selects a density level of a picture element for which the forced signal is generated, from a buffer memory 108, and supplies it to a threshold operating circuit 111. The circuit 111 sets an initial threshold values as a threshold level as it is until the first forced signal is generated from the head picture element of each line, and after the first forced signal is generated, an arithmetical mean value of a density level of a picture element corresponding to the forced signal, and a density level of another picture element corresponding to the initial threshold value or the forced signal is fed as a threshold level to a binary-coding circuit 110, and the binary-coding circuit 110 binary codes a density level inputted through a buffer memory 109.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、画素分解型スキャナによって原稿を走査して
得た画信号を2値化する画信号2値化方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an image signal binarization method for binarizing an image signal obtained by scanning an original with a pixel-resolving scanner.

〔従来技術〕[Prior art]

従来1画信号の2値化に当っては、白レベルのピークホ
ールド電圧を分圧することにより閾値レベルを得ている
。この方式は一般に、コンデンサの充放電を利用してピ
ークホールド電圧を得ているため、その時定数により応
答の程度が決まってしまい、通常、原稿の1ペ一ジ単位
またはlライン単位と言う範囲の応答しか得られない。
Conventionally, when converting a single image signal into a binary signal, a threshold level is obtained by dividing a white level peak hold voltage. This method generally uses the charging and discharging of a capacitor to obtain a peak hold voltage, so the degree of response is determined by the time constant. I only get responses.

従って、原稿の濃度分布がダイナミックに変化した場合
、ある局所領域に注目したとき、極めて不適当な閾値レ
ベルとなってしまい、2値化エラーの確率がかなり大き
いという欠点があった。
Therefore, when the density distribution of the document changes dynamically, when focusing on a certain local area, the threshold level becomes extremely inappropriate, resulting in a disadvantage that the probability of a binarization error is quite large.

〔目 的〕〔the purpose〕

本発明は上述した従来技術の欠点を解消するために為さ
れたものであり、その目的は、画素単位の次元から閾値
レベルの最適化を行うことにより、ダイナミックな地肌
濃度レベルの変動にも忠実に応答し最適な2値化動作を
可能とした画信号2値化方式を提供することにある。
The present invention has been made in order to eliminate the drawbacks of the prior art described above, and its purpose is to optimize the threshold level from the pixel-by-pixel dimension, thereby maintaining fidelity even to dynamic changes in the background density level. An object of the present invention is to provide an image signal binarization method that enables optimal binarization operation in response to the above.

〔実施例〕〔Example〕

第1図は本発明の一実施例に係る装置のブロック構成を
示す。スキャナ(図示せず)より各画素の濃度に対応し
たデジタル画信号(以下、単に画信号と称す)が入力端
子100に入力される。この画信号は、比較回路101
の一方の入力に直接加えられ、また、ラッチ102によ
って1画素分だけ遅延させられた後、比較回路101の
他方の入力に加えられる。即ち、主走査方向つまり注目
画素の移動方向に連続する2つの画素の濃度レベルが、
比較回路101に同時に入力される。比較口1!8 ]
 01は2つの画素の濃度レベルを比較し、ラッチ10
2を介して入力される画素の濃度レベルよりも直接入力
される画素の濃度レベルの方が高い場合(濃度上昇)に
はコードLL I IIを出力し、その逆の場合(濃度
下降)にはコードIL O11を出力し、2つの画素の
濃度レベルが等しい場合にはコードを出力しない。また
比較規格回路101は、入力端子100より直接入力さ
れる画素の濃度レベルをそのまま出力する。
FIG. 1 shows a block configuration of an apparatus according to an embodiment of the present invention. A digital image signal (hereinafter simply referred to as an image signal) corresponding to the density of each pixel is input to an input terminal 100 from a scanner (not shown). This image signal is transmitted to the comparator circuit 101
The signal is applied directly to one input of the comparison circuit 101, and after being delayed by one pixel by the latch 102, it is applied to the other input of the comparison circuit 101. In other words, the density levels of two consecutive pixels in the main scanning direction, that is, in the moving direction of the pixel of interest, are
They are simultaneously input to the comparison circuit 101. Comparison mouth 1!8]
01 compares the density levels of two pixels and latch 10
If the density level of the pixel directly input is higher than the density level of the pixel input via 2 (increase in density), the code LL I II is output, and in the opposite case (decrease in density), the code LL I II is output. A code IL O11 is output, and no code is output when the density levels of two pixels are equal. Further, the comparison standard circuit 101 outputs the density level of the pixel directly inputted from the input terminal 100 as it is.

103はコード抑止回路であり、比較回路101から濃
度レベルとコードが入力され、また入力端子104を通
じて禁止区域設定値を入力される。
Reference numeral 103 denotes a code suppression circuit, to which the density level and code are input from the comparison circuit 101, and the prohibited area setting value is input through the input terminal 104.

本実施例においては、入力画信号はレベル0からレベル
15までの16値の信号であり、禁止区域設定値はレベ
ル2以下と、レベル13以上を指定する。そしてコード
抑止回路103は、比較回路101から入力される濃度
レベルがレベル2以下またはレベル13以上の場合は、
比較回路101からのコードを抑止する。レベル3以上
またはレベル12以下の濃度レベルの場合は、比較回路
101から入力されるコードをそのまま出力する。
In this embodiment, the input image signal is a 16-value signal from level 0 to level 15, and the prohibited area setting value specifies level 2 or lower and level 13 or higher. When the density level input from the comparison circuit 101 is below level 2 or above level 13, the code suppression circuit 103 performs
The code from comparison circuit 101 is suppressed. If the density level is level 3 or higher or level 12 or lower, the code input from the comparison circuit 101 is output as is.

このようなコード抑止を行う理由については後述する。The reason for performing such code suppression will be described later.

従って、第2図の上段に示すような濃度レベルの画信号
が入力された場合、コード抑止回路103からは図の中
段に示すように各画素に対してコードが出力される。な
お、図の×記号は、コードなしである。
Therefore, when an image signal having a density level as shown in the upper part of FIG. 2 is input, the code suppression circuit 103 outputs a code to each pixel as shown in the middle part of the figure. Note that the x symbol in the figure indicates no code.

105は特徴抽出回路であり、コード抑止回路】03よ
り入力されるコード列から連続する画素の濃度レベルの
上昇下降の変化状況の特徴を抽出し、明らかに黒または
白となるべき画素を判別し、明らかに黒または白を示す
強制信号を発生する。
Reference numeral 105 denotes a feature extraction circuit, which extracts the characteristics of changes in the density level of successive pixels from the code string inputted from 03, and discriminates pixels that should clearly be black or white. , generates a forced signal that clearly indicates black or white.

3一 本実施例においては、特徴抽出回路105は、順次入力
されるコードデータを1つずつずらしながらコードデー
タ4つを1つのブロックと見なす。
31 In this embodiment, the feature extraction circuit 105 considers four pieces of code data as one block while shifting the sequentially input code data one by one.

そして、各ブロックにコード“1″が3つ以上存在し、
かつコードパ0″′が混在していない場合は、ブロック
の最初のコードデータに対応する画素に白画素と見なす
強制信号Wを発生し、そのブロックの最後のコードデー
タに対応する画素に対し黒画素と見なす強制信号Bを発
生する。
Then, there are three or more codes “1” in each block,
If code par 0''' is not mixed, a forced signal W is generated to treat the pixel corresponding to the first code data of the block as a white pixel, and the pixel corresponding to the last code data of the block is treated as a black pixel. Generates a forcing signal B that is regarded as .

また、ブロックの中にコードII O11が3つ以上含
まれており、かつコードII I 11が混在しない場
合は。
Also, if the block contains three or more codes II O11 and no codes II I 11 are mixed.

そのブロックの最初のコードデータに対応する画素に対
し強制信号Bを発生し、ブロックの最後のコードデータ
に対応する画素に強制信号Wを発生する。
A forcing signal B is generated for the pixel corresponding to the first code data of the block, and a forcing signal W is generated for the pixel corresponding to the last code data of the block.

ブロックの最初のコードデータが1°tであり、残りの
全てのコードデータが′″0′″の場合、ブロックの最
初の画素に対して強制信号Bを発生し、逆にブロックの
最初のコードデータが″0″′であり、残りのコードデ
ータが# ] IIの場合、ブロックの最4− 初の画素に対して強制信号Wを発生する。
If the first code data of the block is 1°t and all the remaining code data are ``0'', then a forcing signal B is generated for the first pixel of the block, and conversely, the first code of the block If the data is "0"' and the remaining code data is #] II, a forcing signal W is generated for the fourth to first pixel of the block.

第2図の入力画信号に対しては、図の下段に示すように
強制信号が発生する。
For the input image signal in FIG. 2, a forced signal is generated as shown in the lower part of the figure.

以上のように、コードデータを1つずつずらしながらブ
ロックに区切るため、第2図の下段に矢印で示したよう
に、1つの画素に対して強制信号BとWが重複して発生
する場合がある。この場合、その画素に対する強制信号
は抑止する必要がある。
As described above, since the code data is divided into blocks while being shifted one by one, forced signals B and W may be generated in duplicate for one pixel, as shown by the arrows in the lower part of Figure 2. be. In this case, the forced signal for that pixel needs to be suppressed.

この強制信号の抑止を行うための手段が強制信号抑止回
路106である。この強制信号抑止回路106を介して
、強制信号は画素選択回路107に入力される。
A means for suppressing this forced signal is the forced signal suppression circuit 106. The forced signal is input to the pixel selection circuit 107 via the forced signal suppression circuit 106.

ここで、コード抑止回路103を設けた理由について説
明する。4ビツト(16階調)の両信号を考えた場合、
レベル2辺りは原稿の地肌レベルと考えられるが、その
画素に対して強制信号Bが発生する可能性がある(レベ
ル2は強制信号Bが発生し得る最低濃度レベルである)
。しかし、実際的には、レベル2を明らかに黒画素であ
ると断言できない場合が普通であり、従って強制信号を
−ケえる画素の濃度レベルに制限を加える必要がある。
Here, the reason for providing the code suppression circuit 103 will be explained. Considering both 4-bit (16 gradation) signals,
Around level 2 is considered to be the background level of the original, but forced signal B may be generated for that pixel (level 2 is the lowest density level at which forced signal B can be generated).
. However, in practice, it is common that it cannot be determined that level 2 is clearly a black pixel, and therefore it is necessary to place a limit on the density level of the pixel to which the forced signal can be applied.

そこで本実施例においては、レベル2以下の画素に対し
ては、コード抑止回路103によってコードII I 
11を発生させないようにしている。
Therefore, in this embodiment, for pixels of level 2 or lower, the code II
We are trying to prevent 11 from occurring.

同様に、レベル13の画素に対して強制信号Wが発生さ
れる場合がありうる(レベル13は強制信号Wが発生し
得る最大濃度レベルである)9このようなレベル13以
上の画素に対して強制信号Wを発生させないために、コ
ード抑止回路103において、レベル13以上の画素に
対するコードII OHを抑止している。
Similarly, a forced signal W may be generated for a pixel at level 13 (level 13 is the maximum density level at which the forced signal W can be generated).9 For such pixels at level 13 or higher, In order not to generate the forced signal W, the code II OH for pixels of level 13 or higher is suppressed in the code suppression circuit 103.

なお、画信号のアナログ/デジタル変換器の基準電圧を
適切に選ぶことにより、コード抑止回路+03を省くこ
ともできる。即ち、アナログ/デジタル変換器の2つの
基準電圧のうち、低レベル側基準電圧を通常より高めに
設定し1通常はレベル2程度に量子化される画信号をレ
ベル0に量子化させるようにし、また高レベル側基準電
圧を通常よりも低めに設定し、通常はレベル13に量子
化される画信号をレベル15に量子化させるようにする
。このようにすれば、コード抑止回路103を設けたと
同様の作用を期待できることは明らかである。さらに、
地肌レベルや高域ノイズレベルが実質的に除去され、有
効な濃度範囲がより細かく量子化されるため、濃度レベ
ル波形をより正確に把握することができるという効果も
得られる。
Note that the code suppression circuit +03 can be omitted by appropriately selecting the reference voltage of the analog/digital converter for the image signal. That is, of the two reference voltages of the analog/digital converter, the lower level reference voltage is set higher than normal, so that the image signal, which is normally quantized to about level 2, is quantized to level 0, Also, the high-level reference voltage is set lower than usual, so that an image signal that is normally quantized to level 13 is quantized to level 15. It is clear that if this is done, the same effect as provided by the code suppression circuit 103 can be expected. moreover,
Since the background level and high-frequency noise level are substantially removed and the effective density range is quantized more finely, it is also possible to obtain the effect that the density level waveform can be grasped more accurately.

再び第2図において、入力端子100に入力される画信
号は、バッファメモリ108に一時的に蓄積され、また
バッファメモリ109によって一定時間だけ遅延された
後、2値化回路110の一方の入力に与えられる。画素
選択回路107は、強制信号Bと強制信号Wが発生した
画素の濃度レベルを定められた順序でパップアメモリ1
08から選択し、それを閾値演算回路111に与える。
Referring again to FIG. 2, the image signal input to the input terminal 100 is temporarily stored in the buffer memory 108, and after being delayed for a certain period of time by the buffer memory 109, it is input to one input of the binarization circuit 110. Given. The pixel selection circuit 107 selects the density levels of the pixels in which the forced signal B and the forced signal W are generated in the papier memory 1 in a predetermined order.
08 and supplies it to the threshold calculation circuit 111.

この閾値演算回路Illには、入力端子112を介して
イニシャ閾値が与えられている。
An initial threshold value is applied to this threshold value calculation circuit Ill via an input terminal 112.

このイニシャル閾値は固定値とすることも可能であるが
、本実施例においては、従来のように画 ゛信号の白レ
ベルのピークホールド電圧からめられている。そして、
ピークホールドのサンプル領7− 域をライン先頭近傍領域とするように、時定数が決めら
れている。
This initial threshold value can be set to a fixed value, but in this embodiment, it is determined from the peak hold voltage of the white level of the image signal, as in the prior art. and,
The time constant is determined so that the peak hold sample region 7- is the region near the beginning of the line.

閾値演算回路Illは、各ラインの先頭画素から最初の
強制信号BまたはWが発生するまでの期間は、イニシャ
ル閾値をそのまま2値化回路110の他方の入力に与え
る。最初の強制信号が発生した後は、強制信号に対応す
る画素の濃度レベルと、イニシャル闇値または強制信号
に対応する別の画素の濃度レベルとの相加平均値を閾値
レベルとして2値化回路110の他方の入力に与える。
The threshold calculation circuit Ill applies the initial threshold value as it is to the other input of the binarization circuit 110 during the period from the first pixel of each line until the first forced signal B or W is generated. After the first forced signal is generated, the binarization circuit uses the arithmetic average value of the density level of the pixel corresponding to the forced signal and the initial darkness value or the density level of another pixel corresponding to the forced signal as the threshold level. 110 to the other input.

2値化回路11Oは、バッファメモリ109を介して入
力される濃度レベルを、閾値演算回路111より与えら
れる闇値レベルを用いて2値化し、2値化信号を出力端
子112へ出力する。
The binarization circuit 11O binarizes the density level input via the buffer memory 109 using the dark level provided by the threshold calculation circuit 111, and outputs a binarized signal to the output terminal 112.

以上説明した2値化動作の具体例を第3図によって説明
する。ラインの先頭から図の(a)に実線で示すように
濃度が変化する画信号が入力されたとする。このライン
の場合、コード抑止回路103の出力側には図の(a)
の直下に示すようなコード列が発生する。なお、×記号
はコードなしであ8− る。このコード列に対して、図の(b)に示すような強
制信号が強制信号抑止回路106より送出される。
A specific example of the binarization operation described above will be explained with reference to FIG. Assume that an image signal whose density changes from the beginning of the line as shown by the solid line in (a) of the figure is input. In the case of this line, the output side of the code suppression circuit 103 is as shown in (a) in the figure.
The code string shown directly below occurs. Note that the x symbol is 8- without a code. For this code string, a forced signal as shown in (b) of the figure is sent out from the forced signal suppression circuit 106.

強制信号が発生する最初の画素aより前の画素の濃度レ
ベルが2値化回路110に入力される時点においては、
閾値演算回路111はイニシャル閾値TH,をそのまま
2値化回路110に与える。
At the time when the density levels of pixels before the first pixel a where a forced signal is generated are input to the binarization circuit 110,
The threshold calculation circuit 111 supplies the initial threshold TH, as it is, to the binarization circuit 110.

従って、それらの画素についてはイニシャル閾値TH,
によって2値化される。
Therefore, for those pixels, the initial threshold TH,
It is binarized by

画素aの濃度レベルが2値化回路110に入力される時
には、バッファメモリ108から画素aの濃度レベルが
読み出され、閾値演算回路111に入力される。そして
、イニシャル閾値THoと画号aの濃度レベルとの相加
平均値が閾値演算回路111によってめられ、2値化回
路110に与えられる。
When the density level of pixel a is input to the binarization circuit 110, the density level of pixel a is read from the buffer memory 108 and input to the threshold calculation circuit 111. Then, the arithmetic mean value of the initial threshold value THo and the density level of the image number a is determined by the threshold value calculation circuit 111 and provided to the binarization circuit 110.

画素aの2画素後の画素すに対して画素aと反対の強制
信号Bが発生するため、画素aの次の画素以後の濃度レ
ベルが2値化回路110に入力される時には、画素aと
画素すの濃度レベルがバッファメモリ108から読み出
される。閾値演算回路111により、その画素a、bの
濃度レベルの相加平均値がめられ、それが閾値として2
値化回路110に与えられる。
Since the forced signal B opposite to that of pixel a is generated for the pixel two pixels after pixel a, when the density level of the next pixel after pixel a is input to the binarization circuit 110, it is different from that of pixel a. The density level of the pixel is read from the buffer memory 108. The threshold calculation circuit 111 calculates the arithmetic average value of the density levels of the pixels a and b, which is set as the threshold value 2.
It is applied to the value converting circuit 110.

画素すの次の画素Cに対して1画素すと逆の強制信号W
が発生するため、画素す以降の濃度レベルが2値化回路
110に入力される時に、画素す。
For the next pixel C, the opposite forced signal W is applied to the next pixel C.
Therefore, when the density level after the pixel is input to the binarization circuit 110, the pixel

Cの濃度レベルがバッファメモリ108から読み出され
る。閾値演算回路111により、画素す。
The density level of C is read from the buffer memory 108. The threshold calculation circuit 111 calculates the pixel value.

Cの濃度レベルの相加平均値が閾値としてめられ、それ
が2値化回路110に与えられる。
The arithmetic average value of the density levels of C is taken as a threshold value, and is given to the binarization circuit 110.

画素Cの2画素後の画素eに対して、逆の強制信号Bが
発生するため、画素d以降の濃度レベルが2値化回路1
10に入力される時に、画素C1eの濃度レベルがバッ
ファメモリ108より読み出される。それらの画素の濃
度レベルの相加平均値が閾値として闇値演算回路111
でめられ、2値化回路110に与えられる。
Since the opposite forced signal B is generated for the pixel e two pixels after the pixel C, the density level after the pixel d is the same as that of the binarization circuit 1.
10, the density level of pixel C1e is read out from buffer memory 108. The arithmetic average value of the density levels of those pixels is used as a threshold value in the dark value calculation circuit 111.
and is applied to the binarization circuit 110.

同様に、画素eの濃度レベルが2値化回路11Oに入力
される時には、画素d、eの濃度レベルの相加平均値が
閾値として、2値化回路110に与えられる。画素fの
2画素後の画素gには画素fと逆の強制信号Wが発生す
るため1画素f以降の濃度レベルが2値化回路110に
入力される時には1画素f、gの濃度レベルがバッファ
メモリ108より読み出され、それらの画素の濃度レベ
ルの相加平均値が閾値として2値化回路110に与えら
れる。
Similarly, when the density level of pixel e is input to the binarization circuit 110, the arithmetic average value of the density levels of pixels d and e is given to the binarization circuit 110 as a threshold value. Since a forced signal W opposite to that of pixel f is generated at pixel g, which is two pixels after pixel f, when the density levels from 1 pixel f onwards are input to the binarization circuit 110, the density levels of 1 pixel f and g are The pixels are read out from the buffer memory 108, and the arithmetic average value of the density levels of those pixels is given to the binarization circuit 110 as a threshold value.

このようにして1図の(a)に点線で示すように閾値レ
ベルがダイナミックに設定される。従って、この例の画
信号に対して、図の(c)に示す2値化信号が得られる
。なお、本実施例においては、2値化回路110は閾値
以上の濃度レベルを黒に2値化する。
In this way, the threshold level is dynamically set as shown by the dotted line in FIG. 1(a). Therefore, for the image signal of this example, a binarized signal shown in (c) of the figure is obtained. In this embodiment, the binarization circuit 110 binarizes the density level above the threshold into black.

図の(d)は、従来の固定閾値Tによって画信号を2値
化した場合の2値化信号である。
(d) of the figure shows a binary signal obtained when the image signal is binarized using a conventional fixed threshold value T.

以上のように、強制信号B、Wの発生した2つの画素(
明らかに黒の画素と明らかに白の画素)の濃度レベルの
間に閾値レベルを設定するため、有効パターンの濃度レ
ベル振幅帯域が変動しても、11− 必ずその帯域内をスライスする適正レベルによって画信
号が2値化されるため、原稿の濃度分布がダイナミック
に変動する場合にも、最適な2値化信号を得ることがで
きる。
As mentioned above, the two pixels (
Since the threshold level is set between the density levels of clearly black pixels and clearly white pixels, even if the density level amplitude band of the effective pattern changes, it will always be possible to slice within that band at an appropriate level. Since the image signal is binarized, an optimal binarized signal can be obtained even when the density distribution of the document changes dynamically.

なお、上記実施例においては特徴抽出回路105は連続
する4つの画素を1つのブロックに区分しているが、ブ
ロックに含まれる画素数は4に限らず3.5.6等にし
てもよい。
In the above embodiment, the feature extraction circuit 105 divides four consecutive pixels into one block, but the number of pixels included in a block is not limited to four, but may be 3, 5, 6, etc.

たとえば3画素ごとにブロックに区分する場合、同一コ
ードが2つ含まれる時には特徴抽出の対象とするが、そ
の場合、コード゛11+1.#Q11が供存していても
対象とする。具体的には、コード゛′1″(”O”)が
存在する場合、左端の画素には強制信号W(B)を与え
る。そして、1つの画素に強制信号B、Wの両方が与え
られる場合には、4画素ごとにブロック化する場合と同
様に、その画素に対する強制信号は抑止する。
For example, when dividing blocks into blocks every three pixels, if two identical codes are included, they are subject to feature extraction; in that case, the code '11+1. Even if #Q11 exists, it will be considered. Specifically, when the code "'1"("O") exists, the forced signal W (B) is given to the leftmost pixel. Then, both forced signals B and W are given to one pixel. In this case, the forced signal for that pixel is suppressed, as in the case of dividing every four pixels into blocks.

また、上記実施例においては、2つの画素の濃度レベル
の相加平均をめて、それを閾値としたが、他の演算方法
で閾値を決定することもできる。
Further, in the above embodiment, the arithmetic average of the density levels of two pixels is calculated and used as the threshold value, but the threshold value can also be determined using other calculation methods.

12− さらに、コード抑止を行う禁止区域は適宜変更してもよ
く、また可変にしてもよい。
12-Furthermore, the prohibited area in which code suppression is performed may be changed or made variable as appropriate.

コードを与えるための比較方向は副走査方向とすること
も可能であり、さらに主走査方向との併用で孤立点除去
を行うようにアルゴリズムを変更することもできる。
The comparison direction for giving the code can be the sub-scanning direction, and the algorithm can also be changed so that isolated points are removed in combination with the main-scanning direction.

さらに付言すれば、本発明はマイクロコンピュータを用
いて実現することも可能である。
Additionally, the present invention can also be implemented using a microcomputer.

〔効 果〕〔effect〕

以上説明したように本発明によれば、個々の有効パター
ンを適切にスライスするように画素単位の次元から閾値
の最適化が行われ、ダイナミックな地肌レベル変動にも
闇値を忠実に応答させることができるため、従来よりも
有効適切な2値化信号を得ることができる。
As explained above, according to the present invention, the threshold value is optimized from the pixel-by-pixel dimension so as to appropriately slice each effective pattern, and the dark value can faithfully respond to dynamic background level fluctuations. Therefore, it is possible to obtain a more effective and appropriate binarized signal than in the past.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係る装置のブロック図、第
2図は第1図の装置の動作を説明するための概念図、第
3図は第1図装置の具体的な動作を説明するための波形
図である。 100・・・画信号入力端子、lot・・・比較回路、
102・・・ラッチ、103・・・コード抑止回路。 105・・・特徴抽出回路、106・・・強制信号抑止
回路、107・・・画素選択回路、108゜109・・
・バッファメモリ、■IO・・・2値化回路、111・
・・閾値演算回路、112・・・2値化信号出力端子。
FIG. 1 is a block diagram of a device according to an embodiment of the present invention, FIG. 2 is a conceptual diagram for explaining the operation of the device in FIG. 1, and FIG. 3 is a detailed diagram of the device in FIG. It is a waveform diagram for explanation. 100... Image signal input terminal, lot... Comparison circuit,
102... Latch, 103... Code inhibit circuit. 105...Feature extraction circuit, 106...Forced signal suppression circuit, 107...Pixel selection circuit, 108°109...
・Buffer memory, ■IO...Binarization circuit, 111・
...Threshold calculation circuit, 112...Binarized signal output terminal.

Claims (1)

【特許請求の範囲】[Claims] (1)画信号を2値化する画信号2値化方式において、
注目画素の移動方向について画素ごとの濃度レベルの上
昇下降変化状況を検出し、その変化状況から明らかに黒
または白となるべき画素を判別し1画信号2値化用の閾
値レベルを、相互に接近した黒となるべき画素の濃度レ
ベルと白となるべき画素の濃度レベルとの間のレベルに
動的に設定することを特徴とする画信号2値化方式。
(1) In the image signal binarization method that binarizes the image signal,
It detects the rise and fall of the density level for each pixel in the direction of movement of the pixel of interest, determines which pixels should clearly become black or white based on the change, and sets the threshold level for binarizing the single pixel signal mutually. An image signal binarization method that dynamically sets the density level to a level between the density level of a pixel that should be black and the density level of a pixel that should be white that are close together.
JP59062914A 1984-03-30 1984-03-30 Picture signal binary-coding system Pending JPS60206372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59062914A JPS60206372A (en) 1984-03-30 1984-03-30 Picture signal binary-coding system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59062914A JPS60206372A (en) 1984-03-30 1984-03-30 Picture signal binary-coding system

Publications (1)

Publication Number Publication Date
JPS60206372A true JPS60206372A (en) 1985-10-17

Family

ID=13213995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59062914A Pending JPS60206372A (en) 1984-03-30 1984-03-30 Picture signal binary-coding system

Country Status (1)

Country Link
JP (1) JPS60206372A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304767A (en) * 1987-06-05 1988-12-13 Mitsubishi Electric Corp Picture binarization device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304767A (en) * 1987-06-05 1988-12-13 Mitsubishi Electric Corp Picture binarization device

Similar Documents

Publication Publication Date Title
JPH0357674B2 (en)
JPS5810966A (en) Method of determining optimum threshold value for processing threshold of image element and adaptive threshold processor
JP2001218050A (en) Picture processor
EP0837598B1 (en) A method of halftoning grey value signals of pixels of an image and image reproduction apparatus for reproducing images
US5438633A (en) Method and apparatus for gray-level quantization
JPS60206372A (en) Picture signal binary-coding system
US6842267B1 (en) Image processing method
JPH0974488A (en) Image processing method and device
JP2678009B2 (en) Image processing device
JP3466655B2 (en) Image processing device
EP0531923A2 (en) Method and apparatus for gray-level quantization
JP2601156B2 (en) Image processing device
KR0150164B1 (en) Quantization method and apparatus using error diffusion for image processing system
JP3157870B2 (en) Image processing method
JPH09247438A (en) Multi-gradation printer
JP2618655B2 (en) Image reading device
JP3291015B2 (en) Image processing device
JPH05197838A (en) Image processor
JPH10262148A (en) Image processor
JPS5975764A (en) Binary coding system for picture signal
JPH09121285A (en) Picture processor
JPH0778830B2 (en) Image signal processor
JPH02305068A (en) Image reader
JPH0686070A (en) Picture reader
JP2001111831A (en) Image processing system