JPS60205769A - Electronic minicomputer with program - Google Patents

Electronic minicomputer with program

Info

Publication number
JPS60205769A
JPS60205769A JP59062930A JP6293084A JPS60205769A JP S60205769 A JPS60205769 A JP S60205769A JP 59062930 A JP59062930 A JP 59062930A JP 6293084 A JP6293084 A JP 6293084A JP S60205769 A JPS60205769 A JP S60205769A
Authority
JP
Japan
Prior art keywords
program
area
information
data file
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59062930A
Other languages
Japanese (ja)
Inventor
Junichi Yoshida
純一 吉田
Kenji Fujita
健志 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP59062930A priority Critical patent/JPS60205769A/en
Publication of JPS60205769A publication Critical patent/JPS60205769A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To select the most suitable storage medium to be set to a device body by reading out optionally and displaying volumes of program information and data file information in the storage medium. CONSTITUTION:When a program write mode is set, a flip flop (FF) 19 is set, and the value of a program area counter 15 is counted up by a signal corresponding to the number of bytes of program information which is inputted hereafter. This inputted program information is written in the address position of a memory card 8 which is indicated by this value. A signal ENT is outputted from a CPU3 by the operation of an enter key, and contents of the counter 15 are written in a register 4 by this signal. As the result, the latent program end address PE is always stored in the register 4 and can be read out if necessary.

Description

【発明の詳細な説明】 〔発明の枝mLi分野] 本発明はブaグラム16報及びデータファイル情報を記
憶するプログラム付1を子犬小型tu tff:機に関
Cる。
DETAILED DESCRIPTION OF THE INVENTION [Branch of the Invention] The present invention relates to a compact tu tff: machine with a program for storing program information and data file information.

C従来技術とその181題点」 近年、プログラム付・也子式小型計n機においては、機
器本体に対して脱着自在の外部記憶媒体をrM砂個備え
、一方の記憶媒体にはプログラム(ffiを、他方の記
憶媒体にはデータファイル情報を記憶させるようにした
ものが開発されている。そして、上記記憶媒体には当然
、その記憶容量に限界があるわけであり、例えばプログ
ラム情報記憶用の記憶媒体にその容量不足がある部会に
は、新たな記憶媒体の増設が必要になる。
``C Prior Art and its 181 Problems'' In recent years, small Yako-type machines with programs have been equipped with external storage media that are detachable from the main body of the device, and one storage medium contains the program (ffi). A storage medium has been developed in which data file information is stored on the other storage medium.Naturally, the above storage medium has a limited storage capacity, and for example, a storage medium for storing program information has been developed. If a subcommittee has insufficient storage capacity, it will be necessary to install a new storage medium.

しかしながら、従来の機器においては、再込み済みの情
報(プログラム情報及びデータファイル情報を共に含む
)がどれだけの量であるのかを知ることができるのみで
あり、その容量が不足した場合に、プログラム情・創−
記憶用の記憶媒体を増設する必要があるのか、またはデ
ータファイル情報記憶用の記憶媒体を増設する必要があ
るのか、更にまた、上記増設の際、どの程度の容量を有
する記憶媒体が必要であるのか一切不明であった。
However, with conventional devices, it is only possible to know how much information has been reloaded (including both program information and data file information), and if that capacity is insufficient, the program Feeling/Creation
Is it necessary to add a storage medium for storage, or is it necessary to add a storage medium for storing data file information? Furthermore, when expanding the storage medium, what capacity does the storage medium have? It was unclear at all.

〔発明の目的〕[Purpose of the invention]

本発明は上記の点に鑑みてなされたもので、記taa体
内のプログラム情報及びデータファイル情報の情報量を
任意に読み出して表示できるようにしたプログラム付゛
1子式小型計算機を提供することを目的とする。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a single-child compact computer with a program that can arbitrarily read out and display the amount of program information and data file information in the data storage system. purpose.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照して発明の一実梅例について具体的に説
明する。第1図はプログラム付電子式小型計n機全体の
構成を示すブロック回路図であり。
An example of the invention will be specifically described below with reference to the drawings. FIG. 1 is a block circuit diagram showing the entire configuration of a small electronic meter with a program.

図中1はキーボードで、アルファベット及び紗値キー1
αの他に、プログラム月:表示指定キー(SY S i
’ IN M Pキー)1b、データファイル全表示J
W定*−(8Y!”l’l’、 laM V+−) 1
 c、プロ1゛ グラAt込みキー(7)r o 、q1wキー)1d、
データ与込みキー(Dαtα、Wキー)Ig、及/、)
’エンターキー(E N ’1’ 181(キー)1f
を備えている。
1 in the figure is the keyboard, alphabet and gauze key 1
In addition to α, the program month: display specification key (SYS i
' IN M P key) 1b, Display all data files J
W constant*-(8Y!"l'l', laM V+-) 1
c, Pro 1゛gra At included key (7) r o, q1w key) 1d,
Data input key (Dαtα, W key) Ig, and/or)
'Enter key (E N '1' 181 (key) 1f
It is equipped with

このキごボードにおけるキー操作信号は入力制御装置2
に人力され、この入力制御装置2は操作キーに対応した
キーコードデータをCPU(中央演算処理装置)3に入
力する。この(3P U 3は、予め固定化されたマイ
クロプログラム命令を記憶するROM(リード・オンリ
ー・メモリ)、ALU″″ (演算回路)、各4」](
演算結果を記憶するRAM(ランダム・アクセス・メモ
リ)及び機器全体の制御を行なう制御回路ONとから構
成され、後述するプログラムエンドストアレジスタ4、
データエンド0ストアレジスタ5、メモリエンドストア
レジスタ6、領域カウンタ制御回路7、及び外部記憶媒
体であるRAM”からなる3枚のメモリカート08と各
種データの授受を行ない、表示@置9に対して表示デー
タを送出する。また、この0PU3は上述した各レジス
タ4.5.6及び制御回路7に対して書込み信号Rを出
力し、またレジスタ4に対しオアゲート10を介して読
み出し信号Pを出力し、レジスタ5に対しオアゲート1
1を介し、またレジスタ6に対し遅延回路12を介して
読み出し信号■を出力する。なお、上記−書込み信号I
(は、レジスタ5に対しては遅延回路13を介して、ま
たレジスタ6に対しては遅延回路13.14を介して入
力されている。
The key operation signal on this keyboard is input to the input control device 2.
The input control device 2 inputs key code data corresponding to the operation keys to the CPU (Central Processing Unit) 3. This (3P U3 is a ROM (read-only memory) that stores pre-fixed microprogram instructions, ALU'''' (arithmetic circuit), each 4'')
It consists of a RAM (random access memory) that stores calculation results and a control circuit ON that controls the entire device, and a program end store register 4, which will be described later.
It exchanges various data with three memory carts 08 consisting of a data end 0 store register 5, a memory end store register 6, an area counter control circuit 7, and an external storage medium RAM. This 0PU3 also outputs a write signal R to each of the registers 4, 5, 6 and the control circuit 7 mentioned above, and also outputs a read signal P to the register 4 via the OR gate 10. , OR gate 1 for register 5
1, and also outputs a read signal ■ to the register 6 via the delay circuit 12. Note that the above - write signal I
(is input to register 5 via delay circuit 13, and to register 6 via delay circuits 13 and 14.

また、0PU3はプログラム領域カウンタ15及びデー
タ領域カウンタ16に対してプログラム情報あるいはデ
ータファイル情報の書込み時におけるパルス信号OKを
アンドゲート17.18を介して出力4−る。このアン
ドゲート17の他方の入力端にはプログラム)+1:込
み−P−1dの操作によりその記憶状1/Qが“1”と
なる(セットされる)フリップフロップ19の出力信号
1+(入力六第1、またアンドゲート18の他方の入力
端lこはデータ書込みキー1eの操作によりその記恨状
四が1″となる(セットX#1A>フリップ70ツブ2
0Q)出力信号が入力さイ1ている。一方、上記プログ
ラム領域カウンタ15はアンドゲート17よ11141
 力さ第1るパルス信号にtリカウ/ドアツブの歩孫企
行ならγツブカウンタで4?’を成さ1)1、上記デー
タ領域カウンタ16はアンドゲート18より出力さ第1
゜るパルス信号によし)カウントダウンの歩進を行なう
ダウンカウンタで構成されている。ぞして、CPU 3
より1況み出し43号ENTが出力さイすると、両カウ
ンタ15.16の自答は比較回路21に入力され、プロ
ゲラムシ負域とデータファイル′頑域に屯複がないか否
かのチェックが行なわれ、重複がある場合には、比較回
路21はCPU3に対してエラー1言−号eを出力する
Further, 0PU3 outputs a pulse signal OK to the program area counter 15 and data area counter 16 through AND gates 17 and 18 when writing program information or data file information. The other input terminal of this AND gate 17 is the output signal 1+ (input The first and other input terminal of the AND gate 18 becomes 1'' by operating the data write key 1e (set X#1A>flip 70 knob 2).
0Q) Output signal is input. On the other hand, the program area counter 15 is set to 11141 by the AND gate 17.
If the first pulse signal is a descendant of T Rikau/Door Tsubu, the γ Tsubu counter will be 4? 1) 1, the data area counter 16 is output from the AND gate 18.
It consists of a down counter that performs countdown steps according to a pulse signal. Then, CPU 3
When No. 43 ENT of the first situation is outputted, the self-answers of both counters 15 and 16 are input to the comparison circuit 21, and it is checked whether there is any overlap in the negative range of the program and the robust range of the data file. If there is a duplication, the comparison circuit 21 outputs an error 1 word e to the CPU 3.

領域カウンタ1lillrr4+回路7はCPU3より
出力されるH込み信号1(の入力により読み出し信号1
(o101!を各々オアゲート10.11に対して出力
17、続いてカウンタ15.16に対して書込み信号W
OI、Wttを出力する。
The area counter 1lillrr4+circuit 7 receives the read signal 1 by inputting the H-included signal 1 outputted from the CPU 3.
(o101! is output 17 to the OR gate 10.11, and then the write signal W is output to the counter 15.16.
Outputs OI and Wtt.

第2図は前述したメモリカード8のメモリフォーマット
を示す図である。
FIG. 2 is a diagram showing the memory format of the memory card 8 mentioned above.

このメモリフォーマットは3枚のメモリカード8α、p
、b−@cとから構成さ4]ており、プログラムa理工
リア(α)、プログラム記憶エリア(b)、空きエリア
(C)、データファイル記憶エリア(d)、固定変斂エ
リア($1. ’K O1f理エリアvl d) 6つ
のエリアに分割されている。プログラム記憶エリア(α
)はプログラム記憶エリア(blの背理を行なう記憶エ
リアであり、プログラム記憶エリア(Alのプログラム
エンドアドレスP14をアドレスAのエリアに、またメ
モリカード8CのメモリエンドアドレスMEをアドレス
Bのエリアに記憶して−いる。プログラム記憶エリア(
hlは作成したプログラム情+1か記憶される記1意エ
リアであり、プログラム情報が入力さねるItjにプロ
グラムエンドアドレスPEのアドレス(ff、 bqG
プラス方向に(新しながら記憶していく。
This memory format supports three memory cards 8α, p
, b-@c, and consists of program a science and technology area (α), program storage area (b), free area (C), data file storage area (d), and fixed variable area ($1 .'K O1f management area vl d) Divided into 6 areas. Program storage area (α
) is a storage area where the program storage area (bl) is stored, and the program storage area (Al's program end address P14 is stored in the address A area, and the memory card 8C's memory end address ME is stored in the address B area. Program storage area (
hl is a unique area where the created program information +1 is stored, and the program end address PE address (ff, bqG) is stored in Itj where the program information is input.
In a positive direction (memorize while making new ones).

空きエリアfC)は他のエリア(α)、ihl、fdl
〜σ)に属さない記憶エリアであり、プログラムあるい
はデータファイルの書き込みが可能なエリアである。デ
ータファイル記憶エリアfdlは作成したデータファイ
ル情報が記憶される記憶エリアであり、記1意エリア(
Al 、!=異なりデータを入力する毎にデータエンド
アドレスl) Eのアドレス位置不マイナス方向に更新
しながら記憶していく。固定変数エリア1e1は科学定
紗等の予め定1v)られた変数データ奉記憶セるエリア
である。変hk 「i(理工リア(Aはデータファイル
I!+E +、’Ctエリアトt)、固定変数エリアf
g)の両領域をif J14 ’4−るII己1愈エリ
アであり、データファイル記11俵エリア(d)のエン
ドアドレスD1シをアドレスCのエリアに記1.αして
いる。なお、本発明においては、工IJア(al、tb
lを総称してプログラムエリアとし、エリア(d)〜V
)を総称してデータエリアと4−る。
Free area fC) is other area (α), ihl, fdl
~σ), and is an area in which programs or data files can be written. The data file storage area fdl is a storage area where created data file information is stored, and the data file storage area fdl is a storage area where created data file information is stored.
Al,! =Different, each time data is input, the address position of data end address l)E is updated and stored in the non-negative direction. The fixed variable area 1e1 is an area where predetermined variable data such as scientific paper is stored. Change hk "i (science and technology rear (A is data file I! + E +, 'Ct areat t), fixed variable area f
If J14'4-g) are both areas, write the end address D1 of the data file 11 bale area (d) in the address C area 1. I'm α. In addition, in the present invention, engineering IJ a (al, tb
1 is collectively referred to as the program area, and areas (d) to V
) are collectively called the data area.

次に、この実施1列の動作について説明Cる。Next, the operation of this first embodiment will be explained.

今、プログラム情徂、及びデータファイル情報が何も記
憶されていない3枚のメモリカード(共に4KB容量と
する)をプログラム付電、子式小型計算機本体に装着し
、市、源スイッチ(図示せず)をオンにしたとする。こ
の時、0PU3はメモリカード8の記憶容量の検索を行
ない(今の場合、12キロバイトとなる)、各メモリカ
ード8α、8b、8Cの順にアドレス(給体アドレス)
の設定を行なう。例えば】アドレ亥につきIB(バイト
)を要するとすれば、初期アドレスはoooo。
Now, install three memory cards (all with a capacity of 4 KB) that do not store any program information or data file information into the main body of the electronic compact computer with program, and press the power switch (not shown). ) is turned on. At this time, 0PU3 searches the storage capacity of memory card 8 (in this case, it is 12 kilobytes), and sets the address (supply address) of each memory card 8α, 8b, and 8C in this order.
Configure settings. For example, if an IB (byte) is required for each address, the initial address is oooo.

番地、最終アドレス(メモリエンドアドレスMP)は1
1,999番地と設定される。この後、CPU3は、プ
ログラム・a理エリア用のデータ、及び変数′g埋エリ
ア用、固定変斂エリア用のデータを0PU3の110 
M内より順次n7eみ出し、プログラム′#f理エリア
用のデータを、メモリカードの000()0番地から順
にアドレスをカウントアツプしながら設定し、次に変数
・庁理エリア用のデータ及び固定変数エリア用のデータ
を、メモリカードのメモリエンドアドレスMEから順に
アト0レスをカウントダウンしながら設定していく。こ
の設定により、プログラムスタートアドレスl) Sは
プログラム管理エリアの/+を終アドレスの次のアドレ
スに相当シ、またデータファイルスタートアドレス1)
 8はメモリカード80のメモリエンドアドレスMEか
ら固定変砂エリア及び変斂゛庁理エリア用のデータ量(
バイト数は固定である)を減算した値lと相当する。今
の場合、プログラムエリア、データファイル情報の、1
1込みは共にないので、プログラムエンドアドレスPE
はプログラムスタートアドレスJ) 8と一致し、その
値はアドレスAのエリアに記憶され、またメモリカード
80のメモリエンドアドレスMEはアドレス13のエリ
アに記1,1?されており、さらに、データファイルエ
ンドアドレス1) 13はデータファイルスタートアド
レスI) S ト一致し、その値はアドレス9のエリア
に記憶すれている。
Address, final address (memory end address MP) is 1
The address is set to 1,999. After this, the CPU 3 transfers the data for the program/a management area, the variable 'g' area, and the fixed variable area to 110 of 0PU3.
Sequentially extract n7e from within M, set the data for the program'#f logical area while counting up addresses sequentially from address 000()0 on the memory card, and then set the data for the variable and administrative area and the fixed data. The data for the variable area is set sequentially from the memory end address ME of the memory card while counting down the addresses. With this setting, the program start address 1) S corresponds to /+ in the program management area to the address next to the end address, and the data file start address 1)
8 is the amount of data from the memory end address ME of the memory card 80 for the fixed sand area and variable administrative area (
(the number of bytes is fixed) is subtracted. In this case, program area, data file information, 1
Since 1-inclusive is not included, the program end address PE
matches the program start address J) 8, and its value is stored in the area of address A, and the memory end address ME of the memory card 80 is written in the area of address 13 (1, 1?). Furthermore, the data file end address 1)13 matches the data file start address I)S, and its value is stored in the area at address 9.

このようにメモリカード8へのフォーマットの設、定が
終了4−ると、OP U、 3はメモリカード8のアド
レスA、O,Hのエリア内の値を順次読み出し、これら
の値を−1込み信号1辺と同期を取りながらレジスタ4
.5.6へと順次書キ込んでいく。
When the format setting for the memory card 8 is completed in this way, the OPU 3 sequentially reads out the values in the address A, O, and H areas of the memory card 8, and converts these values by -1. Register 4 while synchronizing with input signal 1 side.
.. I will write in sequentially from 5.6.

また、この時書き込み信号Rは領域カウンタ制御回路7
へも送られ、これにより領域カウンタ制御回路7はまず
読み出し信号Rot、書込み信号Wo1を出力し、レジ
スタ4の内容(プログラムエンドアドレスPIBに相当
)はCPU3及び領域カウンタ制御回路7を介してプロ
グラム領琥カウンタ】5に書き込まれ否。次に、領域カ
ウンタ制御回路7は読み出し信号1(tt、書込み信号
Wtsを出力し、レジスタ5の内容(データファイルエ
ンドアドレスDBに相当)は0PU3及び・−1域力ウ
ンタ制御回路7を介してデータ領域カウンタ16に14
き込まれる。
Also, at this time, the write signal R is sent to the area counter control circuit 7.
As a result, the area counter control circuit 7 first outputs a read signal Rot and a write signal Wo1, and the contents of the register 4 (corresponding to the program end address PIB) are sent to the program area via the CPU 3 and the area counter control circuit 7.琥Counter】Written to 5 or not. Next, the area counter control circuit 7 outputs the read signal 1 (tt) and the write signal Wts, and the contents of the register 5 (corresponding to the data file end address DB) are transmitted through the area counter control circuit 7 of 0PU3 and -1. Data area counter 16 to 14
It gets sucked in.

以上のように初期設定が行なわれたプログラム付電子式
小型計算機において、まずプログラムを作成する場合、
プログラム・、IF込みギー1dを操作し、プログラム
書込みモードを設定する。この操作によりツリツブフロ
ップ19はセットされ、以後に入力されるプログラム情
報のバイト数分のパルス信号によりプログラム領域カウ
ンタ15の値はカウントアツプし、またその値で示され
るメモリカード8のアドレス位置に、上記入力されたプ
ログラム情報が順次:1!r込まれる。次にこの作成さ
れたプログラムの実行により変ztデーダを順次ファイ
ルする場合にはデータ11(込みキー1eを操作し、フ
リップフロップ20をセットしておく。これにより以後
入力されるデータファイル情報のバイト敬分のパルス信
号によりデータ領域カウンタ16σ月IKはカウントダ
ウンし、またその値で示されるメモリカード8のアドレ
ス位置に、上記入力された変紗デーダ情報が順次付込ま
れる。ところで、上記各涌債報入力のためのエンターキ
ー]fの操作により、0PU3から[3N ’r倍信号
出力され、この信号によりカウンタ15の内容はレジス
タ4へ、カウンタ16の内容はレジスタ5に書込まれて
いく。この結束レジスタ4には常に最新のプログラムエ
ンドアドレスPEが、またレジスタ5には常に峡虜のデ
ータファイルエンドアドレス−1)Bが記憶されている
ことになるっなお、上記BNT信号が人力された際、両
カウンタ15.16の内容は比較回路21にも送られ、
カウンター5の内容がカウンター6の内容よりも大きい
かあるいは等しい場合には、比較回路21は0PU3に
対してエラー信号eを出力し、表示装ツキ9にてエラー
表示を行なわせる。
When first creating a program on a small electronic computer with a program that has been initialized as described above,
Operate the program/IF gear 1d to set the program writing mode. By this operation, the tree flop 19 is set, and the value of the program area counter 15 is counted up by the pulse signal corresponding to the number of bytes of program information inputted thereafter, and the address position of the memory card 8 indicated by that value is Input program information in sequence: 1! r get into it. Next, if you want to sequentially file the variable zt data by executing this created program, operate the data 11 (input key 1e and set the flip-flop 20. This will save the bytes of data file information that will be input from now on. The data area counter 16σ month IK counts down in response to the pulse signal of Keibun, and the inputted hentai data information is sequentially appended to the address position of the memory card 8 indicated by the value. By operating the [Enter key]f for inputting information, the 0PU3 outputs a signal multiplied by [3N'r], and the contents of the counter 15 are written to the register 4 and the contents of the counter 16 are written to the register 5 by this signal. This binding register 4 always stores the latest program end address PE, and the register 5 always stores the data file end address -1)B of the captive. At this time, the contents of both counters 15 and 16 are also sent to the comparison circuit 21,
If the content of the counter 5 is greater than or equal to the content of the counter 6, the comparison circuit 21 outputs an error signal e to the 0PU3, causing the display device 9 to display an error.

次に、上記のような各種操作の後、キーボートド 1上のプログラム号表示指定キードi、あるいtまデー
タファイル量表示指定キーICを操作したとまずプログ
ラム量表示指宇キー1箋の操作により、0PU3は読み
出し信号Pを出力し、レジスタ4に記憶されているプロ
グラムエンドアドレスPhiの値が読み出され、0PU
3に取り込まれる。
Next, after the various operations described above, if you operate the program number display designation key i or data file amount display designation key IC on the keyboard number 1, the operation of the program amount display instruction key 1 will be performed. As a result, 0PU3 outputs a read signal P, the value of the program end address Phi stored in register 4 is read out, and 0PU3 outputs a read signal P.
It will be incorporated into 3.

0PU3は取り込まれたこの値をプラス1してプログラ
ムエリアのバイト数、即ちプログラム管理エリア(α)
とプログラム記憶エリア(Alとの合計バイト数を算出
し、これを表示装置9に送出して表示を行なわせる・ 
0PU3 is the number of bytes of the program area by adding 1 to this value, that is, the program management area (α)
and the program storage area (Al), and sends it to the display device 9 for display.
.

一方、データファイル量表示指定キー1息が操作された
際は、0PU3は読み出し信号Vを出力し、レジスタ5
に記1.#されているデータファイルエンドアドレスD
Bの値が読み出され、0PU3に取り込まれる。これに
続いて遅延回路12より読み出し48号が出力さね、レ
ジスタ6に記憶されているメモリエンドアドレスMEの
値が読み出され、0PU3に取り込まわる。この後、0
PU3は取り込まれた上記メモリエンドアドレスMEの
値からデータファイルエンドアドレスDBの値を減算し
て、データエリアのバイト数、即ちデータファイル記憶
エリア(dlと固定変敬エリア(e)と弯数管理エリア
び)との合計バイト数を算出し、これを表示装置9に送
出して表示を行なわせる。
On the other hand, when the data file amount display designation key 1 is operated, 0PU3 outputs the read signal V and register 5
1. # data file end address D
The value of B is read and taken into 0PU3. Following this, readout No. 48 is output from the delay circuit 12, and the value of the memory end address ME stored in the register 6 is read out and taken into 0PU3. After this, 0
PU3 subtracts the value of the data file end address DB from the fetched value of the memory end address ME to obtain the number of bytes of the data area, that is, the data file storage area (dl, fixed variable area (e), and number management The total number of bytes for each area is calculated and sent to the display device 9 for display.

具体的には、例えば今、メモリカード8のメモリフォー
マットが第3図に示す如くであったとす1】 ると、プログラム喰表示指定キー1ひの操作によ−タフ
ァイルJλ表示指定キー10の操作により第4図(A)
に示すような表示が行なわれる。
Specifically, for example, if the memory format of the memory card 8 is as shown in FIG. Figure 4 (A)
A display like the one shown is displayed.

なお、上記実施例においては指定キー1h、ICの操作
によりプログラム情報I+4: t!:、データファイ
ル情報量を個別lこ表示するようlこしたが、指定キー
を1つにする等、1回の表示指定により、上記両情報量
を1度ζこ表示するようにしてもよい。
In the above embodiment, the program information I+4: t! is obtained by operating the designated key 1h and the IC. :, Although the data file information amount is displayed individually, it is also possible to display both of the above information amounts once by specifying one display, such as by using only one specified key. .

また、上記実施例においてはプログラム情報量及びデー
タファイル情報i[−バイト数で示したが、ワード数あ
るいはビット敬等、他の単位Uで表わすようにしてもよ
い。
Further, in the above embodiment, the program information amount and the data file information i[-number of bytes were shown, but it may be expressed in other units U such as the number of words or bits.

さらに、上記実施例においては指定キー1b、ICが操
作された時点でメモリカード8のアドレスと対応するプ
ログラムエンドアドレス、データファイルエンドアドレ
ス及びメモリエンドアドレスの値に応じてプログラム情
報量及びデータファイル情報量を算出するようにしたが
、プログラム設定毎及びデータファイル設定毎に上記両
情報晴の算出を行なって記憶しておき、表示指定の操作
により該情報量を読み出して表示するようにしてもよい
Furthermore, in the above embodiment, when the designated key 1b or IC is operated, the amount of program information and the data file information are determined according to the values of the program end address, data file end address, and memory end address corresponding to the address of the memory card 8. Although the amount of information is calculated, it is also possible to calculate and store both of the above information amounts for each program setting and data file setting, and read and display the amount of information by the display designation operation. .

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、プログラム付゛逍子
式小型計n機においてプログラム情報及びデーダファイ
ル情報の両情報量小任意に読み出して表示できるように
したので、プログラム情報記憶用としてどの位の記偉容
量を有する記憶媒体が必要であるのか、あるいはデータ
ファイル情報配憶用としてどの位の記憶容M・本市する
記憶媒体が必要であるかが一目でわかり、機器本体に装
着すべき最適な記憶媒体の選択が可能となる。
As described above, according to the present invention, both program information and data file information can be arbitrarily read out and displayed in a compact programmable meter. You can see at a glance whether you need a storage medium with a storage capacity of 1000 yen, or how much storage medium you need for data file information storage, and you can install it in the device itself. This makes it possible to select the most suitable storage medium.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明の一実施例を示すもので、第1図はプログ
ラム付電子式小型計り機全体の植成を示すブロック回路
図、第2図はメモリカードのメモリフォーマットを示す
図、第3図は第2図メモリフォーマットの一例を示す図
、第4図(α)、(b)は表示例を示す図であろう 1・・・・・・キーボード、1h・・曲プログラムfi
t表示指定キー、lC・・・・・・データファイル渭表
示指定キー、3・・・・・・CPU、4・・・・・・プ
ログラムエンドストアレジスタ、5・・曲データエンド
ストアレジスタ、 6・・・・・・メモリエンドストア
レジスタ、 8・・・・・・メモリカード、 9・・・
・・・表示装置。 斗3同 茅4し くb) 区1層日11!0
The drawings show one embodiment of the present invention, and Fig. 1 is a block circuit diagram showing the entire installation of a small electronic scale with a program, Fig. 2 is a diagram showing the memory format of a memory card, and Fig. 3 Figure 2 shows an example of the memory format, and Figure 4 (α) and (b) show examples of the display. 1...Keyboard, 1h...Song program fi
t Display designation key, IC... Data file side display designation key, 3... CPU, 4... Program end store register, 5... Song data end store register, 6 ...Memory end store register, 8...Memory card, 9...
...Display device. Dou 3 Domo 4 Shiku b) Ward 1 layer day 11!0

Claims (1)

【特許請求の範囲】[Claims] 一連のプログラム情報及び一連のデータファイル情報を
記憶する記憶手段と、該一連のプログラム情報及びデー
タファイル情報の情報量を個別に4出する算出手段と、
上記両情報縫の表示を指定する指定手段と、該指定によ
り上記両情報量を表示する表示手段とを備えてなるプロ
グラム付・t#子式小型計n磯。
a storage means for storing a series of program information and a series of data file information; a calculation means for individually outputting four information amounts of the series of program information and data file information;
A programmable t# child type compact meter niso, comprising a designating means for designating the display of the above-mentioned stitching information, and a display means for displaying the above-mentioned amounts of information based on the designation.
JP59062930A 1984-03-30 1984-03-30 Electronic minicomputer with program Pending JPS60205769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59062930A JPS60205769A (en) 1984-03-30 1984-03-30 Electronic minicomputer with program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59062930A JPS60205769A (en) 1984-03-30 1984-03-30 Electronic minicomputer with program

Publications (1)

Publication Number Publication Date
JPS60205769A true JPS60205769A (en) 1985-10-17

Family

ID=13214487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59062930A Pending JPS60205769A (en) 1984-03-30 1984-03-30 Electronic minicomputer with program

Country Status (1)

Country Link
JP (1) JPS60205769A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228200A (en) * 1987-03-17 1988-09-22 株式会社日立製作所 Ic sound source device
JPH01162902A (en) * 1987-12-18 1989-06-27 Fanuc Ltd Compact program generating device for pc

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228200A (en) * 1987-03-17 1988-09-22 株式会社日立製作所 Ic sound source device
JPH01162902A (en) * 1987-12-18 1989-06-27 Fanuc Ltd Compact program generating device for pc

Similar Documents

Publication Publication Date Title
DE69233361T2 (en) Single-chip microcomputer
JPS63163930A (en) Alignment correction system
JPS5975347A (en) Simulation device of logical circuit
JPH0570175B2 (en)
JPS60205769A (en) Electronic minicomputer with program
JPS6137654B2 (en)
JPH0640337B2 (en) Pipeline arithmetic unit
JP2680600B2 (en) Schedule management device
JPH07253874A (en) Arithmetic unit
JPH11212775A (en) Information processing system
JPH0625981B2 (en) Small electronic calculator with mathematical function
SU686033A1 (en) Device for simulating network diagram
Black R object-oriented programming
JPS62151924A (en) Data bank device
JP2647044B2 (en) History management method
JPS61177540A (en) Control circuit for string data
JPS63251825A (en) Control system for real time timer
JPS62285136A (en) Program down-loading system for information processor
JPH06175632A (en) Picture display device
JPH03676B2 (en)
JPH0133794B2 (en)
Adamowicz et al. MDSL: a microcomputer design and simulation language
JPS6118788B2 (en)
JPS6040065B2 (en) small electronic calculator
JPH0232661B2 (en)